栅极驱动电路及显示面板的制作方法

本发明涉及一种栅极驱动电路，且特别是涉及一种具电势重设功能的栅极驱动电路及具有此栅极驱动电路的显示面板。

背景技术：

平面显示装置，例如液晶显示(liquidcrystaldisplay；lcd)装置或有机发光二极管(organiclight-emittingdiode；oled)显示装置等，通常具有多个移位寄存器，以用于控制显示装置中每个像素在同一时间点所显示的灰阶。另一方面，移位寄存器的电路设计也需考量信号在每个时间点所对应输出的正确性，以确保显示装置的画面显示品质。然而，若是移位寄存器所输出的扫描信号的波形有误，则可能导致显示装置显示错误图像数据。此外，具有高解析度的平面显示装置也容易因为移位寄存器受到杂讯的干扰而导致其产生画面显示的问题。

技术实现要素：

本发明的目的是在于提供一种栅极驱动电路及具有此栅极驱动电路的显示面板，其具有电势重设功能，可避免移位寄存器受到杂讯干扰的影响而输出不正常的扫描信号，确保显示面板在每一个图框的期间显示正确的画面。

根据本发明的上述目的，提出一种栅极驱动电路，此栅极驱动电路包含第1级至第n级移位寄存器。第1级至第n级移位寄存器分别提供第1级至第n级扫描信号至显示面板的第1至第n栅极线。重设信号线耦接第1级至第n级移位寄存器。第1级至第n级移位寄存器中的第i级移位寄存器包含预充电单元、上拉单元和重设单元。预充电单元耦接第一节点，其输出预充电信号至第一节点。上拉单元耦接第一节点与第二节点，其输出第i级扫描信号至第二节点。重设单元耦接第一节点与第二节点，其中重设单元接收重设信号。其中在栅极驱动电路于图框时间中依序对第1至第n栅极线进行扫描后，重设信号进行电势切换，且其中i为大于或等于1且小于或等于n的正整数。

依据本发明的一实施例，当上述重设信号进行电势切换后，上述重设单元重设所述第一节点与所述第二节点的电势。

依据本发明的一实施例，上述栅极驱动电路还包含至少一条重设信号线，上述重设信号线耦接第1级至第n级移位寄存器的重设单元。

依据本发明的一实施例，在上述栅极驱动电路于上述图框时间中依序对第1至第n栅极线进行扫描后，且在上述栅极驱动电路于下一个图框时间中对第1至第n栅极线进行扫描前，上述重设信号进行电势切换。

依据本发明的一实施例，上述重设信号还在显示面板于未显示画面状态转换至显示画面状态前进行电势切换。

依据本发明的又一实施例，上述预充电单元接收输入信号，上述第1级移位寄存器的预充电单元接收的输入信号为起始信号，上述重设信号是在显示面板于显示画面状态的第一个图框时间中的起始信号由低电势上升至高电势前进行电势切换。

依据本发明的又一实施例，上述显示面板于未显示画面状态转换至显示画面状态为显示面板由休眠模式进入重新启动模式后的未显示画面状态转换至显示画面状态。

依据本发明的又一实施例，上述显示面板于未显示画面状态转换至显示画面状态为显示面板于开机后的未显示画面的状态转换至显示画面状态。

依据本发明的又一实施例，上述重设单元包含第一晶体管和第二晶体管。第一晶体管的控制端接收重设信号，第一晶体管的第一端耦接参考电势，且第一晶体管的第二端耦接第一节点。第二晶体管的控制端接收重设信号，第二晶体管的第一端耦接参考电势，且第二晶体管的第二端耦接第二节点。

依据本发明的又一实施例，上述上拉单元包含第三晶体管和电容。第三晶体管的控制端耦接第一节点且接收预充电信号，第三晶体管的第一端接收时钟信号，且第三晶体管的第二端耦接第二节点且输出扫描信号。电容的第一端耦接第三晶体管的控制端，且电容的第二端耦接第三晶体管的第二端。

依据本发明的又一实施例，上述预充电单元包含第四晶体管和第五晶体管。第四晶体管的控制端接收第一输入信号，第四晶体管的第一端接收顺向输入信号，且第四晶体管的第二端耦接第一节点。第五晶体管的控制端接收第二输入信号，第五晶体管的第一端接收反向输入信号，且第五晶体管的第二端耦接第四晶体管的第二端。

根据本发明的上述目的，另提出一种显示面板，此显示面板具有显示区域与非显示区域且包含基板、多个栅极线、多个数据线、第1级至第n级移位寄存器和至少一条重设信号线。这些栅极线和这些数据线设置于基板上，其中这些栅极线包含第1至第n栅极线。第1级至第n级移位寄存器设置于基板上且位于非显示区域中，其分别提供第1级至第n级扫描信号至第1至第n栅极线。重设信号线设置于基板上且位于非显示区域中，其耦接第1级至第n级移位寄存器。第1级至第n级移位寄存器中的第i级移位寄存器包含预充电单元、上拉单元和重设单元。预充电单元耦接第一节点，其输出预充电信号至第一节点。上拉单元耦接第一节点与第二节点，其由输出第i级扫描信号至第二节点。重设单元耦接第一节点、第二节点与重设信号线，其中重设信号线提供一重设信号至重设单元。其中在第1级至第n级移位寄存器于图框时间中依序对第1至第n栅极线进行扫描后，重设信号进行电势切换，且其中i为大于或等于1且小于或等于n的正整数。

依据本发明的一实施例，上述重设信号还在显示面板于未显示画面状态转换至显示画面状态前进行电势切换。

依据本发明的又一实施例，上述第1级至第n级移位寄存器为阵列基板列驱动电路结构(gatedriveronarray；goa)。

依据本发明的又一实施例，上述第1级至第n级移位寄存器中的多个奇数级与多个偶数级移位寄存器分别设置在显示面板的相对两侧，且上述重设信号线包含第一重设信号线与第二重设信号线，其分别耦接这些奇数级与这些偶数级移位寄存器，其中第一重设信号线与第二重设信号线分别提供重设信号至这些奇数级与这些偶数级移位寄存器。

根据本发明的上述目的，另提出一种显示面板，此显示面板具有显示区域与非显示区域且包含基板、多个栅极线、多个数据线、第一重设信号线和第二重设信号线。这些栅极线和这些数据线设置于基板上，其中这些栅极线包含第1至第n栅极线。第1级至第n级移位寄存器设置于基板上且位于非显示区域中，其分别提供第1级至第n级扫描信号至第1至第n栅极线，其中第1级至第n级移位寄存器中的多个奇数级与多个偶数级移位寄存器分别设置在显示面板的相对两侧，其分别耦接第1至第n栅极线中的奇数栅极线与偶数栅极线。第一重设信号线与第二重设信号线设置于基板上且位于非显示区域中，其分别提供第一重设信号与第二重设信号至这些奇数级与这些偶数级移位寄存器。第1级至第n级移位寄存器中的第i级移位寄存器包含预充电单元、上拉单元和重设单元。预充电单元耦接第一节点，其输出预充电信号至第一节点。上拉单元耦接第一节点与第二节点，其输出第i级扫描信号至第二节点。重设单元耦接第一节点、第二节点与重设信号线。其中在这些奇数级移位寄存器于图框时间中依序对这些奇数栅极线进行扫描后，第一重设信号进行电势切换，且在这些偶数级移位寄存器于此图框时间中依序对这些偶数栅极线进行扫描后，第二重设信号进行电势切换，且其中i为大于或等于1且小于或等于n的正整数。

本发明的优点至少在于，通过本发明的栅极驱动电路和显示面板的电势重设功能，可避免移位寄存器受到杂讯干扰的影响而输出不正常的扫描信号，确保显示面板在每一个图框的期间显示正确的画面。

附图说明

为了还完整了解实施例及其优点，现参照结合附图所做的下列描述，其中：

图1为依据本发明一些实施例的显示装置的示意图；

图2为依据本发明一些实施例的显示装置的示意图；

图3为依据本发明一些实施例的栅极驱动电路的示意图；

图4为图3的移位寄存器的等效电路图；

图5为依据图3的栅极驱动电路的时序图的一个示例；

图6为依据图3的栅极驱动电路的时序图的一个示例；

图7为依据图3的栅极驱动电路在各阶段的起始信号和重设信号的时序图的一个示例；

图8为依据图3的栅极驱动电路在各阶段的起始信号和重设信号的时序图的又一个示例；

图9为依据本发明一些实施例的显示装置的示意图；

图10为依据本发明一些实施例的显示装置的示意图；

图11为依据本发明一些实施例的栅极驱动电路的示意图；以及

图12为依据本发明一些实施例的栅极驱动电路的示意图。

具体实施方式

以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、揭示的实施例仅供说明，并非用以限定本发明的范围。

可被理解的是，虽然在本文可使用“第一”、“第二”、“第三”…等等用语来描述各种元件、零件、区域和/或部分，但这些用语不应限制这些元件、零件、区域和/或部分。这些用语仅用以区别一个元件、零件、区域和/或部分与另一个元件、零件、区域和/或部分。

在本文中所使用的“耦接”一词，可指二个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而“耦接”还可指二个或多个元件相互操作或动作。

请参照图1，图1为依据本发明一些实施例的显示装置100的示意图。显示装置100包括显示面板110、源极驱动器120和栅极驱动器130。显示面板110可以是例如扭转向列(twistednematic；tn)型、水平切换(in-planeswitching；ips)型、边缘电场切换(fringe-fieldswitching；ffs)型或垂直配向(verticalalignment；va)型等各种类型的液晶显示面板，或是有机发光二极管显示(organiclight-emittingdiode；oled)面板等。源极驱动器120电性连接至显示面板110，其用以将图像数据转换为源极驱动信号，且将源极驱动信号传输至显示面板110。栅极驱动器130用以产生栅极驱动信号，且将栅极驱动信号传输至显示面板110。显示面板110具有显示区域110a和非显示区域110b，其中显示区域110a具有形成在基板112上的多个数据线dl、多个栅极线sl和多个排列成阵列的像素px，这些像素px共同受到源极驱动信号和栅极驱动信号的驱动而显示图像，而非显示区域110b具有多个布线(图未绘示)，其分别耦接源极驱动器120和栅极驱动器130且分别耦接显示区域110a中的数据线dl和栅极线sl，以分别将源极驱动信号和栅极驱动信号送至对应像素px的薄膜晶体管tft，使得像素px受到薄膜晶体管tft的开关控制而在特定时间显示对应的灰阶。

图1的源极驱动器120和/或栅极驱动器130也可整合于显示面板110中。如图2所示，本发明的显示装置100可以是系统整合式玻璃面板(systemonglass；sog)，其中栅极驱动器130是制作在显示面板110的非显示区域110b中。如此一来，便可使用相同工艺来同时制作栅极驱动器130中的电子元件和显示区域110a中的电子元件。举例来说，栅极驱动器130中栅极驱动电路的薄膜晶体管可与显示面板110中位于显示区域110a内的薄膜晶体管tft使用相同工艺来同时制作。在其他实施例中，源极驱动器120也可制作在显示面板110的非显示区域110b中，且可使用相同工艺来同时制作显示面板110、源极驱动器120和栅极驱动器130中的电子元件和布线。

请参照图3，其绘示依据本发明实施例的栅极驱动电路200的示意图。栅极驱动电路200适用于图1、图2的显示装置100或是其他类似的显示装置。以下以设置于使用于图2的显示装置100为例说明。栅极驱动电路200为栅极驱动器130的一部分，其包含时钟信号线l1～l4、起始信号线sl1、结束信号线sl2、重设信号线rsl和第1级至第n级移位寄存器210(1)～210(n)，其中n为大于或等于5的正整数。时钟信号线l1～l4提供时钟信号c1～c4至对应的移位寄存器210(1)～210(n)。第1级至第n级移位寄存器210(1)～210(n)为阵列基板列驱动(gatedriveronarray；goa)电路结构。在一些实施例中，如图3所示，n为4的多倍数，而时钟信号线l1提供时钟信号c1至第1级移位寄存器210(1)、第5级移位寄存器210(5)、…和第(n-3)级移位寄存器210(n-3)，时钟信号线l2提供时钟信号c2至第2级移位寄存器210(2)、第6级移位寄存器210(6)、…和第(n-2)级移位寄存器210(n-2)，时钟信号线l3提供时钟信号c3至第3级移位寄存器210(3)、第7级移位寄存器210(7)、…和第(n-1)级移位寄存器210(n-1)，且时钟信号线l4提供时钟信号c4至第4级移位寄存器210(4)、第8级移位寄存器210(8)、…和第n级移位寄存器210(n)。此外，起始信号线sl1提供起始信号stv1至第1级和第2级移位寄存器210(1)、210(2)，结束信号线sl2提供结束信号stv2至第(n-1)级和第n级移位寄存器210(n-1)、210(n)，而重设信号线rsl提供重设信号rst至第1级至第n级移位寄存器210(1)～210(n)。时钟信号线l1～l4、起始信号线sl1、结束信号线sl2和重设信号线rsl可耦接一个或多个晶片，即时钟信号c1～c4、起始信号stv1、结束信号stv2和重设信号rst可由此一个或多个晶片提供，例如时序控制晶片或驱动晶片等，但不限于此。

第1级至第n级移位寄存器210(1)～210(n)分别产生第1级至第n级扫描信号out(1)～out(n)至对应的栅极线。其中，第1级和第2级扫描信号out(1)、out(2)分别输入至第3级和第4级移位寄存器210(3)、210(4)，第(n-1)级和第n级扫描信号out(n-1)、out(n)分别输入至第(n-3)级和第(n-2)级移位寄存器210(n-3)、210(n-2)，而第3级至第(n-2)级扫描信号out(3)～out(n-2)中的每一扫描信号输入至其上下二级的移位寄存器。例如，第3级扫描信号out(3)输入至第1级和第5级移位寄存器210(1)、210(5)。

图4绘示依据图3的栅极驱动电路200中第i级移位寄存器210(i)的等效电路图，其中i为1至n的正整数。第i级移位寄存器210(i)包括重设单元310、上拉单元320、预充电单元330、第一下拉单元340和第二下拉单元350，其中重设单元310、上拉单元320、预充电单元330、第一下拉单元340和第二下拉单元350的一端耦接于节点x1(其对应预充电信号pc(i))，而重设单元310、上拉单元320、第一下拉单元340和第二下拉单元350的另外一端耦接于节点x2(其对应第i级扫描信号out(i))，节点x2耦接对应的栅极线(图未示出)。

重设单元310接收重设信号rst，且依据重设信号rst于每一个图框时间中在依序对显示面板110的所有栅极线sl进行扫描后重设节点x1、x2的电势，即重设预充电信号pc(i)和扫描信号out(i)，也就是在每一个图框时间中输出最后一级扫描信号后，在本实施例中为输出第n级扫描信号out(n)后，将节点x1、x2的电势设定为低电势。在一些实施例中，重设单元310还依据重设信号rst于显示面板110从未显示画面状态转换至显示画面状态前重设节点x1、x2的电势。预充电单元310包含晶体管m1、m2。晶体管m1、m2的控制端接收重设信号rst，晶体管m1、m2的第一端耦接参考电势，且晶体管m1、m2的第二端分别耦接节点x1、x2。如图4所示，在本实施例中的参考电势为栅极低电压(gatelowvoltage；vgl)，但不以此为限。在本文中，晶体管的“控制端”、“第一端”和“第二端”分别是指晶体管的栅极、源极和漏极，或者分别是指晶体管的栅极、漏极和源极。

上拉单元320耦接重设单元310，其接收预充电信号pc(i)和时钟信号cn，且根据预充电信号pc(i)和时钟信号cn而输出扫描信号out(i)至节点x2，其中时钟信号cn为时钟信号c1～c4中的任一个。在n为4的多倍数的实施例中，若i为1、5、…、(n-3)，则时钟信号cn为时钟信号c1；若i为2、6、…、(n-2)，则时钟信号cn为时钟信号c2；若i为3、7、…、(n-1)，则时钟信号cn为时钟信号c3；若i为4、8、…、n，则时钟信号cn为时钟信号c4。上拉单元320包括晶体管m3和电容cx。晶体管m3的控制端接收预充电信号pc(i)，晶体管m3的第一端接收时钟信号cn，且晶体管m3的第二端输出扫描信号out(i)。电容cx的第一端耦接晶体管m3的控制端，且电容cx的第二端耦接晶体管m3的第二端。

预充电单元330耦接重设单元310和上拉单元320，其接收输入信号in1、in2且根据输入信号in1、in2而输出预充电信号pc(i)至节点x1。预充电单元310包含晶体管m4、m5。在本实施例中，栅极驱动电路200为双向扫描的驱动电路，而在这些移位寄存器210(1)～210(n)中，晶体管m4、m5的控制端分别接收输入信号in1、in2，晶体管m4、m5的第一端分别接收顺向输入信号fw和反向输入信号bw，晶体管m5的第二端耦接晶体管m4的第二端，且晶体管m5的第二端与晶体管m4的第二端耦接节点x1。

若移位寄存器210(i)为第1级或第2级移位寄存器(即i为1或2)，则输入信号in1为起始信号stv1，且输入信号in2为第(i+2)级移位寄存器210(i+2)输出的扫描信号out(i+2)(即第3级扫描信号out(3)或第4级扫描信号out(4))。若移位寄存器210(i)为第3级至第(n-2)级移位寄存器中的任一移位寄存器(即i为3至(n-2)中的任一正整数)，则输入信号in1、in2分别为第(i-2)级移位寄存器210(i-2)输出的第(i-2)级扫描信号out(i-2)和第(i+2)级移位寄存器210(i+2)输出的第(i+2)级扫描信号out(i+2)。若移位寄存器210(i)为第(n-1)级或第n级移位寄存器(即i为(n-1)或n)，则输入信号in1为第(i-2)级移位寄存器210(i-2)输出的扫描信号out(i-2)(即第(n-3)级扫描信号out(n-3)或第(n-2)级扫描信号out(n-2))，且输入信号in2为结束信号stv2。

需说明的是，当栅极驱动电路200为顺向扫描时，也就是顺向输入信号fw为高电势且反向输入信号bw为低电势时，stv1为起始信号而stv2为结束信号；而当栅极驱动电路200为反向扫描时，也就是顺向输入信号fw为低电势且反向输入信号bw为高电势时，stv2为起始信号而stv1则为结束信号。在本文的实施例中，是以顺向扫描为例，也就是stv1为起始信号而stv2为结束信号，反向扫描的实施例可类推而不再赘述。

第一下拉单元340耦接重设单元310、上拉单元320和预充电单元330，其接收预充电信号pc(i)和下拉控制信号gpw1、gpw2，且根据预充电信号pc(i)和下拉控制信号gpw1、gpw2来控制是否将扫描信号out(i)下拉至且维持在参考电势vgl。在图框时间中，下拉控制信号gpw1、gpw2互为反相，也就是下拉控制信号gpw1、gpw2的其中一个和另一个分别为高电势和低电势。第一下拉单元340包含晶体管m6～m10。晶体管m6的控制端和第一端输入下拉控制信号gpw1。晶体管m7的控制端输入下拉控制信号gpw2，晶体管m7的第一端耦接参考电势vgl，且晶体管m7的第二端耦接晶体管m6的第二端。晶体管m8的控制端耦接节点x1，晶体管m8的第一端耦接参考电势vgl，且晶体管m8的第二端耦接晶体管m6的第二端与晶体管m7的第二端。晶体管m9的控制端耦接晶体管m8的第二端，晶体管m9的第一端耦接参考电势vgl，且晶体管m9的第二端耦接节点x1。晶体管m10的控制端耦接晶体管m8的第二端，晶体管m10的第一端耦接参考电势vgl，且晶体管m10的第二端耦接节点x2。当移位寄存器210(i)输出扫描信号out(i)以启动对应的像素列后，也就是扫描信号out(i)升至高电势且维持一段时间后再降为低电势后，节点x1由高电势降为低电势，并且第一下拉单元340开始动作。在下拉控制信号gpw1为低电势且下拉控制信号gpw2为高电势时，节点p处在低电势状态，使得晶体管m9与m10关闭。而在下拉控制信号gpw1为高电势且下拉控制信号gpw2为低电势时，节点p处在高电势状态，使得晶体管m9与m10导通，以将节点x1、x2的电势设定为参考电势。

第二下拉单元350耦接重设单元310、上拉单元320和预充电单元330，其接收预充电信号pc(i)和下拉控制信号gpw1、gpw2，且根据预充电信号pc(i)和下拉控制信号gpw1、gpw2来控制是否将扫描信号out(i)下拉至且维持在参考电势vgl。第二下拉单元350包含晶体管m11～m15。晶体管m11的控制端和第一端输入下拉控制信号gpw2。晶体管m12的控制端输入下拉控制信号gpw1，晶体管m12的第一端耦接参考电势vgl，且晶体管m12的第二端耦接晶体管m11的第二端。晶体管m13的控制端耦接节点x1，晶体管m13的第一端耦接参考电势vgl，且晶体管m13的第二端耦接晶体管m11的第二端与晶体管m12的第二端。晶体管m14的控制端耦接晶体管m13的第二端，晶体管m14的第一端耦接参考电势vgl，且晶体管m14的第二端耦接节点x1。晶体管m15的控制端耦接晶体管m13的第二端，晶体管m15的第一端耦接参考电势vgl，且晶体管m15的第二端耦接节点x2。当移位寄存器210(i)输出扫描信号out(i)以启动对应的像素列后，也就是扫描信号out(i)升至高电势且维持一段时间后再降为低电势后，节点x1由高电势降为低电势，并且第二下拉单元350开始动作。在下拉控制信号gpw1为低电势且下拉控制信号gpw2为高电势时，节点q处在高电势状态，使得晶体管m14与m15导通，以将节点x1、x2的电势设定为参考电势。而在下拉控制信号gpw1为高电势且下拉控制信号gpw2为低电势时，节点q处在低电势状态，使得晶体管m12与m13关闭。

在图4中，晶体管t1～t15可以是非晶硅(amorphoussilicon)薄膜晶体管、低温多晶硅(lowtemperaturepolysilicon；ltps)薄膜晶体管、氧化铟镓锌(indiumgalliumzincoxide；igzo)薄膜晶体管或其他合适的薄膜晶体管。

图5为依据图3的栅极驱动电路200的时序图的一个示例。如图5所示，在显示面板从未显示画面状态转换至显示画面状态后，栅极驱动电路200开始输出第1级至第n级扫描信号out(1)～out(n)。在第1图框的期间，首先起始信号stv1和下拉控制信号gpw1从低电势升为高电势，且接下来时钟信号c1～c4依序升为高电势，使得第1级至第4级扫描信号out(1)～out(4)对应升为高电势，时钟信号c1～c4依序降为低电势，使得第1级至第4级扫描信号out(1)～out(4)对应降为低电势。时钟信号c1～c4的高低电势转换周期定义为时钟周期，举例来说，当时钟信号c1～c4的时钟周期为t时，在一个时钟周期t中高电势与低电势的维持时间为t/2，而时钟信号c2、c3、c4分别落后时钟信号c1、c2、c3有1/4个时钟周期(即t/4)。第5级至第n级扫描信号out(5)～out(n)同样依照上述说明而依序升为高电势和降为低电势，以分别用于驱动显示面板内对应的像素。在结束信号stv2从低电势升为高电势以及从高电势降为低电势后，完成在第1图框中的数据输入。在第2图框之前，重设信号rst从低电势升为高电势，以导通移位寄存器210(1)～210(n)中的晶体管t1、t2，进而重设这些移位寄存器210(1)～210(n)的节点x1、x2的电势至低电势(例如参考电势)。完成节点x1、x2的电势重设后，重设信号rst从高电势降为低电势，且接着进入至第2图框。换句话说，也就是在栅极驱动电路在第1图框时间中依序对每一条栅极线进行扫描后且在进行第2图框的栅极线扫描前，无论移位寄存器210(1)～210(n)中任一级的节点x1、x2的电势维持在预定的低电势或是受到杂讯耦合而产生涟波，本发明通过重设信号rst的电势切换(例如由低电势升至高电势)，以导通重设单元310中的晶体管m1、m2，进而将这些移位寄存器210(1)～210(n)的节点x1、x2的电势设定为预定的低电势，以避免影响显示画面。因此，在重设前的节点x1、x2的电势可以与在重设后的节点x1、x2的电势相等(例如节点x1、x2的电势未受杂讯干扰)，或是在重设前的节点x1、x2的电势可以与在重设后的节点x1、x2的电势不相等(例如节点x1及/或节点x2的电势受到杂讯的耦合，并且通过重设信号rst的电势切换导通重设单元310中的晶体管m1、m2以将节点x1、x2的电势设定为预定的低电势)。在本实施例中，重设单元310、第一下拉单元340与第二下拉单元350耦接的参考电势相同且皆为vgl，但不以此为限，在变化实施例中，重设单元310耦接的参考电势与第一下拉单元340与第二下拉单元350耦接的参考电势不同，使得在重设前的节点x1、x2的电势可以与在重设后的节点x1、x2的电势不同。在第2图框和后续每一个图框的期间中，起始信号stv1、时钟信号c1～c4、结束信号stv2、下拉控制信号gpw1、gpw2、重设信号rst和第1级至第n级扫描信号out(1)～out(n)的时序亦同于在第1图框期间中的时序。基于图5所示的信号时序图，可避免移位寄存器受到杂讯干扰的影响而输出不正常的扫描信号，确保显示面板在每一个图框的期间显示正确的画面。

图6为依据图2的栅极驱动电路200的时序图的又一个示例。图6所示的时序图与图5相似，其差别在于，在显示面板于未显示画面状态转换至显示画面状态前，重设信号rst会先从低电势升为高电势，使得这些移位寄存器210(1)～210(n)中的重设单元310依据重设信号rst来重设节点x1、x2的电势；完成节点x1、x2的电势重设后，重设信号rst从高电势降为低电势，且接着显示面板转换至显示画面状态且进入至第1图框。换句话说，在第一个图框的起始信号stv1从低电势升为高电势前，重设信号rst的电势变化为低电势-高电势-低电势。如此一来，可进一步避免在显示面板于未显示画面状态转换至显示画面状态前移位寄存器受到杂讯干扰或是输入信号不正常的影响而输出不正常的扫描信号，确保显示面板于未显示画面状态转换至显示画面状态时不会显示异常画面。

需说明的是，在图5与图6的实施例中，在输出第n级扫描信号out(n)且结束信号stv2从低电势升为高电势以及从高电势降为低电势后，重设信号rst从低电势升为高电势，以重设这些移位寄存器210(1)～210(n)的节点x1、x2的电势，但本发明不以此为限。在变化实施例中，也可以是在一个图框时间中的最后一级扫描信号输出后，也就是第n级扫描信号out(n)从低电势升为高电势以及从高电势降为低电势后，重设信号rst从低电势升为高电势，以重设这些移位寄存器210(1)～210(n)的节点x1、x2的电势。

在图5与图6的实施例中，在第一个图框前，下拉控制信号gpw1、gpw2为低电势，而在进入第一个图框时间后，下拉控制信号gpw1由低电势升为高电势，而下拉控制信号gpw2则维持低电势，但不以此为限。在其他实施例中，在进入第一个图框时间后，下拉控制信号gpw1维持低电势，而下拉控制信号gpw2则由低电势升为高电势。此外，在图5与图6的实施例中，每个信号的低电势与高电势是指对所述信号的相对电势值，不同信号的低电势可相同或不同，并且不同信号的高电势可相同或不同。

图7为依据图3的栅极驱动电路200在各阶段的起始信号stv1和重设信号rst的时序图的一个示例。如图7所示，在显示面板于开机后进入显示画面状态后以及于离开休眠模式进入重新启动模式的显示画面状态后，起始信号stv1和重设信号rst分别在每一个图框的起始和依序输出第1级至第n级扫描信号out(1)～out(n)后升为高电势，以分别使第1级至第n级扫描信号out(1)～out(n)依序输出和重设每一级移位寄存器210(1)～210(n)中节点x1、x2的电势。在显示装置进入休眠模式，直到显示装置进入重新启动模式(亦即离开休眠模式)后且显示装置尚未显示画面时，起始信号stv1和重设信号rst均维持在低电势。

图8为依据图3的栅极驱动电路200在各阶段的起始信号stv1和重设信号rst的时序图的又一个示例。图8所示的时序图与图7相似，其差别在于，在显示面板于开机后尚未进入显示画面状态前，以及显示面板于离开休眠模式进入重新启动模式后尚未显示画面时，重设信号rst会先从低电势升为高电势，使得这些移位寄存器210(1)～210(n)中的重设单元310依据重设信号rst来重设节点x1、x2的电势；完成节点x1、x2的电势重设后，重设信号rst从高电势降为低电势，且接着显示面板进入开机后第1图框或是重新启动后的第一个图框。

需说明的是，虽然在图8的实施例中，在显示面板于开机后进入显示画面状态前以及于进入重新启动模式的显示画面状态前，重设信号rst会先从低电势升为高电势，但本发明不以此为限。在变化实施例中，在显示面板于开机后进入显示画面状态前或于进入重新启动模式的显示画面状态前，重设信号rst会先从低电势升为高电势。

此外，虽然图4绘示的等效电路图包括第一下拉单元340和第二下拉单元350，但本发明不以此为限。在另一变化实施例中，栅极驱动电路200中第i级移位寄存器210(i)也可以仅包括包括重设单元310、上拉单元320和预充电单元330，但不包括第一下拉单元340和第二下拉单元350，或是仅包括第一下拉单元340和第二下拉单元350中的一者。在又一变化实施例中，重设单元310、上拉单元320、预充电单元330、第一下拉单元340和第二下拉单元350中包含的晶体管数目与晶体管间的耦接方式也可以与图4不同。

请参照图9，其绘示显示装置400的示意图。显示装置400包括显示面板410、源极驱动器420和栅极驱动器430a、430b。显示面板410具有显示区域410a和非显示区域410b，其中显示区域410a具有形成在基板412上的多个数据线dl、多个栅极线sl和多个排列成阵列的像素px，这些像素px共同受到源极驱动信号和栅极驱动信号的驱动而显示图像，而非显示区域410b具有多个布线，其分别耦接源极驱动器420和栅极驱动器430a、430b且分别耦接显示区域410a中的多个数据线dl和栅极线sl，以分别将源极驱动信号和栅极驱动信号送至对应像素px的薄膜晶体管tft，使得像素px受到薄膜晶体管tft的开关控制而在特定时间显示对应的灰阶。显示装置400与图1的显示装置100类似，两者的差别在于显示装置400具有两个栅极驱动器430a、430b。如图9所示，栅极驱动器430a、430b分别设置于显示面板410的左右两侧，且共同用以将栅极驱动信号传输至显示面板410。在其他实施例中，栅极驱动器430a、430b的设置位置可依据不同的设计需求而对应调整。显示面板410和源极驱动器420分别与图1的显示面板110和源极驱动器120大致相同，故在此不再重复说明。

同样地，图9的源极驱动器420和/或栅极驱动器430a、430b也可整合于显示面板410中。如图10所示，本发明的显示装置400可以是系统整合式玻璃面板，其中栅极驱动器430a、430b是制作在显示面板410的非显示区域410b中。如此一来，便可使用相同工艺来同时制作栅极驱动器430a、430b中的电子元件和显示区域410a中的电子元件。举例来说，栅极驱动器430a、430b中栅极驱动电路的薄膜晶体管可与显示面板410中位于显示区域410a内的薄膜晶体管tft使用相同工艺来同时制作。在其他实施例中，源极驱动器420也可制作在显示面板410的非显示区域410b中，且可使用相同工艺来同时制作显示面板410、源极驱动器420和栅极驱动器430a、430b中的电子元件和布线。

请参照图11，其绘示依据本发明实施例的栅极驱动电路500a、500b的结构示意图。栅极驱动电路500a、500b适用于图9、图10的显示装置400或是其他类似的显示装置。以下以设置于使用于图10的显示装置400为例说明。栅极驱动电路500a、500b分别为栅极驱动器430a、430b的一部分。栅极驱动电路500a、500b共同包含第1级至第n级移位寄存器510(1)～510(n)，其中n为大于或等于5的正整数。第1级至第n级移位寄存器510(1)～510(n)为阵列基板列驱动电路结构(gatedriveronarray；goa)。这些移位寄存器510(1)～510(n)的等效电路与图4的移位寄存器210(i)的等效电路相同。栅极驱动电路500a包含这些移位寄存器510(1)～510(n)中的奇数级移位寄存器510(1)、510(3)、…、510(n-1)，而栅极驱动电路500b包含这些移位寄存器510(1)～510(n)中的偶数级移位寄存器510(2)、510(4)、…、510(n)。此外，栅极驱动电路500a还包括时钟信号线l1、l3、起始信号线sla1、结束信号线sla2和重设信号线rsla，且栅极驱动电路500b还包括时钟信号线l2、l4、起始信号线slb1、结束信号线slb2和重设信号线rslb。在一些实施例中，n为4的多倍数。时钟信号线l1～l4用以提供时钟信号c1～c4至对应的移位寄存器510(1)～510(n)。在n为4的多倍数下，时钟信号线l1提供时钟信号c1至栅极驱动电路500a中的第1级移位寄存器510(1)、第5级移位寄存器510(5)、…和第(n-3)级移位寄存器510(n-3)，时钟信号线l2提供时钟信号c2至栅极驱动电路500b中的第2级移位寄存器510(2)、第6级移位寄存器510(6)、…和第(n-2)级移位寄存器510(n-2)，时钟信号线l3提供时钟信号c3至栅极驱动电路500a中的第3级移位寄存器510(3)、第7级移位寄存器510(7)、…和第(n-1)级移位寄存器510(n-1)，且时钟信号线l4提供时钟信号c4至栅极驱动电路500b中的第4级移位寄存器510(4)、第8级移位寄存器510(8)、…和第n级移位寄存器510(n)。此外，起始信号线sla1、slb1提供起始信号stv1至第1级和第2级移位寄存器510(1)、510(2)，结束信号线sla2、slb2提供结束信号stv2至第(n-1)和n级移位寄存器510(n-1)、510(n)，而重设信号线rsla、rslb提供重设信号rst至第1级至第n级移位寄存器510(1)～510(n)。时钟信号线l1～l4、起始信号线sla1、slb1、结束信号线sla2、slb2和重设信号线rsla、rslb可耦接一个或多个晶片，即时钟信号c1～c4、起始信号stv1、结束信号stv2和重设信号rst可由此一个或多个晶片提供，例如时序控制晶片或驱动晶片等，但不限于此。

第1级至第n级移位寄存器510(1)～510(n)分别产生第1级至第n级扫描信号out(1)～out(n)。其中，第1级和第2级扫描信号out(1)、out(2)分别输入至第3级和第4级移位寄存器510(3)、510(4)，第(n-1)级和第n级扫描信号out(n-1)、out(n)分别输入至第(n-3)级和第(n-2)级移位寄存器510(n-3)、510(n-2)，而第3级至第(n-2)级扫描信号out(3)～out(n-2)中的每一扫描信号输入至其上下二级的移位寄存器。例如，第3级扫描信号out(3)输入至第1级和第5级移位寄存器510(1)、510(5)。

在上述实施例中，栅极驱动电路500a、500b中各信号(包含起始信号stv1、时钟信号c1～c4、结束信号stv2、重设信号rst、下拉控制信号gpw1、gpw2和第1级至第n级扫描信号out(1)～out(n))的时序图可与图5或图6所示的时序图相同，故相关说明请参照先前段落，在此不赘述。在其他实施例中，栅极驱动电路500a的起始信号线sla1、结束信号线sla2和重设信号线rsla分别输入的信号可与栅极驱动电路500b的起始信号线slb1、结束信号线slb2和重设信号线rslb分别输入的信号至少部分相异。

举例而言，在变化实施例中，重设信号线rsla、rslb可分别输入不同的重设信号rst_a与rst_b，其中在第(n-1)级扫描信号out(n-1)由高电势降为低电势后，重设信号rst_a从低电势升为高电势，以导通这些奇数级移位寄存器510(1)、510(3)、…、510(n-1)中的晶体管t1、t2，进而重设这些奇数级移位寄存器510(1)、510(3)、…、510(n-1)的节点x1、x2的电势至低电势；而在第n级扫描信号out(n)由高电势降为低电势后，重设信号rst_b从低电势升为高电势，以导通这些偶数级移位寄存器510(2)、510(4)、…、510(n)中的晶体管t1、t2，进而重设这些偶数级移位寄存器510(2)、510(4)、…、510(n)的节点x1、x2的电势至低电势，其中重设信号rst_a从低电势升为高电势的时间点与重设信号rst_b从低电势升为高电势的时间点不同。

综上所述，在本实施例中，两个重设信号线rsla、rslb分别耦接奇数级移位寄存器与偶数级移位寄存器，且一个重设信号rst输入重设信号线rsla与rslb，以在第n级扫描信号out(n)由高电势降为低电势后，重设信号rst从低电势升为高电势，以重设每一级移位寄存器510(1)～510(n)的节点x1、x2的电势至低电势；或者，两个重设信号rst_a、rst_b分别输入重设信号线rsla与rslb，以在第(n-1)级扫描信号out(n-1)与第n级扫描信号out(n)由高电势降为低电势后，重设信号rst_a与rst_b分别从低电势升为高电势，以重设每一级移位寄存器510(1)～510(n)的节点x1、x2的电势至低电势。

请参照图12，其绘示依据本发明实施例的栅极驱动电路600a、600b的结构示意图。栅极驱动电路600a、600b适用于图9、图10的显示装置400或是其他类似的显示装置。以下以设置于使用于图10的显示装置400为例说明。栅极驱动电路600a、600b分别为栅极驱动器430a、430b的一部分，其分别于显示面板410的相对两侧驱动显示区域410中的像素px，以增加对显示面板410的驱动能力。栅极驱动电路600a、600b分别包含第1级至第n级移位寄存器610a(1)～610a(n)和第1级至第n级移位寄存器610b(1)～610b(n)，其中n为大于或等于5的正整数。第1级至第n级移位寄存器610a(1)～610a(n)、610b(1)～610b(n)为阵列基板列驱动电路结构。这些移位寄存器610a(1)～610a(n)、610b(1)～610b(n)的等效电路与图4的移位寄存器210(i)的等效电路相同。此外，栅极驱动电路600a还包括时钟信号线la1～la4、起始信号线sla1、结束信号线sla2和重设信号线rsla，且栅极驱动电路600b还包括时钟信号线lb1～lb4、起始信号线slb1、结束信号线slb2和重设信号线rslb。在一些实施例中，n为4的多倍数。时钟信号线la1～la4、lb1～lb4分别用以提供时钟信号ca1～ca4、cb1～cb4至对应的移位寄存器610a(1)～610a(n)、610b(1)～610b(n)。在n为4的多倍数下，时钟信号线la1/lb1提供时钟信号ca1/cb1至栅极驱动电路600a/600b中的第1级移位寄存器610a(1)/610b(1)、第5级移位寄存器610a(5)/610b(5)、…和第(n-3)级移位寄存器610a(n-3)/610b(n-3)，时钟信号线la2/lb2提供时钟信号ca2/cb2至栅极驱动电路600a/600b中的第2级移位寄存器610a(2)/610b(2)、第6级移位寄存器610a(6)/610b(6)、…和第(n-2)级移位寄存器610a(n-2)/610b(n-2)，时钟信号线la3/lb3提供时钟信号ca3/cb3至栅极驱动电路600a/600b中的第3级移位寄存器610a(3)/610b(3)、第7级移位寄存器610a(7)/610b(7)、…和第(n-1)级移位寄存器610a(n-1)/610b(n-1)，且时钟信号线la4/lb4提供时钟信号ca4/cb4至栅极驱动电路600a/600b中的第4级移位寄存器610(4)/610b(4)、第8级移位寄存器610(8)/610b(8)、…和第n级移位寄存器610(n)/610b(n)。此外，起始信号线sla1提供起始信号stva1至第1级和第2级移位寄存器610a(1)、610a(2)，起始信号线slb1提供起始信号stvb1至第1级和第2级移位寄存器610b(1)、610b(2)，结束信号线sla2提供结束信号stva2至第(n-1)级和第n级移位寄存器610a(n-1)、610a(n)，结束信号线slb2提供结束信号stvb2至第(n-1)级和第n级移位寄存器610b(n-1)、610b(n)，而重设信号线rsla、rslb分别提供重设信号rsta、rstb至第1级至第n级移位寄存器610a(1)～610a(n)、610b(1)～610b(n)。时钟信号线la1～la4、lb1～lb4、起始信号线sla1、slb1、结束信号线sla2、slb2和重设信号线rsla、rslb可耦接一个或多个晶片，即时钟信号ca1～ca4、cb1～cb4、起始信号stva1、stvb1、结束信号stva2、stvb2和重设信号rsta、rstb可由此一个或多个晶片提供，例如时序控制晶片或驱动晶片等，但不限于此。

第1级至第n级移位寄存器610a(1)～610a(n)、610b(1)～610b(n)分别产生第1级至第n级扫描信号outa(1)～outa(n)、outb(1)～outb(n)。其中，第1级和第2级扫描信号outa(1)/outb(1)、outa(2)/outb(2)分别输入至第3级和第4级移位寄存器610a(3)/610b(3)、610(4)/610b(4)，第(n-1)级和第n级扫描信号outa(n-1)/outb(n-1)、outa(n)/outb(n)分别输入至第(n-3)级和第(n-2)级移位寄存器610a(n-3)/610b(n-3)、610a(n-2)/610b(n-2)，而第3级至第(n-2)级扫描信号outa(3)～outa(n-2)、outb(3)～outb(n-2)中的每一扫描信号输入至其上下二级的移位寄存器。例如，第3级扫描信号outa(3)输入至第1级移位寄存器610a(1)和第5级移位寄存器610a(5)。

属于同一级的输出信号outa(1)～outa(n)、outb(1)～outb(n)相同，亦即第1级输出信号outa(1)、outb(1)相同，第2级输出信号outa(2)、outb(2)相同…依此类推。此外，栅极驱动电路600a/600b中的时钟信号ca1～ca4/cb1～cb4、起始信号stva1/stvb1、结束信号stva2/stvb2、下拉控制信号gpw1、gpw2、重设信号rsta/rstb和第1级至第n级输出信号outa(1)～outa(n)/outb(1)～outb(n)可分别对应栅极驱动电路200中的时钟信号c1～c4、起始信号stv1、结束信号stv2、下拉控制信号gpw1、gpw2、重设信号rst和第1级至第n级输出信号out(1)～out(n)，且栅极驱动电路600a、600b的驱动方式可与栅极驱动电路200相同，故相关说明请参照先前段落，在此不赘述。

综上所述，本发明的栅极驱动电路及具有此栅极驱动电路的显示面板具有电势重设功能，其可避免移位寄存器受到杂讯干扰的影响而输出不正常的扫描信号，确保显示面板在每一个图框的期间显示正确的画面。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的为准。