显示驱动电路及其驱动方法、显示驱动系统、显示装置与流程

本发明涉及显示技术领域，尤其涉及一种显示驱动电路及其驱动方法、显示驱动系统、显示装置。

背景技术：

tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管-液晶显示器)或者，有机发光二极管(organiclightemittingdiode，oled)显示器作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。

现有技术中，在生产过程中当显示装置的一些设置参数确定以后，在出厂后上述参数不能够再改变。在此情况下，当显示装置的使用环境，例如温度发生改变之后，该显示装置的显示装置无法随着环境的改变而改变，从而影响显示效果。

技术实现要素：

本发明的实施例提供一种显示驱动电路及其驱动方法、显示驱动系统、显示装置，解决显示装置的显示状态无法随着环境的改变而改变的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本申请实施例的一方面，提供一种显示驱动电路，包括处理器和灰阶电压生成器；所述处理器包括第一存储单元、检测单元以及数据调用单元；所述第一存储单元用于存储至少两条伽马曲线，每一条伽马曲线与一温度范围相匹配；所述检测单元用于获取当前环境温度；所述数据调用单元与所述检测单元、所述第一存储单元以及所述灰阶电压生成器相连接，所述数据调用单元用于根据所述当前环境温度确定该当前环境温度所属的温度范围，从所述第一存储单元中获取与所述当前环境温度相匹配的伽马曲线，并输出至所述灰阶电压生成器。

可选的，所述显示驱动电路还包括源极驱动器；所述处理器上设置有用于输出时序控制信号的时序控制信号端口，所述源极驱动器通过所述时序控制信号端口与所述处理器相连接。

可选的，所述处理器上还设置有脉冲宽度调节信号端口。

可选的，所述显示驱动电路还包括源极驱动器；所述处理器通过三路并行设置的低压差分数据线与所述源极驱动器相连接。

进一步可选的，所述处理器包括相连接的第二存储单元和第一输出控制单元；所述第二存储单元用于存储低压差分信号；所述第二存储单元还与所述源极驱动器相连接；所述第一输出控制单元用于逐行对所述第一存储模块存储的亚像素的数据信号进行寻址。

或者，可选的，所述显示驱动电路还包括源极驱动器；所述处理器通过六路并行设置的低压差分数据线与所述源极驱动器相连接。

进一步可选的，所述处理器包括奇数通道存储单元、偶数通道存储单元、与所述奇数通道存储单元相连接的第二输出控制单元，以及与所述偶数通道存储单元相连接的第三输出控制单元；所述奇数通道存储单元用于存储低压差分信号；所述奇数通道存储单元还与所述源极驱动器相连接；所述第二输出控制单元用于逐行对所述奇数通道存储单元存储的奇数像素单元中的亚像素的数据信号进行寻址；所述偶数通道存储单元用于存储低压差分信号；所述偶数通道存储单元还与所述源极驱动器相连接；所述第三输出控制单元用于逐行对所述偶数通道存储单元存储的偶数像素单元中的亚像素的数据信号进行寻址。

可选的，所述显示驱动电路还包括电源模块；所述电源模块与所述处理器和所述灰阶电压生成器相连接，所述电源模块用于向所述处理器和所述灰阶电压生成器提供工作电压。

可选的，所述处理器为现场可编程门阵列芯片。

本申请实施例的另一方面，提供一种显示驱动系统，包括主机驱动器以及如上所述的任意一种显示驱动电路；所述主机驱动器通过低温差分信号接口与所述显示驱动电路中的处理器相连接。

本申请实施例的又一方面，提供一种显示装置，包括如上所述的显示驱动系统。

可选的，所述显示装置还包括显示面板，所述显示驱动系统中的显示驱动电路设置于所述显示面板的非显示区域。

可选的，所述显示装置还包括驱动板，所述显示驱动系统中的主机驱动器设置于所述驱动板上。

可选的，所述显示装置还包括背光模组；在所述显示驱动系统的显示驱动电路中的处理器上设置有脉冲宽度调节信号端口的情况下，所述背光模组通过所述脉冲宽度调节信号端口与所述处理器相连接。

本申请实施例的又一方面，提供一种用于驱动如上所述的任意一种显示驱动电路的方法，所述方法包括：存储至少两条伽马曲线，每一条伽马曲线与一温度范围相匹配；获取当前环境温度；根据所述当前环境温度确定该当前环境温度所属的温度范围，从存储的至少两条伽马曲线中获取与所述当前环境温度相匹配的伽马曲线，并输出至灰阶电压生成器。

可选的，所述方法还包括输出时序控制信号。

可选的，所述方法还包括输出脉冲宽度调节信号。

可选的，所述方法还包括：存储低压差分信号；逐行对所述低压差分信号中奇数像素单元中的亚像素的数据信号进行寻址，并通过一路低压差分数据线逐个向源极驱动器输出一行奇数像素单元中一种颜色的亚像素的数据信号；同时，逐行对所述低压差分信号的偶数像素单元中的亚像素的数据信号进行寻址，并通过一路低压差分数据线逐个向所述源极驱动器输出一行偶数像素单元中一种颜色的亚像素的数据信号。

本申请实施例的再一方面，提供一种计算机设备，包括存储器、处理器；所述存储器上存储有可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下如上所述的任意一种显示驱动电路的驱动方法。

本申请实施例的再一方面，提供一种计算机可读介质，其存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的任意一种显示驱动电路的驱动方法。

本发明的实施例提供一种显示驱动电路及其驱动方法、显示驱动系统、显示装置。当外界环境温度发生变化后，即使显示装置受到外界环境的影响而导致同一像素单元中的红色亚像素、绿色亚像素以及蓝色亚像素的发光特性不一致，通过该显示驱动电路的处理器中的数据调用单元可以从第一存储单元中调用与当前环境温度相匹配的伽马曲线，并输出至灰阶电压生成器。这样一来，灰阶电压生成器可以根据该伽马曲线向源极驱动器提供与当前环境温度相匹配的基准灰阶电压。接下来，源极驱动器可以根据上述灰阶基准电压结合亚像素的显示信号向各个亚像素提供数据电压，从而能够有效减小不同颜色的亚像素的在接收同一数据电压时，显示的灰阶值的差异。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种显示驱动电路的结构示意图；

图2为本申请实施例提供的另一种显示驱动电路的结构示意图；

图3a为图2中的时序控制信号端口输出的控制信号的一种时序图；

图3b为采用图3a所示的时序信号进行极性反转的一种示意图；

图4a为图2中的时序控制信号端口输出的控制信号的另一种时序图；

图4b为图4a所示的时序信号进行极性反转的一种示意图；

图5a为图2中的时序控制信号端口输出的控制信号的又一种时序图；

图5b为图5a所示的时序信号进行极性反转的一种示意图；

图6为图1或图2中处理器与源极驱动器的一种信号传输方式示意图；

图7为实现图6所示的信号传输方式的处理器的一种结构示意图；

图8为图1或图2中处理器与源极驱动器的另一种信号传输方式示意图；

图9为实现图8所示的信号传输方式的处理器的一种结构示意图；

图10为显示装置中像素单元的结构示意图；

图11为本申请实施例提供的一种显示驱动系统的结构示意图；

图12为图11中低温差分信号的示意图。

附图标记：

01-显示驱动电路；02-主机驱动器；10-处理器；100-亚像素；101-第一存储单元；102-第二存储单元；103-奇数通道存储单元；104-偶数通道存储单元；110-检测单元；120-数据调用单元；121-第一输出控制单元；122-第二输出控制单元；123-第三输出控制单元；20-灰阶电压生成器；30-源极驱动器；31-奇数像素单元；32-偶数像素单元；40-电源模块。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本申请实施例提供一种显示驱动电路01，包括处理器10和灰阶电压生成器20。

可选的，该处理器10可以包括fpga(fieldprogrammablegatearray，即现场可编程门阵列)芯片。

此外，上述灰阶电压生成器20可以根据设置有上述显示驱动电路01的显示装置的伽马曲线，生成一系列基准灰阶电压。其中，该伽马曲线，为亚像素的输入电压与其对应亮度的转换关系曲线。

在此基础上，上述灰阶电压生成器20与源极驱动器30相连接，该源极驱动器30和上述显示装置的数据线相连接。该灰阶电压生成器20生成的多个基准灰阶电压经过缓冲电路后，输入至上述源极驱动器30中。基于此，对于8位的源极驱动器30而言，上述多个基准灰阶电压再经过16等分后，可以生成总级数达到256级的灰阶电压。在此情况下，源极驱动器30可以根据亚像素的显示信号中所携带的亮度分量，采用相应的灰阶电压生成数据电压，并对该亚像素进行充电，以显示图像。

基于此，上述显示装置的显示区域设置有多个呈矩阵形式排列的像素单元。其中，每个像素单元中包括至少三个亚像素。例如，一个像素单元中包括红色(r)亚像素、绿色(g)亚像素以及蓝色(b)亚像素；或者包括青色亚像素、品红色亚像素以及黄色亚像素。

或者，一个像素单元中包括红色(r)亚像素、绿色(g)亚像素、蓝色(b)亚像素以及白色(w)亚像素。

以下为了方便说明，均是以一个像素单元中包括红色(r)亚像素、绿色(g)亚像素以及蓝色(b)亚像素为例进行的说明。

由于显示装置所处的显示环境不同，例如温度不同时，上述显示装置中位于同一像素单元中的红色(r)亚像素、绿色(g)亚像素以及蓝色(b)亚像素的发光特性不一致，从而使得不同颜色的亚像素的在接收同一数据电压时，显示的灰阶值存在较大的差异。因此，在不同的环境温度下，例如高温、常温以及低温显示环境下，上述显示装置可以具有三种不同的伽马曲线，每条伽马曲线与一种环境温度相匹配，以便于上述显示驱动电路01根据不同的环境温度，选取与该环境温度相匹配的伽马曲线，并根据该伽马曲线对显示图像进行校正，达到降低上述灰阶差异的目的。

为了实现上述目的，本申请提供的显示驱动电路01的处理器10，如图1所示，包括第一存储单元101、检测单元110以及数据调用单元120。

其中，第一存储单元101用于存储至少两条伽马曲线，每一条伽马曲线与一温度范围相匹配。例如，当设置有该显示驱动电路01的显示装置可以分别在高温(例如，100℃以上)、常温(20～25℃)以及低温(0～4℃)环境下工作时，上述第一存储单元101内可以分别存储有与高温环境相匹配的第一伽马曲线、与常温环境相匹配的第二伽马曲线以及与低温环境相匹配的第二伽马曲线。

基于此，当显示装置在上述任意一种环境温度下，采用与该环境温度相匹配的伽马曲线进行显示时，可以达到降低上述灰阶差异的目的。

在此基础上，上述检测单元110用于获取当前环境温度。

数据调用单元120与该检测单元110、第一存储单元101以及灰阶电压生成器20相连接，数据调用单元120用于根据当前环境温度确定该当前环境温度所属的温度范围。例如，确定该当前温度环境属于上述高温、常温或低温中的哪一温度范围。

此外，上述数据调用单元120还用于从第一存储单元101中获取与该当前环境温度所述的温度范围相匹配的伽马曲线。在此基础上，该数据调用单元120可以通过i²c接口与灰阶电压生成器20相连接，从而可以将上述获取到的伽马曲线以i²c控制信号的方式输出至灰阶电压生成器20。

在此情况下，当外界环境温度发生变化后，即使显示装置受到外界环境的影响而导致同一像素单元中的红色(r)亚像素、绿色(g)亚像素以及蓝色(b)亚像素的发光特性不一致，通过数据调用单元120可以从第一存储单元101中调用与当前环境温度相匹配的伽马曲线，并输出至灰阶电压生成器20。这样一来，灰阶电压生成器20可以根据该伽马曲线向源极驱动器30提供与当前环境温度相匹配的基准灰阶电压。接下来，源极驱动器30可以根据上述灰阶基准电压结合亚像素的显示信号向各个亚像素提供数据电压，从而能够有效减小不同颜色的亚像素的在接收同一数据电压时，显示的灰阶值的差异。

在此基础上，在上述显示驱动电路01包括上述源极驱动器30的情况下，上述处理器10上，如图2所示，还设置有用于输出时序控制信号的时序控制信号端口t，该源极驱动器30还通过上述时序控制信号端口t与处理器10相连接。

以下对上述处理器10通过时序控制信号端口t向源极驱动器30提供的时序控制信号进行举例说明。

例如，当具有该显示驱动电路01的显示装置为液晶显示装置时，可以通过极性反转的方式驱动液晶，以避免液晶出现老化的现象。在此情况下，上该处理器10可以通过上述时序控制信号端口t向处理器10发送控制液晶翻转的翻转信号pol以及数据发送控制信号tp。该处理器10可以根据用户的要求，通过控制该翻转信号pol的占空比，实现不同类型的翻转。

具体的，如图3a所示，当上述翻转信号pol在处于高电平的时刻，数据发送控制信号tp具有一个高电平；且在该翻转信号pol在处于低电平的时刻，数据发送控制信号tp具有一个高电平。此时如图3b所示，液晶显示装置中的亚像素100采用1×1dot翻转(即，点翻转)方式。此时液晶显示装置在显示过程中的功耗较大。

或者，如图4a所示，当上述翻转信号pol在处于高电平的时刻，数据发送控制信号tp具有两个高电平；且在该翻转信号pol在处于低电平的时刻，数据发送控制信号tp具有两个高电平。此时如图4b所示，液晶显示装置中的亚像素100采用1+2line翻转方式。此时液晶显示装置在显示过程中的功耗较图3b所示的翻转方式而言，功耗较小。

又或者，以显示装置的分辨率为1024×768为例，如图5a所示，当上述翻转信号pol在处于高电平的时刻，数据发送控制信号tp具有768个高电平；且在该翻转信号pol在处于低电平的时刻，数据发送控制信号tp具有768个高电平。此时如图5b所示，液晶显示装置中的亚像素100采用列翻转方式。此时液晶显示装置在显示过程中的功耗较图3b和4b所示的翻转方式而言，功耗最小。

综上所述，本领域技术人员，可以通过控制翻转信号pol的占空比以及数据发送控制信号tp的脉冲个数，以对液晶翻转方式进行调节，从而达到显示效果和功耗的均衡。

此外，又例如，处理器10通过时序控制信号端口t向源极驱动器30提供的时序控制信号还可以为削波控制信号oe2。该处理器10可以对削波控制信号oe2的占空比进行控制，以使得驱动芯片(poweric)向显示装置提供的高电平供电电压vgh能够平稳缓慢的转换至低电平供电电压vgl。从而对于分辨率较高的显示装置而言，能够减小上述电压突变对画面造成的影响。

此外，如图2所示，上述处理器10上还设置有脉冲宽度调节信号(pulsewidthmodulation，pwm)端口p。

在此情况下，例如当显示装置中的背光模组通过上述该脉冲宽度调节信号端口p与处理器10相连接时，该处理器10可以通过调节该脉冲宽度调节信号端口p输出的pwm信号的占空比，达到对上述背光模组发光亮度进行调节的目的，从而满足不同用户的需求。例如，在阴天，用户需要背光模组发出较亮的光线，而在晴天，用户需要背光模组发出较暗的光线。

此外，在上述处理器10还可以向源极驱动器30输出各个亚像素用于显示的数据信号。

具体的，例如，如图6所示，该处理器10通过三路并行设置的低压差分(mini_lvds)数据线(0pair、1pair、2pair)与源极驱动器30相连接。

基于此，上述处理器10如图7所示，包括相连接的第二存储单元102和第一输出控制单元121。该第二存储单元102用于存储低压差分信号(lowvoltagedifferentialsignaling，lvds)。上述第一输出控制单元121用于逐行对第一存储模块102存储的亚像素的数据信号进行寻址。

此外，上述第二存储单元102还与源极驱动器30相连接。该第二存储单元102还用于在第一输出控制单元121的控制下，将被寻址的数据信号输出至源极驱动器30。

基于此，以分辨率为1024×768的显示面板为例，处理器10通过三路并行设置的低压差分(mini_lvds)数据线(0pair、1pair、2pair)向源极驱动器30传输的数据，如表1所示。

表1

或者，例如，如图8所示，处理器10通过六路并行设置的低压差分(mini_lvds)数据线(0pair、1pair、2pair、3pair、4pair、5pair)与源极驱动器30相连接。

在此情况下，如图9所示，处理器10包括奇数通道存储单元103、偶数通道存储单元104、与奇数通道存储单元103相连接的第二输出控制单元122，以及与偶数通道存储单元104相连接的第三输出控制单元123。

奇数通道存储单元103用于存储lvds信号。该第二输出控制单元122用于逐行对奇数通道存储单元103存储的，如图10所示的奇数像素单元31中的亚像素的数据信号进行寻址。

此外，奇数通道存储单元103还与源极驱动器30相连接。该奇数通道存储单元103还用于在第二输出控制单元122的控制下，将被寻址的数据信号输出至源极驱动器30。

此外，偶数通道存储单元104用于存储上述lvds信号。第三输出控制单元123用于逐行对偶数通道存储单元104存储的，如图10所示的偶数像素单元31中的亚像素的数据信号进行寻址。

此外，偶数通道存储单元104还与源极驱动器30相连接。该偶数通道存储单元104还用于在第三输出控制单元123的控制下，将被寻址的数据信号输出至源极驱动器30。

基于此，以分辨率为1024×768的显示面板为例，奇数通道存储单元103通过上述三路并行的奇数低压差分(mini_lvds)数据线(0pair、1pair、2pair)向源极驱动器30传输的数据，以及偶数通道存储单元104通过上述三路并行的偶数低压差分(mini_lvds)数据线(3pair、4pair、5pair)向源极驱动器30传输的数据，如表2所示。

表2

由上述可知，当奇数通道存储单元103、偶数通道存储单元104同时向源极驱动器30发送数据时，上述6路并行的(6pair)mini_lvds数据线可以同时进行数据传输，从而使得同一行中相邻的奇数像素单元31和偶数像素单元32中相同颜色的亚像素能够同时接收到用于显示的数据信号。例如奇数像素单元31中的红色亚像素r1依次接收数据信号r10、r11、r12、r13、r14、r15、r16、r17时，与此同时，与该奇数像素单元31相邻的偶数像素单元32中的红色亚像素r2能够接收到数据信号r20、r21、r22、r23、r24、r25、r26、r27。

在此情况下，相比如表1所示的3pair模式而言，上述6pair模式具备更高的数据传输效率，从而对于分辨率较高的显示面板而言，能够在一定扫描时间内，使得一行亚像素的数据信号完整且准确的写入各个亚像素中。

需要说明的是，上述奇数像素单元31是指，一行像素单元中，位于奇数列的像素单元。例如，位于第一列、第三列、第五列……的像素单元为上述奇数像素单元31。同理，上述偶数像素单元32是指，一行像素单元中，位于偶数列的像素单元。例如，位于第二列、第四列、第六列……的像素单元为上述偶数像素单元32。

此外，上述第一存储单元101、第二存储单元102、奇数通道存储单元103、偶数通道存储单元104可以包括rom、ram等各种可以存储程序代码的介质。

综上所述，上述处理器10，例如fpga芯片可以代替显示装置中的时序控制(timingcontrol，ton)电路。这样一来，相对于ton电路而言，fpga芯片可以具有多种开放功能，从而能够满足用户的多种需求。

在此基础上，该显示驱动电路01还包括电源模块40。该电源模块40与处理器10和灰阶电压生成器20相连接，该电源模块40用于向处理器10和灰阶电压生成器20提供工作电压。

本申请实施例提供一种显示驱动系统，如图11所示，包括主机驱动器02以及如上所述的任意一种显示驱动电路01。

其中，该主机驱动器02通过低压差分信号(lvds)接口与上述显示驱动电路01中的处理器10相连接。

具体的，主机驱动器02上设置有lvds输出接口电路，该lvds输出接口电路将主机驱动器02输出的并行rgb数据信号和控制信号(de、hsync、vsync)转换成如图12所示的串行lvds信号。该lvds信号具有四个数据通道和一个时钟通道。

接下来，显示驱动电路01中的处理器10可以采用该处理器10中的奇数通道存储单元103、偶数通道存储单元104，如图9所示，通过6路并行的(6pair)mini_lvds数据线，同时能够将位于同一行的奇数像素单元31和偶数像素单元32中亚像素的数据信号同时输入至源极驱动器30。

上述显示驱动系统具有与前述实施例提供的显示驱动电路01相同的技术效果，此处不再赘述。

本申请实施例还提供一种显示装置，包括如上所述的显示驱动系统。

此外，该显示装置还包括显示面板，上述显示驱动系统中的显示驱动电路01设置于该显示面板的非显示区域。其中，该显示面板的非显示区域为该显示面板上设置有像素单元所在区域的周边区域。

在此基础上，上述显示装置还包括驱动板(图中未示出)，该显示驱动系统中的主机驱动器02设置于该驱动板上。

需要说明的是，上述显示装置具有与前述实施例提供的显示驱动系统相同的技术效果，此处不再赘述。

此外，在本申请实施例中，上述显示装置具体可以包括液晶显示装置和有机发光二极管显示装置，例如该显示装置可以为显示器、电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。

在此基础上，在该显示装置还包括背光模组(图中未示出)。此时，在显示驱动系统的显示驱动电路01中的处理器10上，如图2所示设置有脉冲宽度调节信号端口p的情况下，该背光模组通过脉冲宽度调节信号端口p与处理器10相连接。这样一来，该处理器10可以通过调节该脉冲宽度调节信号端口p输出的pwm信号的占空比，达到对上述背光模组发光亮度进行调节的目的，从而满足不同用户的需求。

本发明实施例提供一种用于驱动如上所述的任意一种显示驱动电路的方法，该方法包括：

首先，存储至少两条伽马曲线，每一条伽马曲线与一温度范围相匹配。

接下来，获取当前环境温度。

最后，根据上述当前环境温度确定该当前环境温度所属的温度范围，从存储的至少两条伽马曲线中获取与当前环境温度相匹配的伽马曲线，并输出至灰阶电压生成器20。

上述显示驱动电路的驱动方法具有与前述实施例提供的显示驱动电路相同的技术效果，此处不再赘述。

在此基础上，当上述处理器10上，如图2所示，还设置有用于输出时序控制信号的时序控制信号端口t时，上述方法还包括输出时序控制信号。其中，时序控制信号的举例说明同上所述，此处不再赘述。

此外，如图2所示，当上述处理器10上还设置有脉冲宽度调节信号端口p是，上述方法还包括输出脉冲宽度调节信号。其中脉冲宽度调节信号的举例说明同上所述，此处不再赘述。

在此基础上，如图8所示，当处理器10通过六路并行设置的低压差分(mini_lvds)数据线(0pair、1pair、2pair、3pair、4pair、5pair)与源极驱动器30相连接时，上述方法还包括：

首先，存储lvds信号。

接下来，逐行对lvds信号中奇数像素单元103中的亚像素的数据信号进行寻址，并通过一路低压差分数据线逐个向源极驱动器30输出一行奇数像素单元中一种颜色的亚像素的数据信号。

同时，逐行对lvds信号的偶数像素单元104中的亚像素的数据信号进行寻址，并通过一路低压差分数据线逐个向源极驱动器30输出一行偶数像素单元中一种颜色的亚像素的数据信号。

上述6pair模式具备更高的数据传输效率，从而对于分辨率较高的显示面板而言，能够在一定扫描时间内，使得一行亚像素的数据信号完整且准确的写入各个亚像素中。

本申请实施例提供一种计算机设备，包括存储器、处理器。该存储器上存储有可在处理器上运行的计算机程序。其中，该处理器执行上述计算机程序时实现以下如上所述的任意一种显示驱动电路的驱动方法。

需要说明的是，上述处理器可以包括fpga。在此情况下，存储在存储器的计算机程序可以为硬件描述语言(very-high-speedintegratedcircuithardware，vhdl)。而fpga运行上述计算机程序是指，fpga根据通过vhdl生成的逻辑实际数字逻辑电路，对该fpga自身的内部电路进行调整，并运行调整后的电路。

本申请实施例提供一种计算机可读介质，其存储有计算机程序，其中，该计算机程序被处理器执行时实现如上所述的任意一种显示驱动电路的驱动方法。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。