1.一种移位寄存器单元，包含：
输入电路，其第一端与该移位寄存器单元的输入端连接用于从该输入端接收输入信号，第二端与上拉节点连接；
输出电路，其第一端与时钟信号端连接，第二端与上拉节点连接，第三端与该移位寄存器单元的输出端连接；
下拉电路，其第一端与下拉节点连接，第二端与上拉节点连接，第三端与第一电源电压端连接；
下拉控制电路，其第一端与第二电源电压端连接，第二端与下拉节点连接，第三端与第一电源电压端连接，第四端与上拉节点连接；以及
上拉节点控制电路，其第一端与第一电源电压端连接，第二端与第三电源电压端连接，第三端与上拉节点连接。
2.根据权利要求1所述的移位寄存器单元，其中该上拉节点控制电路的第四端与该移位寄存器单元的输入端连接。
3.根据权利要求1所述的移位寄存器单元，其中，上拉节点控制电路包括：
第一晶体管，其栅极和第一极与第一电源电压端连接；
第一电容，其第一端与第一晶体管的第二极连接，第二端与第三电源电压端连接；以及
第二晶体管，其栅极与第一电容的第一端连接，第一极与上拉节点连接，第二极与第三电源电压端连接。
4.根据权利要求2所述的移位寄存器单元，其中，上拉节点控制电路包括：
第一晶体管，其栅极和第一极与第一电源电压端连接；
第一电容，其第一端与第一晶体管的第二极连接，第二端与第三电源电压端连接；
第二晶体管，其栅极与第一电容的第一端连接，第一极与上拉节点连接，第二极与第三电源电压端连接；以及
第三晶体管，其栅极与该移位寄存器单元的输入端连接，第一极与第一电容的第一端连接，第二极与第一电源电压端连接。
5.根据权利要求1所述的移位寄存器单元，其中该移位寄存器单元还包含复位电路，其第一端与复位信号端连接，第二端与上拉节点连接，第三端与第一电源电压端连接，第四端与该移位寄存器单元的输出端连接。
6.根据权利要求1所述的移位寄存器单元，其中，输入电路包括：
输入晶体管，其栅极和第一极与该移位寄存器单元的输入端连接，第二极与上拉节点连接。
7.根据权利要求1所述的移位寄存器单元，其中，输出电路包括：
输出晶体管，其栅极与上拉节点连接，第一极与时钟信号端连接，第二极与输出端连接；以及
第二电容，其第一端与上拉节点连接，第二端与输出端连接。
8.根据权利要求5所述的移位寄存器单元，其中，复位电路包括：
节点复位晶体管，其栅极与所述复位信号端连接，第一极与上拉节点连接，第二极与第一电源电压端连接；以及
输出复位晶体管，其栅极与所述复位信号端连接，第一极与所述输出端连接，第二极与所述第一电源电压端连接。
9.根据权利要求1所述的移位寄存器单元，其中，下拉电路包括：
下拉晶体管，其栅极与下拉节点连接，第一极与上拉节点连接，第二极与第一电源电压端连接。
10.根据权利要求1所述的移位寄存器单元，其中，下拉控制电路包括：
第一下拉控制晶体管，其栅极和第一极与第二电源电压端连接，第二极与下拉节点连接；
第二下拉控制晶体管，其栅极与上拉节点连接，第一极与下拉节点连接，第二极与第一电源电压端连接。
11.根据权利要求3-4和6-10中任一项所述的移位寄存器单元，其中，所有晶体管均为N型晶体管。
12.根据权利要求1所述的移位寄存器单元，其中，第一电源电压端和第三电源电压端是低电源电压端，第二电源电压端是高电源电压端。
13.一种栅极驱动装置，包括多个串联的移位寄存器单元，每个所述移位寄存器单元是如权利要求1-12中任一项所述的移位寄存器单元，
其中除最后一个移位寄存器单元外，其余每个移位寄存器单元的输出端均和与其相邻的下一个移位寄存器单元的输入端相连；除第一个移位寄存器单元外，其余每个移位寄存器单元的输出端均和与其相邻的上一个移位寄存器单元的复位信号端相连；
所述第一个移位寄存器单元的输入端输入帧起始信号。
14.一种包含根据权利要求13所述的栅极驱动装置的显示装置。