本发明涉及一种电子电路。具体而言，本发明涉及一种像素电路。
背景技术：
随着电子科技的快速进展，显示装置已被广泛地应用在人们的生活当中，诸如移动电话或电脑等。
一般而言，显示装置可包括栅极驱动电路、源极驱动电路、与像素电路阵列。栅极驱动电路可按序提供多个栅极信号至像素电路，以逐列开启像素电路的开关晶体管。源极驱动电路可提供多个数据信号至开关晶体管开启的像素电路，以使像素电路根据数据信号进行显示操作。
典型的像素电路的驱动晶体管是根据数据信号及其临界电压(threshold voltage)决定提供至发光二极管的驱动电流的电流量。然而，显示装置中不同的像素中的驱动晶体管的临界电压可能因制造过程而存在偏异。此些偏异会导致各个发光元件发光的亮度不一致，而造成画面亮度不均(mura)的问题。
是以，如何解决此一问题为本领域的重要研究方向。
技术实现要素：
本发明一实施方式涉及一种像素电路。根据本发明一实施例，像素电路包括：发光元件、存储电容、驱动晶体管、第一开关、第二开关、第三开关、及第四开关。驱动晶体管的第一端接收供应电压，驱动晶体管的第二端电性连接发光元件的阳极端，且驱动晶体管的控制端电性连接存储电容的第一端。第一开关用以提供第一参考电压至存储电容的第二端。第二开关用以提供供应电压至存储电容的第一端。第三开关电性连接存储电容的第二端。第四开关电性连接第三开关，用以接收数据电压。第三开关及第四开关用以提供相应于数据电压与第三开关的临界电压的操作电压至存储电容的第二端。
本发明另一实施方式涉及一种像素电路。根据本发明一实施例，像素电路包括：发光元件、存储电容、驱动晶体管、第一开关、第二开关、第三开关、及第四开关。驱动晶体管的第一端接收供应电压，驱动晶体管的第二端电性连接发光元件的阳极端，且驱动晶体管的控制端电性连接存储电容的第一端。第一开关的第一端电性连接存储电容的第二端，且第一开关的第二端用以接收第一参考电压。第二开关的第一端电性连接存储电容的第一端，且第二开关的第二端用以接收供应电压。第三开关的第一端电性连接存储电容的第二端，且第三开关的第二端电性连接第三开关的控制端。第四开关的第一端电性连接第三开关的第二端，且第四开关的第二端用以接收数据电压。
第一开关用以提供第一参考电压至存储电容的第二端。第二开关用以提供供应电压至存储电容的第一端。第三开关电性连接存储电容的第二端。第四开关电性连接第三开关，用以接收数据电压。第三开关及第四开关用以提供相应于数据电压与第三开关的临界电压的操作电压至存储电容的第二端。
通过应用上述一实施例，可实现一种像素电路。通过应用此一像素电路于显示装置中，可避免因驱动晶体管的临界电压的偏移，而导致显示装置的画面亮度不均的问题。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：
图1为根据本发明一实施例所示出的显示装置的示意图；
图2为根据本发明一实施例所示出的像素电路的示意图；
图3为根据本发明一操作例所示出的像素电路的示意图；
图4为根据本发明一操作例所示出的像素电路的示意图；
图5为根据本发明一操作例所示出的像素电路的示意图；
图6为根据本发明一操作例所示出的像素电路的信号示意图；
图7为根据本发明另一实施例所示出的像素电路的示意图；
图8为根据本发明另一实施例所示出的像素电路的示意图；
图9为根据本发明另一实施例所示出的像素电路的信号示意图；
图10为根据本发明另一实施例所示出的像素电路的示意图；
图11为根据本发明另一实施例所示出的像素电路的信号示意图；
图12为根据本发明另一实施例所示出的像素电路的示意图；及
图13为根据本发明另一实施例所示出的像素电路的信号示意图。
附图标记说明：
100：显示装置
102：像素阵列
106：像素电路
106a：像素电路
106b：像素电路
106c：像素电路
106d：像素电路
110：栅极驱动电路
120：源极驱动电路
G(1)-G(N)：栅极信号
D(1)-D(M)：数据信号
T1-T4、T6-T7：开关
T5：驱动晶体管
Cst：存储电容
OLD：发光元件
S1-S3：栅极信号
OVDD：供应电压
OVSS：供应电压
Vdata：数据电压
VREF、VREF1、VREF2：参考电压
A、B：节点
IOLD：驱动电流
D0-D3：期间
具体实施方式
以下将以附图及详细叙述清楚说明本公开内容的构思，任何所属技术领域中技术人员在了解本公开内容的实施例后，当可由本公开内容所示启示的技术，加以改变及修饰，其并不脱离本公开内容的构思与范围。
关于本文中所使用的『第一』、『第二』、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅为了区别以相同技术用语描述的元件或操作。
关于本文中所使用的『电性连接』，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而『电性连接』还可指二或多个元件相互操作或动作。
关于本文中所使用的『包含』、『包括』、『具有』、『含有』等等，均为开放性的用语，即意指包含但不限于。
关于本文中所使用的『及/或』，包括所述事物的任一或全部组合。
关于本文中所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本公开的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本公开的描述上额外的引导。
图1为根据本发明实施例所示出的显示装置100的示意图。显示装置100可包括栅极驱动电路110、源极驱动电路120、以及像素阵列102。像素阵列102可包括多个以矩阵排列的像素电路106。栅极驱动电路110可按序产生并提供多个栅极信号G(1)、…、G(N)给像素阵列102中的像素电路106，以逐列开启像素电路106的数据开关(如图2中开关T3)，其中N为自然数。源极驱动电路120可产生多个数据信号D(1)、…、D(M)，并提供此些数据信号D(1)、…、D(M)给数据开关开启的像素电路106，以使像素电路106根据数据信号D(1)、…、D(M)进行显示操作，其中M为自然数。借此，显示装置100即可显示影像。
图2为根据本发明实施例所示出的像素电路106的示意图。为使叙述简单，以下段落仅以单一像素电路106为例进行说明。
在本实施例中，像素电路106接收前述栅极信号G(1)、…、G(N)中的一者做为栅极信号S1-S3(亦即，图1中栅极信号G(1)、…、G(N)中的一者实际上包括栅极信号S1-S3)，并接收前述数据信号D(1)、…、D(M)中的一者做为数据电压Vdata。在本实施例中，栅极信号S1-S3彼此不同。
在本实施例中，像素电路106包括驱动晶体管T5、开关T1-T4、T6、存储电容Cst以及发光元件OLD。在一实施例中，驱动晶体管T5及开关T1-T4、T6可用薄膜晶体管(thin film transistor，TFT)实现，然而其它种类的开关及/或晶体管亦在本公开范围之中。在一实施例中，驱动晶体管T5及开关T1-T4、T6可用p型晶体管实现，然而本公开不以此为限。在一实施例中，发光元件OLD可用有机发光二极管实现，然其它种类的发光元件OLD亦在本公开范围之中。
在本实施例中，驱动晶体管T5的第一端电性连接供应电压OVDD的电压源，驱动晶体管T5的第二端电性连接发光元件OLD的阳极端，且驱动晶体管T5的控制端电性连接存储电容Cst的第一端(下称节点A)。
在本实施例中，发光元件OLD的阴极端电性连接供应电压OVSS的电压源。
在本实施例中，开关T1的第一端电性连接供应电压OVDD的电压源并用以接收供应电压OVDD，开关T1的第二端电性连接存储电容Cst的第二端(下称节点B)，且开关T1的控制端用以接收栅极信号S1。在一实施例中，开关T1用以根据栅极信号S1导通，以提供供应电压OVDD至节点B。
开关T2的第一端电性连接供应电压OVDD的电压源并用以接收供应电压OVDD，开关T2的第二端电性连接节点A，且开关T2的控制端用以接收栅极信号S2。在一实施例中，开关T2用以根据栅极信号S2导通，以提供供应电压OVDD至节点A。
开关T3的第一端电性连接提供数据电压Vdata的数据线并用以接收数据电压Vdata，开关T3的第二端电性连接开关T4的第一端，且开关T3的控制端用以接收栅极信号S2。在一实施例中，开关T3用以根据栅极信号S2导通，以提供数据电压Vdata至开关T4的第一端。
开关T4的第一端电性连接开关T4的控制端，开关T4的第二端电性连接节点B。在一实施例中，开关T4用以接收来自开关T3的数据电压Vdata，并根据数据电压Vdata，提供一操作电压至节点B，其中操作电压相应于开关T4的临界电压Vth_T4(如开关T4中的晶体管的临界电压)及数据电压Vdata。
换言之，开关T3、T4共同用以根据来自数据线的数据电压Vdata及栅极信号S2，提供相应于数据电压Vdata及开关T4的临界电压Vth_T4的操作电压至节点B。
开关T6的第一端电性连接节点B，开关T6的第二端电性连接参考电压VREF的电压源并用以接收参考电压VREF，且开关T6的控制端用以接收栅极信号S3。在一实施例中，开关T6用以根据栅极信号S3导通，以提供参考电压VREF至节点B。
以下将搭配图3至图6说明在一操作例中的像素电路106的操作。
同时参照图3、图6，图3为根据本发明一操作例所示出的像素电路106的示意图，图6根据本发明一操作例所示出的像素电路106的信号示意图。
在期间D0中(如前一帧(frame)的发光阶段)，节点A上的电压VA可表示为：VA＝OVDD+VREF-Vdata_PRE-|Vth_T4|。其中，电压Vdata_PRE代表前一帧的数据电压。节点B上的电压VB可等于参考电压VREF。关于此一阶段中的电压VA、VB将在以下关于期间D3的段落中进一步说明。
在期间D1中(如重置阶段)，栅极信号S1具有第一电压电平(如低电压电平)，栅极信号S2、S3具有第二电压电平(如高电压电平)。此时，开关T2、T3根据栅极信号S2关断，且开关T6根据栅极信号S3关断。此时，开关T1根据栅极信号S1导通，以提供供应电压OVDD至节点B，以令节点B上的电压VB由参考电压VREF改变为供应电压OVDD。
另一方面，通过电容Cst的耦合效应，此时节点A上的电压VA相应于节点B上的电压VB的变化(即供应电压OVDD-参考电压VREF)而改变为VA＝2OVDD-Vdata_PRE-|Vth_T4|。
此时，驱动晶体管T5的源极与栅极的电压差Vsg_T5为-OVDD+Vdata_PRE+|Vth_T4|。因此，若希望在期间D1中驱动晶体管T5关断，则电压差Vsg_T5小于驱动晶体管T5的临界电压Vth_T5的绝对值，亦即，-OVDD+Vdata_PRE+|Vth_T4|<|Vth_T5|。是以，若将临界电压Vth_T4、Vth_T5设置为彼此相同，则上式可化简为OVDD-Vdata_PRE>0。
换言之，通过设置临界电压Vth_T4、Vth_T5彼此相同、且每一帧的数据电压(如数据电压Vdata_PRE、Vdata)小于供应电压OVDD，则可使驱动晶体管T5在期间D1中关断。
同时参照图4、图6，在期间D2中(如数据写入阶段)，栅极信号S1、S3具有第二电压电平(如高电压电平)，栅极信号S2具有第一电压电平(如低电压电平)。此时，开关T1根据栅极信号S1关断，且开关T6根据栅极信号S3关断。此时，开关T2根据栅极信号S2导通，以提供供应电压OVDD至节点A，以使节点A上的电压VA成为供应电压OVDD。另一方面，开关T3根据栅极信号S2导通，以提供数据电压Vdata至开关T4的第一端及控制端，以通过开关T4提供操作电压(如为数据电压Vdata与开关T4的临界电压Vth_T4的总和)至节点B，以使节点B上的电压VB成为操作电压(即VB＝Vdata+Vth_T4)。
同时参照图5、图6，在期间D3中(如发光阶段)，栅极信号S1、S2具有第二电压电平(如高电压电平)，栅极信号S3具有第一电压电平(如低电压电平)。此时，开关T1根据栅极信号S1关断，且开关T2、T3根据栅极信号S2关断。此时，开关T6根据栅极信号S3导通，以提供参考电压VREF至节点B，以将节点B上的电压VB由前述操作电压(即Vdata+Vth_T4)改变为参考电压VREF。
另一方面，通过电容Cst的耦合效应，节点A上的电压VA相应于节点B上的电压VB的变化(即参考电压VREF-操作电压(即VREF-Vdata-Vth_T4))而改变为VA＝OVDD+VREF-Vdata-|Vth_T4|。
此时，根据电流公式，通过驱动晶体管T5的驱动电流IOLD可表示为IOLD＝1/2K(Vsg_T5-|Vth_T5|)2＝1/2K(-VREF+Vdata+|Vth_T4|-|Vth_T5|)2。其中，Vsg_T5表示驱动晶体管T5的源极与栅极的电压差，且K为常数。在预设临界电压Vth_T4、Vth_T5彼此相同的情况下，上式可化简为IOLD＝1/2K(Vdata-VREF)2。由上式可知，在期间D3中，驱动电流IOLD的大小仅相应于参考电压VREF与数据电压Vdata，而与驱动晶体管T5的临界电压Vth_T5无关。
是以，通过上述的设置，即可避免因驱动晶体管T5的临界电压Vth_T5偏移导致的显示装置100的画面亮度不均的问题。
此外，在上述的实施例中，在期间D3中，由于驱动电流IOLD的电流路径上可以没有驱动晶体管T5外的其它开关，故可避免因其它开关的导通电阻而减低驱动电流IOLD，从而造成发光元件OLD的反应时间变慢。
应注意到，在不同实施例中，驱动电流IOLD的电流路径上仍可能具有其它开关，故本公开不以上述实施例为限。
图7为根据本发明实施例所示出的像素电路106a的示意图。在本实施例中，像素电路106a大致相似于像素电路106，故重复的部分不再赘述。
在本实施例中，像素电路106a还包括开关T7。在一实施侧中，开关T7可用薄膜晶体管实现，然而其它种类的开关及/或晶体管亦在本公开范围之中。在一实施例中，开关T7可用p型晶体管实现，然而本公开不以此为限。
在本实施例中，开关T7的第一端电性连接发光元件OLD的阳极端，开关T7的第二端电性连接参考电压VREF的电压源，且开关T7的控制端用以接收栅极信号S1。在一实施例中，开关T7用以根据栅极信号S1导通，以提供参考电压VREF至发光元件OLD的阳极端。
在一实施例中，在前述期间D1中，开关T7根据栅极信号S1导通，以提供参考电压VREF至发光元件OLD的阳极端，以重置发光元件OLD的阳极端的电压。在一实施例中，参考电压VREF与供应电压OVSS的电压差可设置为小于发光元件OLD的临界电压，以避免在期间D1中使发光元件OLD误发光。
另外，在前述期间D2、D3中，开关T7根据栅极信号S1关断。
图8为根据本发明实施例所示出的像素电路106b的示意图。在本实施例中，像素电路106b大致相似于像素电路106a，故重复的部分不再赘述。
在本实施例中，相较于像素电路106a，像素电路106b省略开关T1，并使开关T7的控制端改为用以接收栅极信号S2，以省略栅极信号S1。另外，开关T6的第二端接收的参考电压VREF可具有不同电压电平。以下将具有第一参考电压电平的参考电压VREF称为第一参考电压VREF1，并将具有第二参考电压电平的参考电压VREF称为第二参考电压VREF2。在一实施例中，第一参考电压电平与第二参考电压电平彼此不同，且第一参考电压VREF1与第二参考电压VREF2彼此不同。在一实施例中，栅极信号S2、S3彼此相位为180度反相，栅极信号S2、S3也可以是彼此不同时使能的信号组合。
关于像素电路106b的驱动晶体管T5、开关T2-T4、T6、T7、存储电容Cst以及发光元件OLD间的其它连接关系大致相同于像素电路106a中的连接关系，故在此不赘述。
应注意到，在不同实施例中，像素电路106b开关T7可选择性省略，故本公开不以图8中所示出电路为限。
同时参照图8、图9，在期间D0中(如前一帧的发光阶段)，节点A上的电压VA可表示为：VA＝OVDD+VREF1-Vdata_PRE-|Vth_T4|。节点B上的电压VB可等于第一参考电压VREF1。关于此一阶段中的电压VA、VB将在以下段落中进一步说明。
在期间D1中(如重置阶段)，栅极信号S3具有第一电压电平(如低电压电平)，栅极信号S2具有第二电压电平(如高电压电平)。此时，开关T2、T3、T7根据栅极信号S2关断。此时，开关T6根据栅极信号S3导通，以提供第二参考电压VREF2至节点B，以令节点B上的电压VB由第一参考电压VREF1改变为第二参考电压VREF2。
另一方面，通过电容Cst的耦合效应，节点A上的电压VA相应于节点B上的电压VB的变化(即第二参考电压VREF2-第一参考电压VREF1)而改变为VA＝OVDD-Vdata_PRE-|Vth_T4|+VREF2。在第二参考电压VREF2设为与供应电压OVDD具有相同电压电平的情况下，上式可化简为VA＝2OVDD-Vdata_PRE-|Vth_T4|。
此时，驱动晶体管T5的源极与栅极的电压差Vsg_T5为-OVDD+Vdata_PRE+|Vth_T4|。因此，若希望在期间D1中驱动晶体管T5关断，则电压差Vsg_T5小于驱动晶体管T5的临界电压Vth_T5的绝对值，亦即-OVDD+Vdata_PRE+|Vth_T4|<|Vth_T5|。是以，若将临界电压Vth_T4、Vth_T5设置为彼此相同，则上式可化简为OVDD-Vdata_PRE>0。
换言之，通过设置临界电压Vth_T4、Vth_T5彼此相同、且每一帧的数据电压(如数据电压Vdata_PRE、Vdata)小于供应电压OVDD，则可使驱动晶体管T5在期间D1中关断。
在期间D2中(如数据写入阶段)，栅极信号S3具有第二电压电平(如高电压电平)，栅极信号S2具有第一电压电平(如低电压电平)。此时，开关T6根据栅极信号S3关断。此时，开关T2根据栅极信号S2导通，以提供供应电压OVDD至节点A，以使节点A上的电压VA成为供应电压OVDD。另一方面，开关T3根据栅极信号S2导通，以提供数据电压Vdata至开关T4的第一端及控制端，以令开关T4提供操作电压(如为数据电压Vdata与开关T4的临界电压Vth_T4的总和)至节点B，以使节点B上的电压VB成为操作电压(即VB＝Vdata+Vth_T4)。另外，开关T7根据栅极信号S2导通，以提供第一参考电压VREF1至发光元件OLD的阳极端，以重置发光元件OLD的阳极端的电压。在一实施例中，第一参考电压VREF1与供应电压OVSS的电压差可设置为小于发光元件OLD的临界电压，以避免在期间D1中使发光元件OLD误发光。在一实施例中，第一参考电压VREF1可设为与供应电压OVSS具有相同电压电平。
在期间D3中(如发光阶段)，栅极信号S2具有第二电压电平(如高电压电平)，栅极信号S3具有第一电压电平(如低电压电平)。此时，开关T2、T3、T7根据栅极信号S2关断。此时，开关T6根据栅极信号S3导通，以提供第一参考电压VREF1至节点B，以令节点B上的电压VB由前述操作电压(即Vdata+Vth_T4)改变为第一参考电压VREF1。
另一方面，通过电容Cst的耦合效应，节点A上的电压VA相应于节点B上的电压VB的变化(即第一参考电压VREF1-操作电压(即Vdata+Vth_T4))而改变为VA＝OVDD+VREF1-Vdata-|Vth_T4|。
此时，根据电流公式，通过驱动晶体管T5的驱动电流IOLD可表示为IOLD＝1/2K(Vsg_T5-|Vth_T5|)2＝1/2K(-VREF1+Vdata+|Vth_T4|-|Vth_T5|)2。其中，Vsg_T5表示驱动晶体管T5的源极与栅极的电压差，且K为常数。在临界电压Vth_T4、Vth_T5彼此相同的情况下，上式可化简为IOLD＝1/2K(Vdata-VREF1)2。由上式可知，在期间D3中，驱动电流IOLD的大小仅相应于第一参考电压VREF1与数据电压Vdata，而与驱动晶体管T5的临界电压Vth_T5的数值无关。
是以，通过上述的设置，即可避免因驱动晶体管T5的临界电压Vth_T5偏移导致的显示装置100的画面亮度不均的问题。
此外，在上述的实施例中，在期间D3中，由于驱动电流IOLD的电流路径上没有驱动晶体管T5外的其它开关，故可避免因其它开关的导通电阻而减低驱动电流IOLD，从而造成发光元件OLD的反应时间变慢。
应注意到，在不同实施例中，驱动电流IOLD的电流路径上仍可能具有其它开关，举例而言，驱动电流IOLD的电流路径上可具有发光控制开关，亦即驱动晶体管T5与发光元件OLD之间可以通过发光控制开关电性连接，当发光控制开关导通时，驱动电流IOLD流经发光控制开关至发光元件OLD以使发光元件OLD进行发光，故本公开不以上述实施例为限。
图10为根据本发明实施例所示出的像素电路106c的示意图。在本实施例中，像素电路106c大致相似于像素电路106b，故重复的部分不再赘述。
在本实施例中，相较于像素电路106b，像素电路106c中的开关T6可改为用n型晶体管实现，且像素电路106c中的开关T6的控制端接收栅极信号S2，以省略栅极信号S3。
应注意到，在不同实施例中，像素电路106c开关T7可选择性省略，故本公开不以图10中所示出电路为限。
同时参照图10、图11，在期间D0中(如前一帧的发光阶段)，节点A上的电压VA可表示为：VA＝OVDD+VREF1-Vdata_PRE-|Vth_T4|。节点B上的电压VB可等于第一参考电压VREF1。关于此一阶段中的电压VA、VB将在以下段落中进一步说明。
在期间D1中(如重置阶段)，栅极信号S2具有第二电压电平(如高电压电平)。此时，开关T2、T3、T7根据栅极信号S2关断。此时，开关T6根据栅极信号S2导通，以提供第二参考电压VREF2至节点B，以令节点B上的电压VB由第一参考电压VREF1改变为第二参考电压VREF2。另一方面，节点A上的电压VA可表示为VA＝2OVDD-Vdata_PRE-|Vth_T4|。相关细节可参照前述关于像素电路106b的相应说明，故在此不赘述。
在期间D2中(如数据写入阶段)，栅极信号S2具有第一电压电平(如低电压电平)。此时，开关T6根据栅极信号S2关断。此时，开关T2根据栅极信号S2导通，以提供供应电压OVDD至节点A。另一方面，开关T3根据栅极信号S2导通，以提供数据电压Vdata至开关T4的第一端及控制端，以令开关T4提供操作电压(如为数据电压Vdata与开关T4的临界电压Vth_T4的总和)至节点B，以使节点B上的电压VB成为操作电压(即VB＝Vdata+Vth_T4)。另外，开关T7根据栅极信号S2导通，以提供第一参考电压VREF1至发光元件OLD的阳极端。期间D2中像素电路106c的操作可参照前述关于像素电路106b的相应说明，故在此不赘述。
在期间D3中(如发光阶段)，栅极信号S2具有第二电压电平(如高电压电平)。此时，开关T2、T3、T7根据栅极信号S2关断。此时，开关T6根据栅极信号S2导通，以提供第一参考电压VREF1至节点B。此时，节点A上的电压VA可表示为VA＝OVDD+VREF1-Vdata-|Vth_T4|。期间D3中像素电路106c的操作可参照前述关于像素电路106b的相应说明，故在此不赘述。
图12为根据本发明实施例所示出的像素电路106d的示意图。在本实施例中，像素电路106d大致相似于像素电路106b，故重复的部分不再赘述。
在本实施例中，相较于像素电路106b，像素电路106d中的开关T2、T3、T7可改为用n型晶体管实现，且像素电路106c中的开关T2、T3、T7的控制端改为用以接收栅极信号S3，以省略栅极信号S2。
应注意到，在不同实施例中，像素电路106d的开关T7可选择性省略，故本公开不以图12中所示出电路为限。
同时参照图12、图13，在期间D0中(如前一帧的发光阶段)，节点A上的电压VA可表示为：VA＝OVDD+VREF1-Vdata_PRE-|Vth_T4|。节点B上的电压VB可等于第一参考电压VREF1。关于此一阶段中的电压VA、VB将在以下段落中进一步说明。
在期间D1中(如重置阶段)，栅极信号S3具有第一电压电平(如低电压电平)。此时，开关T2、T3、T7根据栅极信号S3关断。此时，开关T6根据栅极信号S3导通，以提供第二参考电压VREF2至节点B，以令节点B上的电压VB由第一参考电压VREF1改变为第二参考电压VREF2。另一方面，节点A上的电压VA可表示为VA＝2OVDD-Vdata_PRE-|Vth_T4|。相关细节可参照前述关于像素电路106b的相应说明，故在此不赘述。
在期间D2中(如数据写入阶段)，栅极信号S3具有第二电压电平(如高电压电平)。此时，开关T6根据栅极信号S3关断。此时，开关T2根据栅极信号S3导通，以提供供应电压OVDD至节点A。另一方面，开关T3根据栅极信号S3导通，以提供数据电压Vdata至开关T4的第一端及控制端，以令开关T4提供操作电压(如为数据电压Vdata与开关T4的临界电压Vth_T4的总和)至节点B，以使节点B上的电压VB成为操作电压(即VB＝Vdata+Vth_T4)。另外，开关T7根据栅极信号S3导通，以提供第一参考电压VREF1至发光元件OLD的阳极端。期间D2中像素电路106d的操作可参照前述关于像素电路106b的相应说明，故在此不赘述。
在期间D3中(如发光阶段)，栅极信号S3具有第一电压电平(如低电压电平)。此时，开关T2、T3、T7根据栅极信号S3关断。此时，开关T6根据栅极信号S3导通，以提供第一参考电压VREF1至节点B。此时，节点A上的电压VA可表示为VA＝OVDD+VREF1-Vdata-|Vth_T4|。期间D3中像素电路106d的操作可参照前述关于像素电路106b的相应说明，故在此不赘述。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的构思和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。