本发明涉及显示技术领域，尤其涉及一种发射控制电路及其驱动方法、发射控制器、显示装置。
背景技术：
一般来说，显示装置包括设于显示面板上的多个子像素和用于驱动子像素发光的发射控制器，发射控制器包括多个级联的发射控制电路。
在现有技术中，每个发射控制电路包括一个输出端，该输出端分别与设于显示区内的发射控制线和下一个发射控制电路的开始信号端相连。但是，采用该种连接方式，显示区内的走线会对发射控制电路输出的发射控制信号造成影响，从而影响对下一个发射控制电路的开始信号的输入，进而影响显示质量。
技术实现要素：
有鉴于此，本发明实施例提供了一种发射控制电路及其驱动方法、发射控制器、显示装置，用以提高发射控制电路接收的开始信号的稳定性，提高显示质量。
一方面，本发明实施例提供了一种发射控制电路，所述发射控制电路包括：
电连接于开始信号端、第一电压信号端、第一控制信号端和第二控制信号端的第一处理模块，所述第一处理模块响应于第一控制信号、第二控制信号和第二信号，并产生第一信号至第一节点；
电连接于所述第一控制信号端和第二电压信号端的第二处理模块，所述第二处理模块响应于所述第一控制信号和所述第一信号，并产生所述第二信号至所述第二节点；
电连接于所述第二控制信号端和所述第一电压信号端的第三处理模块，所述第三处理模块响应于所述第二控制信号、所述第二信号和所述第一信号，并产生第三信号至第三节点、以及产生第四信号至第四节点；
电连接于所述第一电压信号端、所述第二电压信号端和输出端的输出模块，所述输出模块响应于所述第一信号和所述第四信号，提供发射控制信号至所述输出端；
电连接于所述第一电压信号端和移位控制端的移位控制模块，所述移位控制模块响应于所述第一信号和所述第四信号，提供移位控制信号至所述移位控制端；或，所述移位控制模块响应于所述第一信号和所述第三信号，提供移位控制信号至所述移位控制端。
另一方面，本发明实施例提供了一种发射控制电路的驱动方法，所述发射控制电路的驱动方法应用于上述发射控制电路中；所述发射控制电路的驱动方法包括：
第一时段，开始信号端提供低电平，第一控制信号端提供低电平，第二控制信号端提供高电平；第一处理模块响应于所述第一控制信号端提供的低电平，产生低电平至第一节点，第二处理模块响应于所述第一控制信号端提供的低电平和所述第一节点的低电平，产生低电平至第二节点，第三处理模块响应于所述第二节点的低电平和所述第一节点的低电平，产生高电平至第三节点、以及产生高电平至第四节点；输出模块响应于所述第一节点的低电平，使所述输出端输出低电平，移位控制模块响应于所述第一信号，使所述移位控制端输出低电平；
第二时段，所述开始信号端提供低电平，所述第一控制信号端提供高电平，所述第二控制信号端提供低电平；所述第一节点保持低电平，所述第二处理模块响应于所述第一节点的低电平，产生高电平至所述第二节点，所述第三节点保持高电平，所述第四节点保持高电平；所述输出端保持输出低电平，所述移位控制端保持输出低电平；
第三时段，所述开始信号端提供高电平，所述第一控制信号端提供低电平，所述第二控制信号端提供高电平；所述第一处理模块响应于所述第一控制信号端提供的低电平，产生高电平至所述第一节点，所述第二处理模块响应于所述第一控制信号端提供的低电平，产生低电平至所述第二节点，所述第三处理模块响应于所述第二节点的低电平，产生高电平至所述第三节点，所述第四节点保持高电平；所述输出端保持输出低电平，所述移位控制端保持输出低电平；
第四时段，所述开始信号端提供高电平，所述第一控制信号端提供高电平，所述第二控制信号端提供低电平；所述第一节点保持高电平，所述第二节点保持低电平，所述第三处理模块响应于所述第二节点的低电平和所述第二控制信号端提供的低电平，产生低电平至所述第三节点，以及产生低电平至所述第四节点；所述输出模块响应于所述第四节点的低电平，使所述输出端输出高电平，所述移位控制模块响应于所述第三节点或所述第四节点的低电平，使所述移位控制端输出高电平；
第五时段，所述开始信号端提供高电平，所述第一控制信号端提供低电平，所述第二控制信号端提供高电平；所述第一节点保持高电平，所述第二节点保持低电平，所述第三处理模块响应于所述第二节点的低电平，产生高电平至所述第三节点，所述第四节点保持低电平；所述输出模块保持输出高电平，所述移位控制模块响应于所述第三节点的低电平，使所述移位控制端输出高电平，或，所述移位控制模块响应于所述第四节点的低电平，使所述移位控制端输出高电平或低电平。
再一方面，本发明实施例提供了一种发射控制器，所述发射控制器包括多个级联的上述发射控制电路；在多个所述发射控制电路中，前一个所述发射控制电路的移位控制端与下一个所述发射控制电路的开始信号端电连接。
又一方面，本发明实施例提供了一种显示装置，所述显示装置包括上述发射控制器。
上述技术方案中的一个技术方案具有如下有益效果：
基于本发明实施例所提供的技术方案，多个发射控制电路顺次输出发光控制信号，以实现对多行子像素的分时驱动。并且，发射控制电路通过移位控制端向下一个发射控制电路输出移位控制信号，由于移位控制端不与显示区中的走线相连，一方面，可以避免由走线电阻和耦合电容所导致的移位控制信号延迟的问题，另一方面，还能避免由显示区中其他走线的干扰所导致的移位控制信号偏离其标准值的问题。因此，采用本发明实施例所提供的技术方案，可以避免显示区的走线对移位控制信号的影响，使移位控制信号稳定传输至下一个发射控制电路的开始信号端，保证下一个发射控制电路正常工作，进而保证画面正常显示，提高显示质量。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是现有技术中显示装置的结构示意图；
图2是现有技术中发射控制器的结构示意图；
图3是本发明实施例所提供的发射控制电路的结构示意图；
图4是图3对应的信号时序图；
图5是本发明实施例所提供的发射控制电路的另一种结构示意图；
图6是图5对应的信号时序图；
图7是本发明实施例所提供的发射控制电路的再一种结构示意图；
图8是本发明实施例所提供的发射控制器的结构示意图；
图9是本发明实施例所提供的显示装置的结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述处理模块，但这些处理模块不应限于这些术语。这些术语仅用来将处理模块彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一处理模块也可以被称为第二处理模块，类似地，第二处理模块也可以被称为第一处理模块。
为实现对本发明实施例所提供的技术方案的更好的理解，本发明实施例首先对显示装置的结构进行具体说明：
如图1所示，图1为现有技术中显示装置的结构示意图，显示装置包括显示面板1'，显示面板1'上设有呈m行n列排布的多个子像素2'，此外，显示装置还包括时序控制器3'、扫描控制器4'、发射控制器5'和数据控制器6'。其中，扫描控制器4'具有m个输出端，每个输出端通过一条扫描线scan'与一行子像素2'相连，发射控制器5'具有m个输出端，每个输出端通过一条发射控制线emit'与一行子像素2'相连，数据控制器6'具有n个输出端，每个输出端通过一条数据线data'与一列子像素2'相连；时序控制器3'与扫描控制器4'、发射控制器5'和数据控制器6'相连，用于向扫描控制器4'、发射控制器5'和数据控制器6'提供与其各自对应的驱动信号。
具体的，时序控制器3'响应于所接收的控制信号而产生笫一驱动信号、第二驱动信号和笫三驱动信号；扫描控制器4'响应于第一控制信号而产生扫描信号，扫描信号通过m条扫描线scan'被顺序地施加到第1行子像素2'～第m行子像素2'；数据控制器6'响应于第二控制信号而产生与数据信号，数据信号通过n条数据线data'被被施加到第1列子像素2'～第n列子像素2'；发射控制器5'响应于第三控制信号而产生发射控制信号，发射控制信号通过m条发射控制线被施加到第1行子像素2'～第m行子像素2'。当第i行子像素2'接收到发射控制信号时，该行子像素2'在预先被施加的数据信号的作用下发光，i＝1～m。
如图2所示，图2为现有技术中发射控制器的结构示意图，在现有技术中，上述发射控制器5'包括m个级联的发射控制电路51'，每个发射控制电路51'具有一个输出端out'，该输出端out'与一条发射控制线emit'相连。并且，在相邻两个级联的发射控制电路中，前一个发射控制电路的输出端out'还与下一个发射控制电路的开始信号端in'相连。
由于每个发射控制电路51'的输出端out'与位于显示区内的发射控制线emit'相连，一方面，受到发射控制线emit'的走线负载以及发射控制线emit'与其他走线交叠区域处的耦合电容的影响，发射控制电路51'输出的发射控制信号会存在一定的延迟，若走线负载和耦合电容较大，就会导致发射控制信号的延迟过大，从而影响对下一个发射控制电路的开始信号的输入。另一方面，当发射控制线emit'与其他走线短路时，发射控制信号会受到其他信号的干扰，导致发射控制信号的电位偏离其标准值，从而影响对下一个发射控制电路的开始信号的输入。
因此，采用现有技术中的方案，每个发射控制电路51'同时与发射控制线emit'相连和下一个发射控制电路的开始信号端in'相连，显示区内的走线会对发射控制电路51'输出的发射控制信号造成影响，从而影响下一个发射控制电路的开始信号的输入，进而影响画面的正常显示。
为解决上述问题，本发明实施例提供了一种发射控制电路，如图3所示，图3为本发明实施例所提供的发射控制电路的结构示意图，该发射控制电路包括第一处理模块1、第二处理模块2、第三处理模块3、输出模块4和移位控制模块5。
其中，第一处理模块1电连接于开始信号端in、第一电压信号端vgh、第一控制信号端ck和第二控制信号端ckb，第一处理模块1响应于第一控制信号、第二控制信号和第二信号，并产生第一信号至第一节点n1；第二处理模块2电连接于第一控制信号端ck和第二电压信号端vgl，第二处理模块2响应于第一控制信号和第一信号，并产生第二信号至第二节点n2；第三处理模块3电连接于第二控制信号端ckb和第一电压信号端vgh，第三处理模块3响应于第二控制信号、第二信号和第一信号，并产生第三信号至第三节点n3、以及产生第四信号至第四节点n4；输出模块4电连接于第一电压信号端vgh、第二电压信号端vgl和输出端out，输出模块4响应于第一信号和第四信号，提供发射控制信号至输出端out；移位控制模块5电连接于第一电压信号端vgh和移位控制端next，移位控制模块5响应于第一信号和第四信号，提供移位控制信号至移位控制端next；或，移位控制模块5响应于第一信号和第三信号，提供移位控制信号至移位控制端next。
需要说明的是，在本发明实施例所提供的发射控制电路中，发射控制电路的输出端out与一条发光控制线相连，该输出端out用于输出发射控制信号，发射控制信号经由发光控制线传输至子像素中，驱动对应的子像素发光；移位控制端next与下一个发射控制电路的开始信号端in相连，该移位控制端next用于向下一个发射控制电路传输开始信号，驱动下一个发射控制电路工作。
具体的，下面以第1个发射控制电路和第2个发射控制电路为例，结合图4，图4为图3对应的信号时序图，对发射控制电路的驱动方法进行具体说明：
首先，可以理解的是，第1个发射控制电路的第一控制信号端ck与第2个发射控制电路的第二控制信号端ckb与第一时钟信号线相连，第1个发射控制电路的第二控制信号端ckb与第2个发射控制电路的第一控制信号端ck与第二时钟信号线相连。
每个发射控制电路驱动周期包括第一时段～第五时段。
在第1个发射控制电路的第一时段t1，第1个发射控制电路的开始信号端in提供低电平，第一时钟信号线提供低电平，第二时钟信号线提供高电平(为方便理解，图4中将第一时钟信号线和第二时钟信号线提供的信号分别用ck1和ck2表示)；第一处理模块1响应于第一控制信号端ck接收的低电平，产生低电平至第一节点n1(为方便理解，图4中将第1个发射控制电路的第一节点n1～第四节点n4的信号分别用n11～n41表示)，第二处理模块2响应于第一控制信号端ck接收的低电平和第一节点n1的低电平，产生低电平至第二节点n2，第三处理模块3响应于第二节点n2的低电平和第一节点n1的低电平，产生高电平至第三节点n3、以及产生高电平至第四节点n4；输出模块4响应于第一节点n1的低电平，使输出端out输出低电平(为方便理解，图4中将第1个发射控制电路的输出端out输出的信号用out1表示)，移位控制模块5响应于第一信号，使移位控制端next输出低电平(为方便理解，图4中将第1个发射控制电路的移位控制端next输出的信号用next1表示)。
在第1个发射控制电路的第二时段t2，开始信号端in提供低电平，第一时钟信号线提供高电平，第二时钟信号线提供低电平；第一节点n1保持低电平，第二处理模块2响应于第一节点n1的低电平，产生高电平至第二节点n2，第三节点n3保持高电平，第四节点n4保持高电平；输出端out保持输出低电平，移位控制端next保持输出低电平。与此同时，第2个发射控制电路的开始信号端in接收第1个发射控制电路的移位控制端next输出的低电平，第一控制信号端ck接收第二时钟信号线提供的低电平，第二控制信号端ckb接收第一时钟信号线提供的高电平，第2个发射控制电路处于第一时段t1。
在第1个发射控制电路的第三时段t3，开始信号端in提供高电平，第一时钟信号线提供低电平，第二时钟信号线提供高电平；第一处理模块1响应于第一控制信号端ck接收的低电平，产生高电平至第一节点n1，第二处理模块2响应于第一控制信号端ck接收的低电平，产生低电平至第二节点n2，第三处理模块3响应于第二节点n2的低电平，产生高电平至第三节点n3，第四节点n4保持高电平；输出端out保持输出低电平，移位控制端next保持输出低电平。与此同时，第2个发射控制电路的开始信号端in接收第1个发射控制电路的移位控制端next输出的低电平，第一控制信号端ck接收第二时钟信号线提供的高电平，第二控制信号端ckb接收第一时钟信号线提供的低电平，第2个发射控制电路处于第二时段t2。
在第1个发射控制电路驱动周期的第四时段t4，开始信号端in提供高电平，第一时钟信号线提供高电平，第二时钟信号线提供低电平；第一节点n1保持高电平，第二节点n2保持低电平，第三处理模块3响应于第二节点n2的低电平和第二控制信号端ckb接收的低电平，产生低电平至第三节点n3，以及产生低电平至第四节点n4；输出模块4响应于第四节点n4的低电平，使输出端out输出高电平，移位控制模块5响应于第三节点n3或第四节点n4的低电平，使移位控制端next输出高电平。与此同时，第2个发射控制电路的开始信号端in接收第1个发射控制电路的移位控制端next输出的高电平，第一控制信号端ck接收第二时钟信号线提供的低电平，第二控制信号端ckb接收第一时钟信号线提供的高电平，第2个发射控制电路处于第三时段t3。
在第1个发射控制电路驱动周期的第五时段t5，开始信号端in提供高电平，第一时钟信号线提供低电平，第二时钟信号线提供高电平；第一节点n1保持高电平，第二节点n2保持低电平，第三处理模块3响应于第二节点n2的低电平，产生高电平至第三节点n3，第四节点n4保持低电平；输出模块4保持输出高电平，移位控制模块5响应于第三节点n3的低电平，使移位控制端next输出高电平，或，移位控制模块5响应于第四节点n4的低电平，使移位控制端next输出高电平或低电平。与此同时，第2个发射控制电路的开始信号端in接收第1个发射控制电路的移位控制端next输出的高电平或低电平，第一控制信号端ck接收第二时钟信号线提供的高电平，第二控制信号端ckb接收第一时钟信号线提供的低电平，第2个发射控制电路处于第四时段t4。
通过上述对发射控制电路的驱动过程的分析可知，基于本发明实施例所提供的发射控制电路的具体结构，多个发射控制电路顺次输出发光控制信号，以实现对多行子像素的分时驱动。并且，发射控制电路通过移位控制端next向下一个发射控制电路输出移位控制信号，由于移位控制端next不与显示区中的走线相连，一方面，可以避免由走线电阻和耦合电容所导致的移位控制信号延迟的问题，另一方面，还能避免由显示区中其他走线的干扰所导致的移位控制信号偏离其标准值的问题。因此，采用本发明实施例所提供的发射控制电路，可以避免显示区的走线对移位控制信号的影响，使移位控制信号稳定传输至下一个发射控制电路的开始信号端in，保证下一个发射控制电路正常工作，进而保证画面正常显示，提高显示质量。
可选的，请再次参见图3，第一处理模块1包括第一薄膜晶体管m1、第二薄膜晶体管m2和第三薄膜晶体管m3。
其中，第一薄膜晶体管m1的控制极与第一控制信号端ck电连接，其第一极与第一节点n1电连接，其第二极与开始信号端in电连接，第一薄膜晶体管m1根据被施加的第一控制信号，控制第一节点n1与开始信号端in的电连接。
第二薄膜晶体管m2的控制极与第二控制信号端ckb电连接，其第二极与第一节点n1电连接，第二薄膜晶体管m2根据被施加的第二控制信号，控制第一节点n1与第二控制信号端ckb的电连接。
第三薄膜晶体管m3的控制极与第二节点n2电连接，其第一极与第一电压信号端vgh电连接，其第二极与第二薄膜晶体管m2的第一极电连接，第三薄膜晶体管m3根据施加到第二节点n2的第二信号，控制第一电压信号端vgh与第二薄膜晶体管m2的第一极的电连接。
可选的，请再次参见图3，第二处理模块2包括第四薄膜晶体管m4、第五薄膜晶体管m5和第六薄膜晶体管m6。
其中，第四薄膜晶体管m4的控制极与第一节点n1电连接，其第二极与第一控制信号端ck电连接。
第五薄膜晶体管m5的控制极与第一节点n1电连接，其第一极与第二节点n2电连接，其第二极与第四薄膜晶体管m4的第一极电连接，第五薄膜晶体管m5根据施加到第一节点n1的第一信号，控制第二节点n2与第四薄膜晶体管m4的第一极的电连接。
第六薄膜晶体管m6的控制极与第一控制信号端ck电连接，其第一极与第二节点n2电连接，其第二极与第二电压信号端vgl电连接，第六薄膜晶体管m6根据被施加的第一控制信号，控制第二节点n2与第二电压信号端vgl的电连接。
基于第四薄膜晶体管m4和第五薄膜晶体管m5的连接方式，第四薄膜晶体管m4和第五薄膜晶体管m5构成了一个双栅晶体管。对于双栅晶体管来说，双栅晶体管的沟道长度较大，也就是宽长比
其中，上述公式中的i表示漏电流，μn表示电子的迁移速率，cox表示单位面积栅氧化层电容，
可选的，第三处理模块3包括第一电容c1、第七薄膜晶体管m7、第八薄膜晶体管m8、第九薄膜晶体管m9和第二电容c2。
其中，第一电容c1的第一极与第二节点n2电连接，其第二极与第三节点n3电连接。
第七薄膜晶体管m7的控制极与第二节点n2电连接，其第一极与第三节点n3电连接，其第二极与第二控制信号端ckb电连接，第七薄膜晶体管m7根据施加到第二节点n2的第二信号，控制第三节点n3与第二控制信号端ckb的电连接。
第八薄膜晶体管m8的控制极与第二控制信号端ckb电连接，其第一极与第三节点n3电连接，其第二极与第四节点n4电连接，第八薄膜晶体管m8根据被施加的第二控制信号，控制第三节点n3与第四节点n4之间的电连接。
第九薄膜晶体管m9的控制极与第一节点n1电连接，其第一极与第一电压信号端vgh电连接，其第二极与第四节点n4电连接，第九薄膜晶体管m9根据施加到第一节点n1的第一信号，控制第一电压信号端vgh与第四节点n4的电连接。
第二电容c2的第一极与第一电压信号端vgh电连接，其第二极与第四节点n4电连接。第二电容c2作为存储电容，能够对第四节点n4的第四信号进行保持，进而保证输出模块4的正常工作。
可选的，请再次参见图3，输出模块4包括第十薄膜晶体管m10和第十一薄膜晶体管m11。
其中，第十薄膜晶体管m10的控制极与第四节点n4电连接，其第一极与第一电压信号端vgh电连接，其第二极与输出端out电连接，第十薄膜晶体管m10根据被施加到第四节点n4的第四信号，控制第一电压信号端vgh与输出端out的电连接。当第十薄膜晶体管m10导通时，第一电压信号端vgh提供的第一电压信号传输至输出端out，使输出端out输出高电平。
第十一薄膜晶体管m11的控制极与第一节点n1电连接，其第一极与输出端out电连接，其第二极与第二电压信号端vgl电连接，第十一薄膜晶体管m11根据被施加到第一节点n1的第一信号，控制第二电压信号端vgl与输出端out的电连接。当第十一薄膜晶体管m11导通时，第二电压信号端vgl提供的第二电压信号传输至输出端out，使输出端out输出低电平。
下面以三种结构的移位控制模块5为例，对发射控制电路的工作过程进行详细说明：
第一种结构：
可选的，请再次参见图3，移位控制模块5包括第十二薄膜晶体管m12和第十三薄膜晶体管m13。
其中，第十二薄膜晶体管m12的控制极与第一节点n1电连接，其第一极与移位控制端next电连接，其第二极与第二电压信号端vgl电连接，第十二薄膜晶体管m12根据被施加到第一节点n1的第一信号，控制第二电压信号端vgl与移位控制端next的电连接。
第十三薄膜晶体管m13的控制极与第四节点n4电连接，其第一极与第一节点n1电连接，其第二极与移位控制端next电连接，第十三薄膜晶体管m13根据被施加到第四节点n4的第四信号，控制第一节点n1与移位控制端next的电连接。
下面以发射控制电路中的全部薄膜晶体管均为p型薄膜晶体管为例，结合图3和图4，对移位控制模块5为第一种结构的发射控制电路的驱动方法进行详细说明：
第一时段t1，开始信号端in提供低电平，第一控制信号端ck提供低电平，第二控制信号端ckb提供高电平；开始信号端in提供的低电平经由导通的第一薄膜晶体管m1传输至第一节点n1，第一控制信号端ck提供的低电平经由导通的第四薄膜晶体管m4和第五薄膜晶体管m5传输至第二节点n2，第二电压信号端vgl提供的低电平经由导通的第六薄膜晶体管m6传输至第二节点n2，第二控制信号端ckb提供的高电平经由导通的第七薄膜晶体管m7传输至第三节点n3，第一电压信号端vgh提供的高电平经由导通的第九薄膜晶体管m9传输至第四节点n4，第二电压信号端vgl提供的低电平经由导通的第十一薄膜晶体管m11传输至输出端out，即，输出端out输出低电平，第二电压信号端vgl提供的低电平经由导通的第十二薄膜晶体管m12传输至移位控制端next，即，移位控制端next输出低电平。
第二时段t2，开始信号端in提供低电平，第一控制信号端ck提供高电平，第二控制信号端ckb提供低电平；第一节点n1保持低电平，第一控制信号端ck提供的高电平经由导通的第四薄膜晶体管m4和第五薄膜晶体管m5传输至第二节点n2，第三节点n3保持高电平，第四节点n4保持高电平；输出端out保持输出低电平，移位控制端next保持输出低电平。
第三时段t3，开始信号端in提供高电平，第一控制信号端ck提供低电平，第二控制信号端ckb提供高电平；第二电压信号端vgl提供的低电平经由导通的第六薄膜晶体管m6传输至第二节点n2，第一电压信号端vgh提供的高电平经由导通的第三薄膜晶体管m3和第二薄膜晶体管m2传输至第一节点n1，第二控制信号端ckb提供的高电平经由导通的第七薄膜晶体管m7传输至第三节点n3，第四节点n4保持高电平；输出端out保持输出低电平，移位控制端next保持输出低电平。
第四时段t4，开始信号端in提供高电平，第一控制信号端ck提供高电平，第二控制信号端ckb提供低电平；第一节点n1保持高电平，第二节点n2保持低电平，第二控制信号端ckb提供的低电平经由导通的第七薄膜晶体管m7传输至第三节点n3，第三节点n3的低电平经由导通的第八薄膜晶体管m8传输至第四节点n4，第一电压信号端vgh提供的高电平经由导通的第十薄膜晶体管m10传输至输出端out，使输出端out输出高电平，第一节点n1的高电平经由导通的第十三薄膜晶体管m13传输至移位控制端next，使移位控制端next输出高电平。
第五时段t5，开始信号端in提供高电平，第一控制信号端ck提供低电平，第二控制信号端ckb提供高电平；第一节点n1保持高电平，第二节点n2保持低电平，第二控制信号端ckb提供的高电平经由导通的第七薄膜晶体管m7传输至第三节点n3，第四节点n4保持低电平，输出端out保持输出高电平，第一节点n1的高电平经由导通的第十三薄膜晶体管m13传输至移位控制端next，使移位控制端next保持输出高电平。
第二种结构：
可选的，如图5所示，图5为本发明实施例提供的发射控制电路的另一种结构示意图，移位控制模块5包括第十四薄膜晶体管m14和第十五薄膜晶体管m15。
其中，第十四薄膜晶体管m14的控制极与第一节点n1电连接，其第一极与移位控制端next电连接，其第二极与第二电压信号端vgl电连接，第十四薄膜晶体管m14根据施加到第一节点n1的第一信号，控制移位控制端next与第二电压信号端vgl的电连接。
第十五薄膜晶体管m15的控制极与第四节点n4电连接，其第一极与第一控制信号端ck电连接，其第二极与移位控制端next电连接，第十五薄膜晶体管m15根据施加到第四节点n4的第四信号，控制移位控制端next与第一控制信号端ck的电连接。
下面以发射控制电路中的全部薄膜晶体管均为p型薄膜晶体管为例，结合图5和图6，图6为图5对应的信号时序图，对移位控制模块5为第二种结构的发射控制电路的驱动方法进行详细说明：
在第一时段t1～第三时段t3，该发射控制电路的工作过程与移位控制模块5为第一种结构的发射控制电路的工作过程相同，此处不再赘述。
第四时段t4，开始信号端in提供高电平，第一控制信号端ck提供高电平，第二控制信号端ckb提供低电平；第一节点n1保持高电平，第二节点n2保持低电平，第二控制信号端ckb提供的低电平经由导通的第七薄膜晶体管m7传输至第三节点n3，第三节点n3的低电平经由导通的第八薄膜晶体管m8传输至第四节点n4，第一电压信号端vgh提供的高电平经由导通的第十薄膜晶体管m10传输至输出端out，使输出端out输出高电平，第一控制信号端ck提供的高电平经由导通的第十五薄膜晶体管m15传输至移位控制端next，使移位控制端next输出高电平。
第五时段t5，开始信号端in提供高电平，第一控制信号端ck提供低电平，第二控制信号端ckb提供高电平；第一节点n1保持高电平，第二节点n2保持低电平，第二控制信号端ckb提供的高电平经由导通的第七薄膜晶体管m7传输至第三节点n3，第四节点n4保持低电平，输出端out保持输出高电平，第一控制信号端ck提供的低电平经由导通的第十五薄膜晶体管m15传输至移位控制端next，使移位控制端next输出低电平。
需要说明的是，在移位控制模块5为第一种结构的发射控制电路中，该发射控制电路的移位控制端next在第五时段t5输出高电平，而在移位控制模块5为第二种结构的发射控制电路中，该发射控制电路的移位控制端next在第五时段t5输出低电平。由于发射控制电路的移位控制端next在第五时段t5所输出的移位控制信号，是作为下一个发射控制电路的开始信号端in在第四时段t4接收的开始信号，但结合上述对发射控制电路在第四时段t4的工作过程的分析可知，在第四时段t4，第一薄膜晶体管m1在第一控制信号端ck提供的高电平的作用下关断，从而使得开始信号端in提供的信号无法传输至第一节点n1，也就是说，在第四时段t4内，无论开始信号端in提供的信号为高电平还是低电平，都不会传输至第一节点n1，因此，发射控制电路的移位控制端next在第五时段t5输出高电平或低电平，都不会影响电路的正常工作。
进一步的，在上述移位控制模块5中，第十五薄膜晶体管m15的第一极与第一控制信号端ck电连接，由于第一控制信号端ck通过时钟信号线与驱动芯片直接相连，因此，第十五薄膜晶体管m15的第一极所接收的信号由驱动芯片提供。相较于电路中某些节点的信号，驱动芯片直接提供的信号具有更强的稳定性，不易受到其他信号的干扰，因此，令第十五薄膜晶体管m15的第一极与第一控制信号端ck电连接，能够保证在第四时段t4移位控制端next接收到稳定的低电平信号。
第三种结构：
可选的，如图7所示，图7为本发明实施例提供的发射控制电路的再一种结构示意图，移位控制模块5包括第十六薄膜晶体管m16和第十七薄膜晶体管m17。
其中，第十六薄膜晶体管m16的控制极与第一节点n1电连接，其第一极与移位控制端next电连接，其第二极与第二电压信号端vgl电连接，第十六薄膜晶体管m16根据施加到第一节点n1的第一信号，控制移位控制端next与第二电压信号端vgl的电连接。
第十七薄膜晶体管m17的控制极与第三节点n3电连接，其第一极与第一节点n1电连接，其第二极与移位控制端next电连接，第十七薄膜晶体管m17管根据施加到第三节点n3的第三信号，控制移位控制端next与第一节点n1的电连接。
下面以发射控制电路中的全部薄膜晶体管均为p型薄膜晶体管为例，结合图5和图3，对移位控制模块5为第三种结构的发射控制电路的驱动方法进行详细说明：
在第一时段t1～第三时段t3，该发射控制电路的工作过程与基于移位控制模块5为第一种结构的发射控制电路的工作过程相同，此处不再赘述。
第四时段t4，开始信号端in提供高电平，第一控制信号端ck提供高电平，第二控制信号端ckb提供低电平；第一节点n1保持高电平，第二节点n2保持低电平，第二控制信号端ckb提供的低电平经由导通的第七薄膜晶体管m7传输至第三节点n3，第三节点n3的低电平经由导通的第八薄膜晶体管m8传输至第四节点n4，第一电压信号端vgh提供的高电平经由导通的第十薄膜晶体管m10传输至输出端out，使输出端out输出高电平，第一节点n1的高电平经由导通的第十七薄膜晶体管m17传输至移位控制端next，使移位控制端next输出高电平。
第五时段t5，开始信号端in提供高电平，第一控制信号端ck提供低电平，第二控制信号端ckb提供高电平；第一节点n1保持高电平，第二节点n2保持低电平，第二控制信号端ckb提供的高电平经由导通的第七薄膜晶体管m7传输至第三节点n3，第四节点n4保持低电平，输出端out保持输出高电平，移位控制端next保持输出高电平。
请再次参见图3、图5和图7，发射控制电路还包括第三电容c3，第三电容c3的第一极与第一节点n1电连接，其第二极与第二控制信号端ckb电连接。当发射控制电路包括第三电容c3时，在第二时段t2，第三电容c3可以通过第二控制信号端ckb提供的低电平，对第一节点n1的电位进行下拉，从而使第一节点n1的电位更低，进而保证第十一薄膜晶体管m11导通更完全，使第二电压信号端vgl提供的低电平更好的传输至输出端out。
本发明实施例还提供了一种发射控制电路的驱动方法，该发射控制电路的驱动方法应用于上述发射控制电路中。
结合图3～图7，该发射控制电路的驱动方法包括：
第一时段t1，开始信号端in提供低电平，第一控制信号端ck提供低电平，第二控制信号端ckb提供高电平；第一处理模块1响应于第一控制信号端ck提供的低电平，产生低电平至第一节点n1，第二处理模块2响应于第一控制信号端ck提供的低电平和第一节点n1的低电平，产生低电平至第二节点n2，第三处理模块3响应于第二节点n2的低电平和第一节点n1的低电平，产生高电平至第三节点n3、以及产生高电平至第四节点n4；输出模块4响应于第一节点n1的低电平，使输出端out输出低电平，移位控制模块5响应于第一信号，使移位控制端next输出低电平。
第二时段t2，开始信号端in提供低电平，第一控制信号端ck提供高电平，第二控制信号端ckb提供低电平；第一节点n1保持低电平，第二处理模块2响应于第一节点n1的低电平，产生高电平至第二节点n2，第三节点n3保持高电平，第四节点n4保持高电平；输出端out保持输出低电平，移位控制端next保持输出低电平。
第三时段t3，开始信号端in提供高电平，第一控制信号端ck提供低电平，第二控制信号端ckb提供高电平；第一处理模块1响应于第一控制信号端ck提供的低电平，产生高电平至第一节点n1，第二处理模块2响应于第一控制信号端ck提供的低电平，产生低电平至第二节点n2，第三处理模块3响应于第二节点n2的低电平，产生高电平至第三节点n3，第四节点n4保持高电平；输出端out保持输出低电平，移位控制端next保持输出低电平。
第四时段t4，开始信号端in提供高电平，第一控制信号端ck提供高电平，第二控制信号端ckb提供低电平；第一节点n1保持高电平，第二节点n2保持低电平，第三处理模块3响应于第二节点n2的低电平和第二控制信号端ckb提供的低电平，产生低电平至第三节点n3，以及产生低电平至第四节点n4；输出模块4响应于第四节点n4的低电平，使输出端out输出高电平，移位控制模块5响应于第三节点n3或第四节点n4的低电平，使移位控制端next输出高电平。
第五时段t5，开始信号端in提供高电平，第一控制信号端ck提供低电平，第二控制信号端ckb提供高电平；第一节点n1保持高电平，第二节点n2保持低电平，第三处理模块3响应于第二节点n2的低电平，产生高电平至第三节点n3，第四节点n4保持低电平；输出模块4保持输出高电平，移位控制模块5响应于第三节点n3的低电平，使移位控制端next输出高电平，或，移位控制模块5响应于第四节点n4的低电平，使移位控制端next输出高电平或低电平。
发射控制电路的具体驱动过程已在上述实施例中进行了详细说明，此处不再赘述。
采用本发明实施例所提供的发射控制电路的驱动方法，通过发射控制电路的移位控制端next向下一个发射控制电路输出移位控制信号，由于移位控制端next不与显示区中的走线相连，因此可以避免显示区的走线对移位控制信号的影响，使移位控制信号稳定传输至下一个发射控制电路的开始信号端in，保证下一个发射控制电路正常工作，进而保证画面正常显示，提高显示质量。
结合图3和图4，当移位控制模块5包括第十二薄膜晶体管m12和第十三薄膜晶体管m13时，在第四时段t4，移位控制模块5响应于第四节点n4的低电平，使移位控制端next输出高电平具体包括：在第四时段t4，第十三薄膜晶体管m13在第四节点n4的低电平的作用下导通，将第一信号的高电平传输至移位控制端next，使移位控制端next输出高电平。
在第五时段t5，移位控制模块5响应于第四节点n4的低电平，使移位控制端next输出高电平包括：在第五时段t5，第十三薄膜晶体管m13在第四节点n4的低电平的作用下导通，将第一节点n1的高电平传输至移位控制端next，使移位控制端next输出高电平。
结合图5和图6，当移位控制模块5包括第十四薄膜晶体管m14和第十五薄膜晶体管m15时，在第四时段t4，移位控制模块5响应于第四节点n4的低电平，使移位控制端next输出高电平包括：在第四时段t4，第十五薄膜晶体管m15在第四节点n4的低电平的作用下导通，将第一控制信号端ck提供的高电平传输至移位控制端next，使移位控制端next输出高电平。
在第五时段t5，移位控制模块5响应于第四节点n4的低电平，使移位控制端next输出低电平包括：在第五时段t5，第十五薄膜晶体管m15在第四节点n4的低电平的作用下导通，将第一控制信号端ck提供的低电平传输至移位控制端next，使移位控制端next输出低电平。
结合图7和图3，当移位控制模块5包括第十六薄膜晶体管m16和第十七薄膜晶体管m17时，在第四时段t4，移位控制模块5响应于第三节点n3的低电平，使移位控制端next输出高电平包括：在第三时段t3，第十七薄膜晶体管m17在第三节点n3的低电平的作用下导通，将第一节点n1的高电平传输至移位控制端next，使移位控制端next输出高电平。
不同结构的移位控制模块5的工作原理已在上述实施例中进行了详细说明，此处不再赘述。
本发明实施例还提供了一种发射控制器，如图8所示，图8为本发明实施例提供的发射控制器的结构示意图，发射控制器包括多个级联的如上所述发射控制电路100。在多个发射控制电路100中，前一个发射控制电路100的移位控制端next与下一个发射控制电路100的开始信号端in电连接。
由于本发明实施例所提供的发射控制器包括上述发射控制电路100，因此，采用该发射控制器，能够避免显示区的走线对移位控制信号的影响，使移位控制信号稳定传输至下一个发射控制电路100的开始信号端in，保证下一个发射控制电路100正常工作，进而保证画面正常显示，提高显示质量。
可以理解的是，第1个发射控制电路100的移位控制端next可与帧开始信号线stv电连接。当需要驱动第1个发射控制电路100工作时，帧开始信号线stv向第1个发射控制电路100的开始信号端in提供开始信号。
此外，请再次参见图8，在多个级联的发射控制电路100中，奇数级的发射控制电路100的第一控制信号端ck与第一时钟信号线ck1电连接，第二控制信号端ckb与第二时钟信号线ck2电连接；偶数级的发射控制电路100的第一控制信号端ck与第二时钟信号线ck2电连接，第二控制信号端ckb与第一时钟信号线ck1电连接。
此外，请再次参见图8，发射控制电路100中的第一电压信号端vgh可通过第一电压信号线cl1与驱动芯片(图中未示出)相连，第二电压信号端vgl可通过第二电压信号线cl2与驱动芯片相连。
本发明实施例还提供了一种显示装置，如图9所示，图9为本发明实施例所提供的显示装置的结构示意图，该显示装置包括如上述发射控制器200。其中，发射控制器200的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图9所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
由于本发明实施例所提供的显示装置包括上述发射控制器200，因此，采用该显示装置，能够避免显示区的走线对发射控制中的移位控制信号的影响，使移位控制信号稳定传输至下一个发射控制电路的开始信号端，保证下一个发射控制电路正常工作，进而保证画面正常显示，提高显示质量。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。