本发明是有关于一种显示面板，且特别是有关于一种将发光二极管晶粒转移到基板上所形成的显示面板。
背景技术
在现在，由于微型发光二极管(μled)显示面板具有像素独立驱动、更省电、反应速度更快、高亮度、高色彩饱和度等优点，于是成为下一代显示面板的发展重点。然而，由于微型发光二极管须与作为开关的晶体管连接，但晶体管的劣化直接影响了微型发光二极管发光效果，或者通过复杂的电路来降低晶体管的劣化导致显示面板的良率，因此如何降低微型发光二极管显示面板中的晶体管的劣化且提高微型发光二极管显示面板的良率则成为设计微型发光二极管显示面板的一个重点的课题。
技术实现要素：
本发明提供一种本发明的显示面板，可降低显示面板中的晶体管的劣化且提高显示面板的良率。
本发明的显示面板，包括基板及多个显示晶粒。显示晶粒用以配置于基板上，且分别具有至少一像素电路，其中像素电路分别配置于一电路区域上且分别包括：第一源极接垫、第二源极接垫、至少一第一共同接垫、至少一第二共同接垫、第一栅极接垫、第二栅极接垫、第一晶体管、第一发光二极管、及第二发光二极管。第一源极接垫配置于对应的电路区域的第一侧。第二源极接垫配置于对应的电路区域中相对于第一侧的第二侧，且电性连接至第一源极接垫。第一共同接垫配置于对应的电路区域的第三侧。第二共同接垫配置于对应的电路区域中相对于第三侧的第四侧，且电性连接至第一共同接垫。第一栅极接垫配置于对应的电路区域的第三侧。第二栅极接垫配置于对应的电路区域的第四侧。第一晶体管具有第一端、电性连接第一栅极接垫的控制端、以及电性连接对应的第一共同接垫的第二端。第一发光二极管顺向电性连接于第一源极接垫与第一晶体管的第一端之间。第二发光二极管逆向电性连接于第一源极接垫与第一晶体管的第一端之间，其中第一发光二极管及第二发光二极管用以提供第一色光。
基于上述，本发明实施例的显示面板，是将具有正反接的发光二极管的像素电路形成于显示晶粒中，借此可降低元件转移的次数，以提高显示面板的良率及降低晶体管的劣化。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为依据本发明一实施例的显示设备的系统示意图。
图2为依据本发明一实施例的显示晶粒的反接示意图。
图3为依据本发明一实施例的显示晶粒的驱动波形示意图。
图4为依据本发明一实施例的显示晶粒的空接垫示意图。
图5为依据本发明一实施例的晶体管与发光二极管的结构示意图。
图6为依据本发明另一实施例的基板的电路示意图。
图7为依据本发明另一实施例的显示晶粒的电路示意图。
图8为依据本发明又一实施例的显示晶粒的电路示意图。
其中，附图标记：
10：显示设备
11：时序控制器
13：数据驱动器
15：栅极驱动器
100：显示面板
110、110a：基板
120、120a、120b、120c：显示晶粒
bpc：共享连接垫
bpg：栅极连接垫
bps：源极连接垫
ca1：电路区域
clk：时脉信号
com：共同电压
d1：第一发光二极管
d2：第二发光二极管
d3：第三发光二极管
d4：第四发光二极管
d5：第五发光二极管
d6：第六发光二极管
dio：开始触发信号
dl：源极线
doi：后续触发信号
g1～g6、gm：栅极信号
gl：栅极线
is：绝缘层
lcm：共同电压线
pc1：第一共同接垫
pc2：第二共同接垫
pce：时脉输入接垫
pci1：第一共同介面接垫
pci2：第二共同介面接垫
pco：时脉输出接垫
pct：时脉传输接垫
pec：共同面电极
pg1：第一栅极接垫
pg2：第二栅极接垫
pg3：第三栅极接垫
pg4：第四栅极接垫
pg5：第五栅极接垫
pg6：第六栅极接垫
pgi1：第一栅极界面接垫
pgi2：第二栅极界面接垫
pn1：第一空接垫
pn2：第二空接垫
ps1：第一源极接垫
ps2：第二源极接垫
psi1：第一源极界面接垫
psi2：第二源极界面接垫
pte：触发输入接垫
pto：触发输出接垫
ptt：触发传输接垫
pwn：负驱动期间
pwp：正驱动期间
pxc、pxc1～pxc4：像素电路
rpx：像素区域
s1、s2：源极信号
sr：位移暂存器
t1：第一晶体管
t2：第二晶体管
t3：第三晶体管
trc：共享连接线
trg：栅极连接线
vh：高电压准位
vl：低电压准位
具体实施方式
图1为依据本发明一实施例的显示设备的系统示意图。请参照图1，在本实施例中，显示设备10包括时序控制器11、数据驱动器13、栅极驱动器15及显示面板100。数据驱动器13耦接时序控制器11及显示面板100，以受控于时序控制器11提供多个源极信号(如s1、s2)至显示面板100。栅极驱动器15耦接时序控制器11及显示面板100，以受控于时序控制器11提供多个栅极信号(如g1～g6)至显示面板100，其中共同电压com在此是由栅极驱动器15所提供，但在其他实施例中，可以由其他电路所提供，例如控制电路或电源电路，本发明实施例不以此为限。
显示面板100包括基板110及多个显示晶粒120，其中基板110具有以阵列排列的多个像素区域rpx，用以转移(或配置)对应的显示晶粒120，亦即显示晶粒120以阵列配置于基板110上。并且，基板110上可形成电性连接至栅极驱动器15的栅极线gl、电性连接至栅极驱动器15的共同电压线lcm、以及电性连接至数据驱动器13的源极线dl，其中栅极线gl用以接收栅极信号(如g1～g6)，源极线dl用以接收源极信号(如s1、s2)，并且共同电压线lcm用以接收共同电压com。在本实施例中，各个显示晶粒120具有一像素电路pxc，并且像素电路pxc配置于一电路区域ca1上。
像素电路pxc包括第一源极接垫ps1、第二源极接垫ps2、两个第一共同接垫pc1、两个第二共同接垫pc2、第一栅极接垫pg1、第二栅极接垫pg2、第三栅极接垫pg3、第四栅极接垫pg4、第五栅极接垫pg5、第六栅极接垫pg6、第一晶体管t1、第二晶体管t2、第三晶体管t3、第一发光二极管d1、第二发光二极管d2、第三发光二极管d3、第四发光二极管d4、第五发光二极管d5、以及第六发光二极管d6。
第一源极接垫ps1配置于对应的电路区域ca1的第一侧(在此以图式上侧为例)。第二源极接垫ps2配置于对应的电路区域ca1中相对于第一侧的第二侧(在此以图式下侧为例)，且通过走线电性连接至第一源极接垫ps1。两个第一共同接垫pc1、第一栅极接垫pg1、第三栅极接垫pg3、第五栅极接垫pg5、配置于对应的电路区域ca1的第三侧(在此以图式左侧为例)。
两个第二共同接垫pc2、第二栅极接垫pg2、第四栅极接垫pg4、第六栅极接垫pg6配置于对应的电路区域ca1中相对于第三侧的第四侧(在此以图式左侧为例)。两个第二共同接垫pc2分别通过走线电性连接至对应的第一共同接垫pc1。第二栅极接垫pg2通过走线电性连接至第一栅极接垫pg1。第四栅极接垫pg4通过走线电性连接至第三栅极接垫pg3。第六栅极接垫pg6通过走线电性连接至第五栅极接垫pg5。
第一晶体管t1具有第一端、电性连接第一栅极接垫pg1的控制端、以及电性连接对应的第一共同接垫pc1的第二端。第一发光二极管d1顺向电性连接于第一源极接垫ps1与第一晶体管t1的第一端之间，亦即第一发光二极管d1的阳极电性连接第一源极接垫ps1，第一发光二极管d1的阴极电性连接第一晶体管t1的第一端。第二发光二极管d2逆向电性连接于第一源极接垫ps1与第一晶体管t1的第一端之间，亦即第二发光二极管d2的阴极电性连接第一源极接垫ps1，第二发光二极管d2的阳极电性连接第一晶体管t1的第一端。第一发光二极管d1及第二发光二极管d2用以提供第一色光(在此以红色为例)。
第二晶体管t2具有第一端、电性连接第三栅极接垫pg3的控制端、以及电性连接对应的第一共同接垫pc1的第二端。第三发光二极管d3顺向电性连接于第一源极接垫ps1与第二晶体管t2的第一端之间，亦即第三发光二极管d3的阳极电性连接第一源极接垫ps1，第三发光二极管d3的阴极电性连接第二晶体管t2的第一端。第四发光二极管d4逆向电性连接于第一源极接垫ps1与第二晶体管t2的第一端之间，亦即第四发光二极管d4的阴极电性连接第一源极接垫ps1，第四发光二极管d4的阳极电性连接第二晶体管t2的第一端。第三发光二极管d3及第四发光二极管d4用以提供不同于第一色光的第二色光(在此以绿色为例)。
第三晶体管t3具有第一端、电性连接第五栅极接垫pg5的控制端、以及电性连接对应的第一共同接垫pc1的第二端。第五发光二极管d5顺向电性连接于第一源极接垫ps1与第三晶体管t3的第一端之间，亦即第五发光二极管d5的阳极电性连接第一源极接垫ps1，第五发光二极管d5的阴极电性连接第三晶体管t3的第一端。第六发光二极管d6逆向电性连接于第一源极接垫ps1与第三晶体管t3的第一端之间，亦即第六发光二极管d6的阴极电性连接第一源极接垫ps1，第六发光二极管d6的阳极电性连接第三晶体管t3的第一端。第五发光二极管d5及第六发光二极管d6用以提供不同于第一色光及第二色光的第三色光(在此以蓝色为例)。
在像素区域rpx中，基板110上配置源极连接垫bps、栅极连接垫bpg、共享连接垫bpc、栅极连接线trg、以及共享连接线trc，其中源极连接垫bps、栅极连接垫bpg、共享连接垫bpc、栅极连接线trg、以及共享连接线trc由单一金属层所形成，亦即源极连接垫bps、栅极连接垫bpg、共享连接垫bpc、栅极连接线trg、以及共享连接线trc投射至基板110上的区域互不重迭。
以图式所示方向为例，源极连接垫bps用以电性连接各个显示晶粒120的第二源极接垫ps2至垂直相邻的显示晶粒120的第一源极接垫ps1。但是，位于基板110最上侧的像素区域rpx的源极连接垫bps电性连接至源极线dl且仅与第一源极接垫ps1粘贴(mount)，位于基板110最下侧的像素区域rpx的源极连接垫bps仅与第二源极接垫ps2粘贴。换言之，显示晶粒120的第一源极接垫ps1通过源极线dl电性连接至数据驱动器13。
栅极连接垫bpg用以分别与第一栅极接垫pg1、第二栅极接垫pg2、第三栅极接垫pg3、第四栅极接垫pg4、第五栅极接垫pg5、以及第六栅极接垫pg6的其中的一粘贴。并且，以图式所示方向为例，位于基板110最左侧的像素区域rpx的栅极连接垫bpg更电性连接至栅极线gl，亦即显示晶粒120的第一栅极接垫pg1、第二栅极接垫pg2、第三栅极接垫pg3、第四栅极接垫pg4、第五栅极接垫pg5、以及第六栅极接垫pg6通过栅极线gl电性连接至栅极驱动器15。共享连接垫bpc用以分别与第一共同接垫pc1、以及第二共同接垫pc2的其中的一粘贴。并且，以图式所示方向为例，位于基板110最左侧的像素区域rpx的共享连接垫bpc更电性连接至共同电压线lcm。
以图式所示方向为例，栅极连接线trg分别电性连接至水平相邻的像素区域rpx中相近的两个栅极连接垫bpg，亦即栅极连接线trg用以将各个显示晶粒120的第一栅极接垫pg1、第三栅极接垫pg3及第五栅极接垫pg5分别电性连接至水平相邻的显示晶粒120的第二栅极接垫pg2、第四栅极接垫pg4及第六栅极接垫pg6。
以图式所示方向为例，共享连接线trc分别电性连接至水平相邻的像素区域rpx中相近的两个栅极连接垫bpg，亦即共享连接线trc用以将各个显示晶粒120的第一共同接垫pc1分别电性连接至水平相邻的显示晶粒120的第二共同接垫pc2。
在本实施例中，第一晶体管t1、第二晶体管t2及第三晶体管t3分别为金氧半场效晶体管(metal-oxide-semiconductorfield-effecttransistor,mosfet)。并且，第一栅极接垫pg1、第三栅极接垫pg3及第五栅极接垫pg5位于第一共同接垫pc1之间，并且第一栅极接垫pg1、第三栅极接垫pg3、第五栅极接垫pg5、及第一共同接垫pc1均匀分布于对应的电路区域ca1的第三侧(如图式左侧)上。第二栅极接垫pg2、第四栅极接垫pg4及第六栅极接垫pg6位于第二共同接垫pc2之间，并且第二栅极接垫pg2、第四栅极接垫pg4、第六栅极接垫pg6、及第二共同接垫pc2均匀分布于对应的电路区域ca1的第四侧(如图式右侧)上。
图2为依据本发明一实施例的显示晶粒的反接示意图。请参照图1及图2，其中相似或相同元件使用相似或相同标号。在图1实施例中，当显示晶粒120为正接时，第一栅极接垫pg1、第三栅极接垫pg3及第五栅极接垫pg5分别接收栅极信号g1～g3，亦即第一晶体管t1、第二晶体管t2及第三晶体管t3分别受控于栅极信号g1～g3。反之，在本实施例中，当显示晶粒120为反接时，第六栅极接垫pg6、第四栅极接垫pg4及第二栅极接垫pg2分别接收栅极信号g1～g3，亦即第一晶体管t1、第二晶体管t2及第三晶体管t3分别受控于栅极信号g3～g1。
换言之，显示晶粒120在正接及反接都可正常驱动，但是显示晶粒120正接时的发光色序不同于显示晶粒120反接时的发光色序。
图3为依据本发明一实施例的显示晶粒的驱动波形示意图。请参照图1至图3，在本实施例中，当显示面板100处于正驱动期间pwp时，显示晶粒例如接收依序致能的栅极信号g1～g3，并且共同电压com为低电压准位vl。此时，当显示晶粒120为正接时，第一发光二极管d1、第三发光二极管d3、以及第五发光二极管d5会依序被点亮；反之，当显示晶粒120为反接时，第六发光二极管d6、第四发光二极管d4、以及第二发光二极管d2会依序被点亮。
当显示面板100处于负驱动期间pwn时，显示晶粒同样例如接收依序致能的栅极信号g1～g3，并且共同电压com为高电压准位vh。此时，当显示晶粒120为正接时，第二发光二极管d2、第四发光二极管d4、以及第六发光二极管d6会依序被点亮；反之，当显示晶粒120为反接时，第五发光二极管d5、第三发光二极管d3、以及第一发光二极管d1会依序被点亮。
依据上述，由于显示晶粒120在正接及反接时的发光色序彼此不同，因此可在显示晶粒120转移(或配置)至基板110上后，写入测试图案或正常驱动一次，以通过显示面板100的发光情形来判别各个显示晶粒120为正接或反接。并且，可依据显示晶粒120为正接或反接在时序控制器11中建立对应的表格，借此时序控制器11可控制数据驱动器13所提供的源极信号(如s1、s2)提供正确的电压准位，以准确地驱动各个显示晶粒120的第一发光二极管d1、第二发光二极管d2、第三发光二极管d3、第四发光二极管d4、第五发光二极管d5、以及第六发光二极管d6。
图4为依据本发明一实施例的显示晶粒的空接垫示意图。请参照图1及图4，显示晶粒120a大致相同于显示晶粒120，其中相同或相似元件使用相同或相似标号。在本实施例中，未接收信号的接垫可定义为空接垫。进一步来说，配置于对应的电路区域ca1的第三侧(在此以图式左侧为例)为第一空接垫pn1，配置于对应的电路区域ca1的第四侧(在此以图式右侧为例)为第二空接垫pn2，并且第二空接垫pn2通过走线电性连接第一空接垫pn1。
进一步来说，在此第一共同接垫pc1及第一空接垫pn1的数量皆为1，并且第一栅极接垫pg1、第三栅极接垫pg3及第五栅极接垫pg5位于第一共同接垫pc1与第一空接垫pn1之间。第一栅极接垫pg1、第三栅极接垫pg3、第五栅极接垫pg5、第一共同接垫pc1及第一空接垫pn1可均匀分布于对应的电路区域ca1的第三侧(在此以图式左侧为例)上。
在此第二共同接垫pc2及第二空接垫pn2的数量皆为1，并且第二栅极接垫pg2、第四栅极接垫pg4及第六栅极接垫pg6位于第二共同接垫pc2与第二空接垫pn2之间。第二栅极接垫pg2、第四栅极接垫pg4、第六栅极接垫pg6、第二共同接垫pc2及第二空接垫pn2可均匀分布于对应的电路区域ca2的第四侧(在此以图式右侧为例)上。
在本实施例中，第一空接垫pn1及第二空接垫pn2用以传送(或旁通)与对应的像素电路pxc无关的信号至水平相邻的像素电路pxc，并且第一空接垫pn1及第二空接垫pn2的数量及位置可依据实际的电路设计而定，本发明施例不以此为限。
图5为依据本发明一实施例的晶体管与发光二极管的结构示意图。请参照图1及图5，在本实施例中，是以第一发光二极管d1、第二发光二极管d2及第一晶体管t1的结构来说明。举例来说，在基板110上可先形成第一发光二极管d1的pn结构，然后形成绝缘层is，最后形成第二发光二极管d2的np结构。在形成第一发光二极管d1及第二发光二极管d2的结构后，可通过任何粘贴技术将第一晶体管t1的漏极d与第一发光二极管d1及第二发光二极管d2接合，其中第一晶体管t1的栅极g的电压准位影响第一晶体管t1的漏极d与源极s之间的导通程度。
图6为依据本发明另一实施例的基板的电路示意图。请参照图1及图6，基板110a大致相同于基板110，其不同之处在于基板110a更配置多个共同面电极pec，其中相同或相似元件使用相同或相似标号。在本实施例中，共同面电极pec分别配置于对应的像素区域rpx中，并且位于源极连接垫bps、栅极连接垫bpg、共享连接垫bpc、以与栅极连接线trg之间。但是共同面电极pec仅电性连接共享连接垫bpc，亦即仅电性连接第一共同接垫pc1及第二共同接垫pc2，用以传送共同电压com。在此，通过共同面电极pec，可使线路容易连接，并且可加速显示晶粒120的散热。
图7为依据本发明另一实施例的显示晶粒的电路示意图。请参照图1及图7，在本实施例中，显示晶粒120b具有以阵列配置的多个像素电路(在此以四个像素电路pxc1～pxc4为例)，其中像素电路pxc1～pxc4可参照像素电路pxc所示。在本实施例中，显示晶粒120b更包括第一源极介面接垫psi1、第二源极介面接垫psi2、两个第一共同介面接垫pci1、两个第二共同介面接垫pci2、多个第一栅极介面接垫pgi1以及多个第二栅极介面接垫pgi2。其中，第一共同介面接垫pci1及第二共同介面接垫pci2的数量可依据电路设计而为一或多个。
第一源极介面接垫psi1位于对应的显示晶粒120b的第一侧(以图式上侧为例)，用以接收对应的源极信号(如s1)，并且电性连接至像素电路(如pxc1～pxc4)中位于临近显示晶粒120b的第一侧的第一源极接垫ps1。第二源极介面接垫psi2位于对应的显示晶粒120b中相对于第一侧的第二侧(以图式下侧为例)，并且电性连接至像素电路(如pxc1～pxc4)中临近显示晶粒120b的第二侧的第二源极接垫ps2。第二源极介面接垫psi2通过像素电路(如pxc1～pxc4)电性连接至第一源极介面接垫psi1，用以传送对应的源极信号(如s1)。
第一共同介面接垫pci1位于对应的显示晶粒120b的第三侧(以图式左侧为例)，电性连接至像素电路(如pxc1～pxc4)中临近显示晶粒120b的第三侧的第一共同接垫pc1。第二共同介面接垫pci2位于对应的显示晶粒120b相对于第三侧的第四侧(以图式右侧为例)，电性连接至像素电路(如pxc1～pxc4)中临近显示晶粒120b的第四侧的第二共同接垫pc2。第一共同介面接垫pci1用以接收共同电压com，并且第二共同介面接垫pci2通过像素电路(如pxc1～pxc4)电性连接至第一共同介面接垫pci1，用以传送共同电压com。
第一栅极介面接垫pgi1位于对应的显示晶粒120b的第三侧，位于第一共同接垫pc1之间，并且电性连接至像素电路(如pxc1～pxc4)中临近显示晶粒的第三侧的第一栅极接垫pg1、第三栅极接垫pg3及第五栅极接垫pg5。第二栅极介面接垫pgi2位于对应的显示晶粒120b的第四侧，位于第二共同接垫pc2之间，并且电性连接至像素电路(如pxc1～pxc4)中临近显示晶粒的第四侧的第二栅极接垫pg2、第四栅极接垫pg4及第六栅极接垫pg6。其中，第一栅极介面接垫pgi1用以接收栅极信号(如g1～gm，m为正整数)，并且第二栅极介面接垫pgi2通过像素电路(如pxc1～pxc4)电性连接至第一栅极介面接垫pgi1，用以传送栅极信号(如g1～gm)。
在本发明实施例中，当像素电路(如pxc1～pxc4)为逐列驱动，亦即像素电路pxc1及pxc2同时驱动，像素电路pxc3及pxc4同时驱动，则第一栅极介面接垫pgi1及第二栅极界面接垫pgi2的等于像素电路(如pxc1～pxc4)所形成的阵列的列数乘以各个像素电路(如pxc1～pxc4)中的发光色的数量。此时，第一源极界面接垫psi1的数量会等于像素电路(如pxc1～pxc4)所形成的阵列的行数。
在本发明实施例中，当像素电路(如pxc1～pxc4)为逐个驱动，亦即像素电路pxc1～pxc4为依序驱动，则第一栅极介面接垫pgi1及第二栅极界面接垫pgi2的等于像素电路(如pxc1～pxc4)的个数乘以各个像素电路(如pxc1～pxc4)中的发光色的数量。此时，第一源极介面接垫psi1的数量为1，并且各个像素电路(如pxc1～pxc4)中可配置图4所示的第一空接垫pn1及第二空接垫pn2，以传送水平相邻的像素电路(如pxc1～pxc4)所使用的栅极信号(如g1～gm)。
图8为依据本发明又一实施例的显示晶粒的电路示意图。请参照图1、图7及图8，在本实施例中，显示晶粒120c大致相同于显示晶粒120b，其不同之处在于以触发输入接垫pte、时脉输入接垫pce、触发输出接垫pto及时脉输出接垫pco取代第一栅极介面接垫pgi1，并且以两组触发传输接垫ptt及时脉传输接垫pct取代第二栅极介面接垫pgi2，其中触发传输接垫ptt及时脉传输接垫pct可依据电路设计而缩减为一组。在本实施例中，显示晶粒120c更配置位移暂存器sr，电性连接至像素电路(如pxc1～pxc4)中临近显示晶粒120c的第三侧(以图式左侧为例)的第一栅极接垫pg1。
触发输入接垫pte位于对应的显示晶粒120c的第三侧，且电性连接位移暂存器sr的触发输入端，以传送开始触发信号dio至位移暂存器sr。触发输出接垫pto位于对应的显示晶粒120c的第三侧，且电性连接位移暂存器sr的触发输出端，以从位移暂存器sr输出后续触发信号doi。
时脉输入接垫pce位于对应的显示晶粒120c的第三侧，且电性连接位移暂存器sr的时脉输入端，以传送时脉信号clk至位移暂存器sr。时脉输出接垫pco位于对应的显示晶粒120c的第三侧，且电性连接位移暂存器sr的时脉输出端，以从位移暂存器sr输出时脉信号clk。
触发传输接垫ptt位于对应的显示晶粒120c的第四侧(以图式右侧为例)，且可通过走线分别电性连接触发输入接垫pte及触发输出接垫pto，以分别输出开始触发信号dio及后续触发信号doi。时脉传输接垫pct位于对应的显示晶粒120c的第四侧，且可通过走线分别电性连接时脉输入接垫pce及时脉输出接垫pco，以分别输出时脉信号clk。
综上所述，本发明实施例的显示面板，是将具有正反接的发光二极管的像素电路形成于显示晶粒中，借此可降低元件转移的次数，以提高显示面板的良率及降低晶体管的劣化。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。