具噪声抑制设计的显示面板的制作方法

本发明涉及一种显示面板；具体而言，本发明涉及一种具噪声抑制设计的显示面板。

背景技术

显示面板驱动时，各种驱动信号会分别在显示面板内部产生噪声。例如，数据线充放电时产生的噪声，栅极驱动信号产生的噪声，以及电性连接于显示面板的数据线与源极驱动器之间的多工器电路的控制信号所产生的噪声。这些噪声可能影响显示面板的性能。例如，使用具触控功能的显示面板时，前述噪声会干扰触控操作结果。因此，现有显示面板仍有待改善。

技术实现要素：

本发明的一目的在于提供一种显示面板，可减少显示面板的噪声。

显示面板包含数据信号源、多条数据线、以及多工器电路。数据线设置于基板上。多工器电路包含第一开关组及第二开关组。每一开关组具有多个开关。开关组中的每一开关具有第一端连接数据线，且具有第二端。相同开关组的第二端彼此连接形成接收端。接收端连接数据信号源。第一开关组依据第一时钟信号(clocksignal)以及第二时钟信号依序开启。第二开关组依据第三时钟信号以及第四时钟信号依序开启。时钟信号各具有致能期间(enableperiod)。第一时钟信号的致能期间与第三时钟信号的致能期间部分重叠且起始时间不同步。第二时钟信号的致能期间与第四时钟信号的致能期间至少一部分重叠。第二时钟信号的上升缘晚于第一时钟信号的上升缘。第四时钟信号的上升缘晚于第三时钟信号的上升缘。

附图说明

图1为本发明显示装置的一实施例的架构示意图。

图1a为本发明的一实施例的时钟信号的波形示意图。

图2为时钟信号的另一波形图

图3为时钟信号的一实施例示意图。

图4为显示装置的另一实施例示意图。

图4a与图4b分别为用以导通第一开关与第二开关的时钟信号的波形图。

图5为显示装置的另一实施例示意图。

图6为显示装置的另一实施例示意图。

图7为显示装置的另一实施例示意图。

图8为显示装置的另一实施例示意图。

图9为显示装置的另一实施例示意图。

图10a与图10b为采噪声抑制设计前后的面板噪声示意图。

图11为时钟信号的另一实施例示意图。

图12为时钟信号的另一实施例示意图。

图13为时钟信号的另一实施例示意图。

图14为时钟信号的另一实施例示意图。

附图标记说明：

1显示面板

10基板

15显示区

17走线区

20多工器电路

30、30a、30b、30c、30d数据驱动器

50电平位移器

60时序控制器

151外侧显示区

153内侧显示区

155第一显示区

157第二显示区

202开关组

210接收端

520延迟元件

522电阻

524电容

d1～d4数据线

e1、e2、e3、e4信号

ma、ma1、ma2时钟信号

mb、mb1、mb2时钟信号

s11～s81开关

s12～s82开关

具体实施方式

以下将以附图及详细叙述清楚说明本公开内容的精神，任何所属技术领域中技术人员在了解本公开内容的实施例后，当可由本公开内容所启示的技术，加以改变及修饰，其并不脱离本公开内容的精神与范围。

关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅为了区别以相同技术用语描述的元件或操作。

关于本文中所使用的“包含”、“包含”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。

关于本文中所使用的“及/或”，是包含所述事物的任一或全部组合。

关于本文中所使用的术语(terms)，除有特别注明外，通常具有每个术语使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本公开的术语将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本公开的描述上额外的引导。

下文依本发明的像素驱动电路，特举实施例配合说明书附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围。

本发明提供一种显示装置，请参考图1及图1a。图1为本发明显示装置的一实施例示意图。如图1所示，显示面板包含多条数据线(d1～d16)及多工器电路20。数据线(d1～d16)设置于基板10上并分布对应于显示区15中。多工器电路20设置于显示区15外的周边走线区17的一侧，所述的走线区17可以是数据驱动器与显示区之间形成的区域。多工器电路20包含多个开关组。每一开关组具有多个开关。例如，在图1的实施例，每一开关组具有两个开关，开关s11和开关s12形成一开关组202(虚线框所示)，开关s21和开关s22形成另一开关组，开关s31和开关s32形成又一开关组，依此类推。

如图1所示，开关组中的每一开关具有第一端、第二端与控制端。第一端连接数据线。另一方面，相同开关组的每一开关的第二端彼此连接形成接收端210。以开关s11和开关s12所形成的开关组为例，开关s11的第一端连接数据线d1，开关s12的第一端连接数据线d2。开关s11与开关s12的第二端电性连接用以接收数据信号源发出的数据信号。类似地，开关s21与开关s22的第二端电性连接用以接收数据信号源发出的数据信号。

每个开关的控制端则分别接收时序控制器60发出的时钟信号，用以根据时钟信号改变开关的导通状态，且开关s11与开关s12所接收的时钟信号可以为于一时间区间大体上反相的两个信号，也可以是于一时间区间局部重叠的两个信号，本发明并不以此为限。导通开关组的时钟信号可与数据信号波形搭配，例如，导通一开关组的两信号于一时间区间局部重叠，在重叠期间可不提供数据信号。于其他实施例中，导通一开关组的两信号于一时间区间局部重叠，在重叠期间可提供数据信号并作为预充电期间。

接收端210连接数据信号源。例如，数据驱动器30作为数据信号源。数据驱动器30设置沿基板10的一侧边11。开关(s11,s21…s81)和开关(s12,s22…s82)所形成的开关组连接至数据驱动器30的输出脚位(outputpin，输出引脚)，以接收来自数据驱动器30的数据信号。

多工器电路根据来自时序控制器60的多个时钟信号(ma,mb,ma1,mb1)而改变各开关组的导通状态，借此选择性地将数据信号提供到不同的数据线。例如，当时钟信号ma导通开关s11时，来自数据驱动器30的数据信号被提供到数据线d1。时钟信号mb导通开关s12时，来自数据驱动器30的数据信号被提供到数据线d2。而第一开关组与第二开关组连接于不同的数据线，例如第一开关组具有开关s11与开关s12，则开关s11电连接至数据线d1而开关s12电连接至数据线d2；第二开关组具有开关s21与开关s22，则开关s21电连接至数据线d3而开关s22电连接至数据线d4。

本文中所指的数据线d1-d4，仅用以表示不同的数据线，而非定义数据线的排序或位置，数据线d1-d4可以是依序排列，亦可以是由左至右依序为数据线d1、数据线d3、数据线d2、数据线d4，本发明并不以此为限。

于本发明的一实施例所示，不同开关组内的第一开关(s11,s21,...s81)由时钟信号ma和时钟信号ma1共同开启。开关(s12,s22,...s82)由时钟信号mb和时钟信号mb1共同开启。请参考图1a。图1a为本发明的一实施例的时钟信号的波形示意图。如图1a所示，在期间t1，时钟信号ma与时钟信号mb大体上反相。在期间t2，时钟信号ma1与时钟信号mb1大体上反相。开关组依据时钟信号ma以及时钟信号mb依序开启，或依据时钟信号ma1以及时钟信号mb1依序开启。

前述依序开启是指交替地导通开关组中的不同开关。举例而言，在开关s11和开关s12所形成的开关组，于一期间，时钟信号ma导通开关s11，时钟信号mb关闭开关s12。于另一期间，时钟信号ma关闭开关s11，时钟信号mb导通开关s12。

如图1a所示，时钟信号各具有一致能期间。时钟信号ma的致能期间与时钟信号ma1的致能期间部分重叠且起始时间不同步。另一方面，在图1a的实施例，时钟信号mb的致能期间与时钟信号mb1的致能期间重叠且起始时间同步。

具体而言，时钟信号ma与时钟信号ma1有延迟，时钟信号ma的下降缘与时钟信号ma1的下降缘不对齐，且时钟信号ma的上升缘与时钟信号ma1的上升缘不对齐。另外，时钟信号mb的上升缘晚于时钟信号ma的上升缘，时钟信号mb1的上升缘晚于时钟信号ma1的上升缘。通过在多工器电路设计开关信号延迟(例如时钟信号ma与时钟信号ma1)，使开启第一开关(s11,s21,...s81)时能量可以分散，以降低导通多工器电路所产生的噪声。

如本发明所公开的一实施例所示，显示装置包含多个开关组，且每一开关组可具有两个开关。进一步而言，如图1所示，每一开关组具有第一开关及第二开关。例如，在开关s11和开关s12所形成的开关组中，开关s11为第一开关，而开关s12为第二开关，且分别由不同时钟信号ma及时钟信号mb控制开关的导通。也就是说，开关(s11,s21,...s81)为第一开关，而开关(s12,s22,...s82)为第二开关。

在后续的部分附图中，为说明方便，以框线示出的开关sw1可代表多个第一开关形成的集合，框线示出的开关sw2可代表多个第二开关所形成的集合。然本发明并不限制每一开关组的开关数量，于一实施例中，每一开关组可以具有三个开关。也就是每一开关组可以包含开关sw1、开关sw2、开关sw3(图未示)，且分别由不同时钟信号ma、时钟信号mb及时钟信号mc(图未示)控制一开关组内的开关sw1、开关sw2、开关sw3的导通，另一开关组分别由不同时钟信号ma1、时钟信号mb1及时钟信号mc1(图未示)控制一开关组内的开关sw1、开关sw2、开关sw3的导通。

请参考图2，图2为本发明图1所公开的一实施例的时钟信号波型示意图，如图2所示，时钟信号ma与时钟信号mb可以为反相信号，时钟信号ma1与时钟信号mb1可以为反相信号，然本发明并不以此为限。时钟信号各具有一致能期间。时钟信号ma的致能期间与时钟信号ma1的致能期间部分重叠且起始时间不同步。时钟信号mb的致能期间与时钟信号ma1的致能期间不重叠。另一方面，在图2的实施例，时钟信号mb的致能期间与时钟信号mb1的致能期间部分重叠且起始时间不同步。

如图2所示，每个时钟信号ma、mb、ma1、mb1的致能期间均具有一上升缘及一下降缘，换言之，所述的上升缘可以是时钟信号致能期间的起始时间，而下降缘可以是时钟信号致能期间的结束时间。时钟信号ma和时钟信号ma1用以控制各开关组中第一开关(s11,s21,...s81)的导通。时钟信号mb和时钟信号mb1用以控制各开关组中第二开关(s12,s22,...s82)的导通。

其中，时钟信号ma与时钟信号mb可以具有不相互重叠或部分重叠的致能期间，亦即，时钟信号mb的上升缘可以晚于或早于时钟信号ma的下降缘，且时钟信号ma与时钟信号mb的致能期间可以具有相等或不相等的脉冲宽度，亦即，时钟信号ma的致能期间可以大于或小于或相等于时钟信号mb的致能期间，本发明并不以此为限，依实际设计需求而设计。

时钟信号ma及时钟信号ma1的致能期间大体上具有相等的脉冲宽度(pulsewidth)，时钟信号ma的上升缘与时钟信号ma1的上升缘具有一延迟时间δt1，亦即，时钟信号ma与时钟信号ma1的致能期间不同时发生。于一实施例，时钟信号ma与时钟信号ma1可设计为至少一半以上的致能期间不重叠。

接着请参考时钟信号mb及时钟信号mb1，值得一提的是，时钟信号mb的上升缘与时钟信号mb1的上升缘具有一延迟时间δt2，此延迟时间δt2与时钟信号ma与时钟信号ma1的上升缘的延迟时间δt1可以大体上为相等或不相等。于一实施例，时钟信号mb与时钟信号mb1可设计为至少一半以上的致能期间不重叠。其余时钟信号ma、ma1与时钟信号mb、mb1的波型描述相似，此处不另赘述。

具体而言，时钟信号ma与时钟信号ma1有延迟，且时钟信号mb与时钟信号mb1有延迟。时钟信号mb的下降缘与时钟信号mb1的下降缘不对齐，且时钟信号mb的上升缘与时钟信号mb1的上升缘不对齐。另外，时钟信号mb的上升缘晚于时钟信号ma的上升缘，时钟信号mb1的上升缘晚于时钟信号ma1的上升缘。通过信号延迟(例如时钟信号ma与时钟信号ma1，以及时钟信号mb与时钟信号mb1)，使开启第一开关(s11,s21,...s81)以及第二开关(s12,s22,...s82)时能量可以分散，以进一步降低导通多工器电路所产生的噪声。

图3为时钟信号的一实施例示意图。于一实施例，时序控制器60经由电平位移器50传递时钟信号(ma,mb,ma1,mb1)至多工器电路。在图3的实施例，时序控制器60分别产生信号(e1,e2,e3,e4)，信号(e1,e2,e3,e4)彼此间具有如图2所示的延迟关系。经由电平位移器50产生时钟信号ma、时钟信号ma1、时钟信号mb、以及时钟信号mb1。换言之，时钟信号间的延迟关系可由时序控制器决定。

图4为显示装置的另一实施例示意图。与前述实施例的差异在于，多工器电路接收时钟信号(ma,mb,ma1,mb1,ma2,mb2)而改变导通状态。在图4的实施例，开关(s11,s21,...s81)彼此相连且由时钟信号ma、时钟信号ma1、时钟信号ma2共同开启。开关(s12,s22,...s82)彼此相连且由时钟信号mb、时钟信号mb1、时钟信号mb2共同开启。需注意的是，开关(s11,s21,...s81)之间的控制端可为直接连接，开关(s12,s22,...s82)之间的控制端可为直接连接，但不以此为限。

请参考图4a与图4b。图4a与图4b分别为用以导通第一开关与第二开关的时钟信号的波形图。如图4a及图4b所示所示，时钟信号ma与时钟信号mb可以为反相信号，时钟信号ma1与时钟信号mb1可以为反相信号，时钟信号ma2与时钟信号mb2可以为反相信号，然本发明并不以此为限。如图4a所示，时钟信号ma例如在时间t1至时间t2被致能(即在时间t1的上升缘至在时间t2的下降缘形成一致能期间)。时钟信号ma、时钟信号ma1、时钟信号ma2有延迟，时钟信号ma的上升缘与时钟信号ma1的上升缘不对齐，且时钟信号ma的下降缘与时钟信号ma1的下降缘不对齐。时钟信号ma及时钟信号ma1的致能期间可具有相等的脉冲宽度，时钟信号ma的上升缘与时钟信号ma1的上升缘具有一延迟时间δt。类似地，时钟信号ma1的上升缘(下降缘)与时钟信号ma2的上升缘(下降缘)不对齐。时钟信号ma1及时钟信号ma2的致能期间可具有相等的脉冲宽度，时钟信号ma1的上升缘与时钟信号ma2的上升缘具有一延迟时间δt。时钟信号ma和时钟信号ma1之间的延迟量与时钟信号ma1和时钟信号ma2之间的延迟量可为相等或不相等。

类似地，如图4b所示，时钟信号mb例如在时间t3至时间t4被致能(即在时间t3的上升缘至在时间t4的下降缘形成一致能期间)。时钟信号mb、时钟信号mb1、时钟信号mb2有延迟，时钟信号mb的上升缘与时钟信号mb1的上升缘不对齐，且时钟信号mb的下降缘与时钟信号mb1的下降缘不对齐。时钟信号mb及时钟信号mb1的致能期间可具有相等的脉冲宽度，时钟信号mb的上升缘与时钟信号mb1的上升缘具有一延迟时间δt。类似地，时钟信号mb1的上升缘(下降缘)与时钟信号mb2的上升缘(下降缘)不对齐。时钟信号mb1及时钟信号mb2的致能期间可具有相等的脉冲宽度，时钟信号mb1的上升缘与时钟信号mb2的上升缘具有一延迟时间δt。时钟信号mb和时钟信号mb1之间的延迟量与时钟信号mb1和时钟信号mb2之间的延迟量可为相等或不相等。

此外，如图4a及图4b所示所示，时钟信号mb的上升缘(在时间t3)晚于时钟信号ma的上升缘(在时间t1)，对时钟信号mb1和时钟信号ma1，以及时钟信号mb2和时钟信号ma2亦具有相同关系，于此不另赘述。借此设计，利用导通第一开关(s11,s21,...s81)时钟信号ma、时钟信号ma1、时钟信号ma2彼此起始时间不同步，于同一时间导通第一开关的能量较小。另外，导通第二开关(s12,s22,...s82)时钟信号mb、时钟信号mb1、时钟信号mb2彼此起始时间不同步，于同一时间导通第二开关的能量亦较小，因此可更降低导通多工器电路所产生的噪声。

图5为显示装置的另一实施例示意图。在图5的实施例，开关(s11,s21,...s41)彼此不相连，开关(s12,s22,...s42)彼此不相连。每一开关组具有两个开关，开关s11与开关s12作为一开关组，开关s21与开关s22作为另一开关组，依此类推。如图5所示，数据驱动器30作为数据信号源，时序控制器60输出多个时钟信号(ma,ma1,mb,mb1)。开关(s11,s21,...s41)与开关(s12,s22,...s42)的控制端用以接收时钟信号(ma,ma1,mb,mb1)，每个开关的导通状态分别由时钟信号(ma,ma1,mb,mb1)中的其中一种所决定。数据驱动器30包含输出脚位(301,302,303,304)作为输出端。输出脚位301连接开关s11与开关s12所形成的开关组202。类似地，输出脚位302连接开关s11与开关s12所形成的开关组。时钟信号ma、时钟信号mb用以控制一开关组的导通(例如第一开关s11与第二开关s12所形成的开关组202)；时钟信号ma1、时钟信号mb1用以控制另一开关组的导通(例如的第一开关s41及第二开关s42所形成的开关组202)。如图5所示，时钟信号ma、时钟信号mb控制的开关组与时钟信号ma1、时钟信号mb1控制的另一开关组为交错设置于周边走线区，亦即相邻的开关组是由不同的时钟信号(ma,mb)与时钟信号(ma1,mb1)分别控制其导通。

图6为显示装置的另一实施例示意图。为说明方便，省略部分元件之间的连接(例如，多工器电路20与数据驱动器(30a,30b,30c)之间的连接)，具体连接方式可参考图1。如图6所示，时序控制器60产生的时钟信号(ma,ma1,mb,mb1)可经由多个线路连接至多工器电路20，由各开关的控制端所接收。如图6所示，传输时钟信号ma与时钟信号ma1的线路数量可以为不平均地分配。类似地，传输时钟信号mb与时钟信号mb1的线路数量可以为不平均地分配。因此，将部分线路由原传输时钟信号ma(或mb)改为传输时钟信号ma1(或mb1)，以提供能量分散效果，降低开启开关时产生的面板噪声。如图6所示，时钟信号ma、时钟信号mb控制的开关组是对应外侧显示区151的走线区17设置(即接近数据驱动器30a的一侧或数据驱动器30c的一侧)，而时钟信号ma1、时钟信号mb1控制的开关组对应内侧显示区153的走线区17设置(即接近数据驱动器30b)。

图7为显示装置的另一实施例示意图。如图7所示，时序控制器60产生的时钟信号(ma,ma1,mb,mb1)可经由多个线路连接至多工器电路20，由各开关的控制端所接收。如图7所示，传输时钟信号ma与时钟信号ma1的线路数量可以为平均地分配。类似地，传输时钟信号mb与时钟信号mb1的线路数量可以为平均地分配。因此，分配传输时钟信号ma(或mb)的线路与传输时钟信号ma1(或mb1)的线路，使传输时钟信号ma1(或mb1)的线路数量增加，以进一步降低开启开关时产生的面板噪声。如图7所示，时钟信号ma、时钟信号mb控制的开关组对应显示区的第一显示区155的走线区17设置，而时钟信号ma1、时钟信号mb1控制的开关组对应显示区的第二显示区157的走线区17设置。也就是说，时钟信号ma、时钟信号mb控制的开关组对应左半部显示区的走线区17设置，而时钟信号ma1、时钟信号mb1控制的开关组对应右半部显示区的走线区17设置。

图8为显示装置的另一实施例示意图。与图6的实施例的差异在于，多工器电路20的开关sw1中的第一开关可依接收时钟信号的不同而形成不相连的多个区段。如图8所示，开关sw1中部分的第一开关彼此相连并分隔为多个区段，连接至同一区段的线路传递相同时钟信号。例如，连接至区段p1的线路传递时钟信号ma，连接至区段p2的线路传递时钟信号ma1。另外，连接至开关sw2的线路传递的时钟信号皆为时钟信号mb，故开关sw2中的第二开关彼此连接并未划分区段。借此设计，接收不同时钟信号的第一开关分为不同区段，减少不同时钟信号之间干扰的可能性，同时降低开启开关时的面板噪声。

图9为显示装置的另一实施例示意图。如图9所示，除了第一开关分成多个区段，第二开关亦分成多个区段。如图9所示，开关sw1中部分的第一开关彼此相连并分隔为多个区段，开关sw2中部分的第二开关彼此相连并分隔为多个区段，连接至同一区段的线路传递相同时钟信号。例如，连接至区段p1的线路传递时钟信号ma，连接至区段p2的线路传递时钟信号ma1。另外，对于开启第二开关的时钟信号而言，例如，连接至区段p8的线路传递时钟信号mb，连接至区段p9的线路传递时钟信号mb1。借此设计，接收不同时钟信号的第一开关分为不同区段，接收不同时钟信号的第二开关亦分为不同区段，减少不同时钟信号之间干扰的可能性，同时降低开启开关时的面板噪声。

图10a与图10b为采本发明噪声抑制设计前后的面板噪声示意图。如图10a表示当多工器电路仅接收时钟信号(ma,mb)的面板噪声，在此情形量测面板噪声平均值为844mv。如图10b表示当多工器电路接收时钟信号(ma,ma1,mb,mb1)的面板噪声，多工器电路中的第一开关和第二开关不划分区段，在此情形量测面板噪声平均值为690mv。由此可知增设延迟信号可有效抑制面板噪声。

如上所述的数据驱动器30a-30d，可整合为一个数据驱动器芯片，本发明并不以此为限。

图11为时钟信号的另一实施例示意图。在图11的实施例，时钟信号间的延迟关系是由电平位移器50决定。例如，时序控制器60分别产生并输出信号e1及信号e2至电平位移器50以得到时钟信号ma、时钟信号mb、时钟信号ma1、以及时钟信号mb1。举例而言，信号e1与信号e2先后输出且信号e2的上升缘晚于信号e1的上升缘。当时序控制器60输出信号e1至电平位移器50，经由电平位移器50分别产生起始时间不同步的时钟信号ma与时钟信号ma1。当时序控制器60输出信号e2至电平位移器50，经由电平位移器50分别产生起始时间不同步的时钟信号mb与时钟信号mb1。

电平位移器产生不同时钟信号的方式请参考图12至图14。如图12所示，电平位移器50具有第一传输路径51及第二传输路径52。第一传输路径51设定有第一参考电压vref1。第二传输路径52设定有与第一参考电压vref1不同的第二参考电压vref2。电平位移器50根据第一参考电压vref1调整信号e1与信号e2以分别得到时钟信号ma与时钟信号mb，且根据第二参考电压vref2调整信号e1与信号e2以分别得到时钟信号ma1与时钟信号mb1。举例而言，信号e1与信号e2先后被输出。当电平位移器50接收输出信号e1，经第一传输路径51并通过运算放大器510与第一参考电压vref1得到时钟信号ma，而经第二传输路径52并通过运算放大器511与第二参考电压vref2得到时钟信号ma1。当电平位移器50接收输出信号e2，经第一传输路径51并通过运算放大器510与第一参考电压vref1得到时钟信号mb，而经第二传输路径52并通过运算放大器511与第二参考电压vref2得到时钟信号mb1。借此产生不同时钟信号。

如图13所示，电平位移器50具有第一传输路径51及第二传输路径52。第二传输路径52上设置有多个延迟元件520。在图13的实施例，延迟元件520为逻辑门的组合。电平位移器50接收信号e1与信号e2以分别得到时钟信号ma与时钟信号mb，且根据延迟元件调整信号e1与信号e2以分别得到时钟信号ma1与时钟信号mb1。举例而言，信号e1与信号e2先后被输出。当电平位移器50接收输出信号e1，经第一传输路径51得到时钟信号ma，而经第二传输路径52并通过延迟元件520得到时钟信号ma1。当电平位移器50接收输出信号e2，经第一传输路径51得到时钟信号mb，而经第二传输路径52并通过延迟元件520得到时钟信号mb1。借此产生不同时钟信号。

如图14所示，电平位移器50具有第一传输路径51及第二传输路径52。第二传输路径52上设置有多个延迟元件。在图14的实施例，延迟元件为电阻522与电容524的组合。电平位移器50接收信号e1与信号e2以分别得到时钟信号ma与时钟信号mb，且根据延迟元件调整信号e1与信号e2以分别得到时钟信号ma1与时钟信号mb1。举例而言，信号e1与信号e2先后被输出。当电平位移器50接收输出信号e1，经第一传输路径51并通过运算放大器512、运算放大器514与参考电压vref得到时钟信号ma，而经第二传输路径52并通过运算放大器513、运算放大器515、延迟元件(可调电阻与电容)与参考电压vref得到时钟信号ma1。当电平位移器50接收输出信号e2，经第一传输路径51并通过运算放大器512、运算放大器514与参考电压vref得到时钟信号mb，而经第二传输路径52并通过运算放大器513、运算放大器515、延迟元件(可调电阻与电容)与参考电压vref得到时钟信号mb1。其余时钟信号亦可以相同或相似方式，借此产生不同时钟信号。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求的精神及范围的修改及等同设置均包含于本发明的范围内。