像素电路及其控制方法、显示面板、显示装置与流程

本发明涉及显示领域，特别是涉及像素电路及其控制方法、显示面板、显示装置。

背景技术：

有机发光显示面板因其具有对比度高、低功耗、视角广、反应速度快等优点，被越来越多地应用到显示领域。通常，有机发光显示面板中包含阵列排布像素电路，像素电路通常包括发光二极管d1和电源，流经发光二极管d1的电流与电源电压有关。而在显示面板中，每个发光二极管与电源的距离不同，故电压传输的过程中产生的线上压降也不同，因而每个发光二极管d1实际得到的电源电压不同，故流过发光二极管d1的电流不同，发光二极管d1的亮度也不同，导致显示面板的发光亮度不均匀。

技术实现要素：

基于此，有必要针对由于线上压降导致显示面板发光不均匀的问题，提供一种像素电路及其控制方法、显示面板、显示装置。

一种像素电路，包括：晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、电容c1及发光二极管d1；

所述晶体管t4的控制端用于输入第一扫描信号，所述晶体管t4的第一极分别连接所述晶体管t3的第二极、所述晶体管t1的控制端和所述电容c1的第一极板，所述晶体管t4的第二极连接所述晶体管t7的第二极，用于输入第一参考电压vref1；

所述晶体管t7的控制端用于输入所述第一扫描信号，所述晶体管t7的第一极分别连接所述发光二极管d1的阳极和所述晶体管t6的第二极，所述发光二极管d1的阴极用于输入第二电源vss；

所述晶体管t6的控制端用于输入发光控制信号，所述晶体管t6的第一极分别连接所述晶体管t1的第二极和所述晶体管t3的第一极，所述晶体管t3的控制端用于输入第二扫描信号；

所述晶体管t2的控制端用于输入所述第二扫描信号，所述晶体管t2的第一极用于输入数据信号，所述晶体管t2的第二极分别连接所述晶体管t1的第一极、所述晶体管t9的第一极和所述晶体管t5的第二极；

所述晶体管t8的控制端用于输入第三扫描信号，所述晶体管t8的第一极用于输入第二参考电压vref2，所述晶体管t8的第二极分别连接所述电容c1的第二极板和所述晶体管t9的第二极，所述晶体管t9的控制端用于输入所述发光控制信号；

所述晶体管t5的控制端用于输入所述发光控制信号，所述晶体管t5的第一极用于输入第一电源vdd。在其中一个实施例中，所述第一参考电压vref1的电压值小于所述第二电源vss的电压值。

在其中一个实施例中，所述晶体管t1、所述晶体管t2、所述晶体管t3、所述晶体管t4、所述晶体管t5、所述晶体管t6、所述晶体管t7、所述晶体管t8及所述晶体管t9均为p型晶体管或均为n型晶体管。

在其中一个实施例中，所述晶体管t1、所述晶体管t2、所述晶体管t3、所述晶体管t4、所述晶体管t5、所述晶体管t6、所述晶体管t7、所述晶体管t8及所述晶体管t9为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管以及非晶硅薄膜晶体管中的任一种。

一种显示面板，包括阵列排布的多个像素电路，其中，所述像素电路为前述像素电路。

一种显示装置，包括前述显示面板。

上述像素电路、显示面板及显示装置，利用第二参考电压vref2通过电容c1对晶体管t1的控制端进行补偿，以使流过晶体管t1的驱动电流与第二参考电压vref2有关而与第一电源vdd无关。由于驱动电流流经电源线，在驱动电流与第一电源vdd无关的情况下，电源线上的电流-电阻压降对驱动电流无影响，进而可以提高屏体的发光均一性。

一种像素电路的驱动方法，基于前述像素电路，包括：

初始化阶段，所述第一扫描信号及所述第三扫描信号均为低电平信号，所述第二扫描信号及所述发光控制信号均为高电平信号，所述第一参考电压vref1用于初始化所述像素电路；

数据写入阶段，所述第二扫描信号及所述第三扫描信号均为低电平信号，所述第一扫描信号及所述发光控制信号均为高电平信号，以使所述数据信号写入所述像素电路；

发光阶段，所述发光控制信号为低电平信号，所述第一扫描信号、所述第二扫描信号及所述第三扫描信号均为高电平信号，以使所述发光二极管发光。

在其中一个实施例中，在所述初始化阶段，所述第一扫描信号控制所述晶体管t4和所述晶体管t7打开；

所述第一参考电压vref1通过所述晶体管t4对所述电容c1的第一极板和所述晶体管t1的栅极进行初始化，同时，所述第一参考电压vref1通过所述晶体管t7对所述发光二极管d1的阳极进行初始化。

在其中一个实施例中，在所述数据写入阶段，所述第二扫描信号控制所述晶体管t2打开，所述数据信号通过所述晶体管t2写入所述晶体管t1的第一极，以使所述晶体管t1的第一极的电位为vdata，所述晶体管t1的控制端的电位为vdata-|vth|。

在其中一个实施例中，在所述发光阶段，所述发光控制信号控制所述晶体管t5、所述晶体管t9打开，以使所述第一电源vdd写入所述晶体管t1的第一极和所述电容c1的第二极板，所述晶体管t1的第一极的电位为vdd，所述晶体管t1的控制端的电位为vdata-|vth|+vdd-vref2。

本申请的提供的像素电路的驱动方法通过增加第二参考电压补偿了第一电源线上的电流-电阻压降，同时，也补偿了阈值电压对发光电流的影响，提高了屏体发光的均一性。

附图说明

图1为本申请的一个实施例提供的像素电路的电路图；

图2为本申请的一个实施例提供的像素电路驱动方法的时序图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。

需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是在于限制本发明。

请参见图1，本申请的一个实施例提供一种像素电路，包括晶体管t1，晶体管t2，晶体管t3，晶体管t4，晶体管t5，晶体管t6，晶体管t7，晶体管t8，晶体管t9，电容c1及发光二极管d1。

像素电路还包括第一扫描信号输入端，分别连接晶体管t4的控制端和晶体管t7的控制端，用于输入第一扫描信号。第二扫描信号输入端分别连接晶体管t2和晶体管t3的控制端，用于输入第二扫描信号。第三扫描信号输入端连接晶体管t8的控制端。发光控制信号输入端分别连接晶体管t5的控制端、晶体管t6的控制端和晶体管t9的控制端，用于输入发光控制信号。数据信号输入端口连接晶体管t2的第一极，用于输入数据信号。

其中，晶体管t4的控制端用于输入第一扫描信号scan1，晶体管t4的第一极分别连接晶体管t3的第二极、晶体管t1的控制端和电容c1的第一极板。晶体管t4的第二极连接晶体管t7的第二极，且晶体管t4的第二极和晶体管t7的第二极用于输入第一参考电压vref1。晶体管t7的控制端用于输入第一扫描信号scan1，晶体管t7的第一极分别连接发光二极管d1的阳极和晶体管t6的第二极，发光二极管d1的阴极连接第二电源vss。晶体管t6的控制端用于输入发光控制信号em，晶体管t6的第一极分别连接晶体管t1的第二极和晶体管t3的第一极，晶体管t3的控制端用于输入第二扫描信号scan2。晶体管t2的控制端用于输入第二扫描信号scan2，晶体管t2的第一极用于输入数据信号，晶体管t2的第二极分别连接晶体管t1的第一极、晶体管t9的第一极和晶体管t5的第二极。晶体管t8的控制端用于输入第三扫描信号scan3，晶体管t8的第一极用于输入第二参考电压vref2，晶体管t8的第二极分别连接电容c1的第二极板和晶体管t9的第二极。晶体管t9的控制端用于输入发光控制信号em。晶体管t5的控制端用于输入所述发光控制信号em，所述晶体管t5的第一极用于输入第一电源vdd。

本实施例中，晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9均为开关晶体管，晶体管t1为驱动晶体管。电容c1为储能电容，发光二极管d1为oled(organiclight-emittingdiode,有机发光二极管)。本实施例中的晶体管均采用p型晶体管，可以理解的是，控制端为晶体管的栅极，第一极为晶体管的源极，第二极为晶体管的漏极，对晶体管的控制端施加低电平以使晶体管导通。当然，在其他实施例中，晶体管也可以是n型晶体管，在采用n型晶体管作为像素电路中的晶体管时，对晶体管的控制端输入高电平信号以使其导通。

第一扫描信号scan1可控制晶体管t4和晶体管t7导通，以使第一参考电压vref1对晶体管t1的栅极和发光二极管d1的阳极进行初始化。第二扫描信号scan2可控制晶体管t2导通，以使数据信号通过晶体管t2写入晶体管t1的第一极。第三扫描信号scan3可以控制晶体管t8导通，以使第二参考电压vref2写入电容c1的第二极板。

本实施例中，第一电源vdd可以是正电压，第二电源vss可以是负电压。驱动晶体管t1可以在第一电源vdd的作用下产生电流，该电流流过发光二极管d1以使发光二极管d1发光，发光二极管d1发光时，电流从发光二极管d1流向第二电源vss。

上述实施例提供的像素电路，利用第二参考电压vref2通过电容c1对晶体管t1的控制端进行补偿，以使流过晶体管t1的驱动电流与第二参考电压vref2有关而与第一电源vdd无关。由于驱动电流流经电源线，在驱动电流与第一电源vdd无关的情况下，电源线上的电流-电阻压降对驱动电流无影响，进而可以提高屏体的发光均一性。

在一个实施例中，晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9可以为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管以及非晶硅薄膜晶体管中的任一种。

本申请的一个实施例提供一种显示面板，包括阵列排布的前述像素电路。显示面板还包括数据驱动器、扫描驱动器和发光控制器。多条第一扫描信号线、第二扫描信号线和第三扫描信号线一端分别连接，每行像素电路，另一端连接扫描驱动器，扫描驱动器提供扫描信号，并通过扫描信号线传输至像素电路中。多条数据信号线一端连接每列像素电路，另一端连接数据驱动器，数据驱动器提供数据信号，并通过数据信号线传输至像素电路。多条发光控制信号线一端连接每行像素电路，另一端连接发光控制器，发光控制器提供发光控制信号，并通过发光控制信号线传输至像素电路。

本申请的一个实施例提供一种显示装置，包括上述显示面板。

请参见图1与图2，图1为本申请的一个实施例提供一种像素电路，图2为驱动图1所示像素电路的时序信号图。所述驱动方法包括以下三个阶段：

初始化阶段t1，第一扫描信号scan1和第三扫描信号scan3均为低电平，第二扫描信号scan2和发光控制信号em均为高电平，第一参考电压用于初始化所述像素电路。

数据写入阶段t2，第二扫描信号scan2和第三扫描信号scan3均为低电平信号，第一扫描信号scan1和发光控制信号em均为高电平。

发光阶段t3，发光控制信号em为低电平，第一扫描信号scan1、第二扫描信号scan2和第三扫描信号scan3均为高电平。

具体的，在初始化阶段t1，第一扫描信号scan1为低电平，故第一扫描信号scan1控制晶体管t4和晶体管t7打开，第一参考电压vref1对电容c1的第一极板、晶体管t1的控制端和发光二极管d1的阳极进行初始化。第三扫描信号scan3为低电平，故第三扫描信号scan3控制晶体管t8打开，第二参考电压vref2对电容c1的第二极板进行初始化。本实施例中，在初始化阶段t1对电容c1的第一极板和第二极板均进行了初始化，以使电容c1的第一极板和第二极板的电位分别保持为第一参考电压vref1和第二参考电压vref2。由于发光电流经第一电源vdd、晶体管t5、晶体管t1、晶体管t6和发光二极管d1流向第二电源vss，发光电流不流经提供第一参考电压vref1的第一参考电压线和提供第二参考电压vref2的第二参考电压线。因此第一参考电压线和第二参考电压线上不存在电流-电阻压降，故每个像素电路的初始化状态均相同，进而可以更好地保证屏体发光的均一性。

在数据写入阶段t2，第二扫描信号scan2为低电平信号，第二扫描信号scan2控制晶体管t2打开，数据信号通过晶体管t2将数据电压vdata写入晶体管t1的第一极，以使晶体管t1的第一极电位为vdata，数据电压对晶体管t1的第一极充电一段时间后，晶体管t1的控制端电位保持为vdata-|vth|，实现了对晶体管t1的阈值电压的补偿。第三扫描信号scan3也为低电平信号，故第三扫描信号scan3可控制晶体管t8导通，以在数据写入结束之前，第二基准电压vref2持续对电容c1的第二极板进行初始化，使得屏体具有更好的发光均一性。

在发光阶段t3，发光控制信号em为低电平，故发光控制信号em控制晶体管t5和晶体管t9打开，第一电源vdd将电源电压写入晶体管t1的第一极和电通c1的第二极板。故晶体管t1的第一极的电位为vdd。根据电容的耦合原理，在电压差不变的情况下，电容c1的第二极板电位发生变化，第一极板的电位也会随之发生变化。电容c1第二极板的电位变化量为vdd-vref2，故电容c1第一极板的电位变化量也为vdd-vref2，因此晶体管t1控制端的电位变化量为vdd-vref2，故晶体管t1的控制端的电位为vdata-|vth|+vdd-vref2。根据晶体管t1的漏电流公式可知，流过晶体管t1的漏电流与第一电源vdd无关。流过晶体管t1的漏电流即为流过发光二极管d1的发光电流，故发光电流与第一电源vdd无关，进而可以消除第一电源线上的电流-电阻压降对电流的影响，提高屏体的发光均一性。

基于图1和图2的像素电路的工作原理如下：

在初始化阶段t1，第一扫描信号scan1、第三扫描信号scan3均为低电平信号，第二扫描信号scan2和发光控制信号em均为高电平信号。晶体管t4、晶体管t7和晶体管t8导通，晶体管t2、晶体管t3、晶体管t5、晶体管t6、晶体管t9截止。

晶体管t4导通，第一参考电压vref1对晶体管t1的控制端和电容c1的第一极板进行初始化，第一参考电压vref1可以是负电压，第一参考电压vref1作用于晶体管t1的控制端可以使晶体管t1导通。晶体管t7导通，第一参考电压vref1对发光二极管d1的阳极进行初始化。晶体管t8导通，第二参考电压vref2对电容c1的第二极板进行初始化，故电容c1的第一极板和第二极板均被初始化。初始化阶段后，电容c1的第一极板的电位为vref1，电容第二极板的电位为vref2。

可以理解的是，第一参考电压vref1的电压值小于第二电源vss的电压值，以保证在初始化时发光二极管d1不发光。初始化可消除上一发光阶段的残留电流对本发光阶段的影响，保证所有像素电路均处于同一初始状态，可提高屏体的发光均一性。

在数据写入阶段t2，第二扫描信号scan2和第三扫描信号scan3均为低电平信号，第一扫描信号scan1和发光控制信号em为高电平信号。晶体管t2、晶体管t3和晶体管t8导通，在初始化阶段，晶体管t1已导通。晶体管t4、晶体管t7、晶体管t5、晶体管t6、晶体管t9截止。

由于晶体管t2导通，数据信号通过晶体管t2将数据电压vdata写入晶体管t1的第一极，当电路状态稳定后，晶体管t1的第一极电位为vdata，晶体管t1的控制端电位为vdata-|vth|，实现了对晶体管t1的阈值电压的补偿。晶体管t8保持导通状态，故电容c1的第二极板电压保持为第二参考电压vref2。

在发光阶段t3，发光控制信号em为低电平信号，第一扫描信号scan1、第二扫描信号scan2、第三扫描信号scan3为高电平信号，晶体管t5、晶体管t9、晶体管t6和晶体管t1导通，晶体管t4、晶体管t7、晶体管t2、晶体管t3、晶体管t8截止。

由于晶体管t5和晶体管t9导通，故第一电源vdd的电源电压写入晶体管t1的第一极和电容c1的第二极板，使得晶体管t1的第一极电位为vdd，电容c1的第二极板的电位为vdd。由于晶体管t3和晶体管t4截止，且电容c1的容量远大于其他晶体管的寄生电容，故电容c1的电压差不变，而电容c1的第二极板电位由数据写入阶段t2的vref2变为发光阶段t3的vdd，变化量为vdd-vref2。根据电容耦合原理，在电容c1的电压差保持不变的情况下，电容c1的第一极板的电位也会随第二极板的变化而变化，电容第一极板c1的电位即为晶体管t1控制端的电位，则晶体管t1的控制端的电位为vdata-|vth|+vdd-vref2。因此晶体管t1的vgs＝vdata-|vth|+vdd-vref2-vdd＝vdata-|vth|-vref2，流过晶体管t1的驱动电流为：

i＝k*(vgs-vth)²＝k*(vdata-|vth|-vref2+|vth|)²＝k*(vgs-vref2)²

其中，k＝1/2*μ*cox*w/l。μ是晶体管t1的电子迁移率，cox是晶体管t1单位面积的栅氧化层电容，w是晶体管t1的沟道宽度，l是晶体管t1的沟道长度。流过晶体管t1的驱动电流即为流过发光二极管d1的发光电流。由上述公式可以看出，流过发光二极管d1的发光电流与第一电源vdd的电压无关，与晶体管的阈值电压也无关，同时，发光电流不流经第二参考电压线。因此本申请的实施例提供的电路结构及其驱动方法通过增加第二参考电压补偿了第一电源线上的电流-电阻压降，同时，本申请的电路结构及其控制方法也补偿了阈值电压对发光电流的影响，提高了屏体发光的均一性。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。