用于提高器件稳定性的GOA单元的制作方法

本发明是有关于一种goa单元，特别是有关于一种用于提高器件稳定性的goa单元。

背景技术：

液晶显示面板(liquidcrystaldisplay，lcd)，简称液晶面板，具有机身薄、省电、无辐射等众多优点，得到了广泛地应用，例如：液晶电视、智能手机、数字相机、平板电脑、计算机屏幕、或笔记本电脑屏幕等，在平板显示领域中占主导地位。

液晶面板的工作原理是在薄膜晶体管阵列基板(thinfilmtransistorarraysubstrate，tftarraysubstrate)与彩色滤光片基板(colorfilter，cf)之间灌入液晶分子，并在两片基板上施加驱动电压来控制液晶分子的旋转方向，将背光模组的光线折射出来产生画面。

液晶面板内具有多个呈阵列式排布的像素，每个像素电性连接一个薄膜晶体管(tft)，薄膜晶体管的栅极(gate)连接至水平扫描线，源极(source)连接至垂直方向的数据线，漏极(drain)则连接至像素电极。在水平扫描线上施加足够的电压，会使得电性连接至该条水平扫描线上的所有tft打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。gatedriveronarray，简称goa，是利用现有的薄膜晶体管液晶面板的阵列(array)制程将栅极行扫描驱动电路集成制作在tft阵列基板上，实现对栅极进行扫描的驱动方式。使用goa驱动电路来代替传统的栅极驱动芯片(ic)，有机会提升产能并降低产品成本，而且可以使液晶面板更适合制作窄边框或无边框的显示产品。

现有的goa电路，通常包括级联的多个goa单元，每一级goa单元对应驱动一级水平扫描线。goa单元的主要结构包括上拉单元，上拉控制单元、下拉单元及下拉维持单元，以及负责电位抬高的自举(boaststrap)电容等；上拉单元主要负责将时钟信号(clock)输出为栅极信号；上拉控制单元负责控制上拉单元的打开时间，一般连接前面级goa电路传递过来的级传信号或者栅极信号；下拉单元负责在第一时间将栅极信号拉低为低电位，即关闭栅极信号；下拉维持单元则负责将栅极输出信号和上拉单元的栅极信号(通常称为q点)维持在关闭状态(即负电位)；自举电容则负责q点的二次抬升，这样有利于上拉单元的g(n)输出。

然而，在goa电路中，起始级goa单元是通过级传信号输出端stv的一启动信号来启动整个goa电路，其中所述级传信号输出端stv同时电性连接一上拉控制单元的薄膜晶体管的栅极(gate)及源极(source)，此时栅源电压vgs＝0。在第n级电路中，是通过将级传信号输出端st(n)及栅极信号输出端g(n)分别电性连接所述上拉控制单元的薄膜晶体管的栅极(gate)及源极(source)，其中级传信号输出端st(n)的低电位是一工作电压vssq，栅极信号输出端g(n)的低电位是一工作电压vssg，其中vssq-vssg＜-2v，即是此时栅源电压vgs小于-2v，在极端条件下，例如：长时间在高温或高压的环境下操作，容易造成所述goa电路中的上拉控制单元的薄膜晶体管失效。

技术实现要素：

本发明的目的在于提供一种用于提高器件稳定性的goa单元，利用复位信号端的电位设计，减少起始级goa单元的栅源电压，使其和第n级goa单元的栅源电压一致，因而能够防止在极端条件下所述起始级goa单元失效，并提高器件的稳定性。

为达成本发明的前述目的，本发明一实施例提供一种用于提高器件稳定性的goa单元，所述goa单元包括一上拉控制单元、一上拉单元、一下拉单元、一下拉维持单元以及一复位薄膜晶体管(t12)；所述上拉单元、所述下拉单元及所述下拉维持单元分别与第n级goa单元的栅极信号输出端(g(n))电性连接；所述上拉控制单元及所述下拉单元与所述第n级goa单元的栅极信号点(q(n))电性连接，所述复位薄膜晶体管(t12)的栅极电性连接一复位信号端(reset)，所述复位薄膜晶体管(t12)的源极电性连接一工作电压(vssq)，所述复位薄膜晶体管(t12)的漏极电性连接所述第n级goa单元的栅极信号点(q(n))；其中所述上拉控制单元包括一第一薄膜晶体管(t11)，其栅极电性连接一启动信号(stv)，漏极电性连接所述复位信号端(reset)，源极电性连接所述第n级goa单元的栅极信号点(q(n))。

在本发明的一实施例中，所述上拉控制单元还包括：一第二薄膜晶体管(t22)，其栅极电性连接所述第n级goa单元的栅极信号点(q(n))，源极电性连接第n级goa单元的级传信号输出端st(n)，漏极电性连接一时钟信号(ck)。

在本发明的一实施例中，所述上拉单元包括：一第三薄膜晶体管(t21)，其栅极电性连接所述第n级goa单元的栅极信号点(q(n))，源极电性接所述第n级goa单元的栅极信号输出端(g(n))，漏极电性连接一时钟信号(ck)。

在本发明的一实施例中，所述下拉单元包括：一第四薄膜晶体管(t41)，其栅极电性连接第n+m级goa单元的栅极信号输出端，m为自然数，漏极电性连接所述第n级goa单元的栅极信号点(q(n))，源极电性连接一工作电压(vssq)；及一第五薄膜晶体管(t31)，其栅极连接第n+m级goa单元的栅极信号输出端，漏极电性连接所述栅极信号输出端(g(n))，源极电性连接所述工作电压(vssg)。

在本发明的一实施例中，所述下拉维持单元包括：一第六薄膜晶体管(t32)，其栅极电性连接第n级goa单元的一节点(p(n))，源极及漏极分别电性连接所述栅极信号输出端(g(n))及工作电压(vssq)；一第七薄膜晶体管(t42)，其栅极电性连接所述节点(p(n))，源极及漏极分别电性连接所述第n级goa单元的栅极信号点(q(n))及工作电压(vssq)；一第八薄膜晶体管(t51)，其栅极电性连接一时钟信号(ck)，源极及漏极分别电性连接所述时钟信号(ck)及一第四薄膜晶体管(t53)的栅极；一第九薄膜晶体管(t53)，其源极及漏极分别电性连接所述时钟信号(ck)及所述节点(p(n))；一第十薄膜晶体管(t52)，其栅极电性连接所述第n级goa单元的栅极信号点(q(n))，源极及漏极分别电性连接一工作电压(vssg)及第四薄膜晶体管(t53)的栅极；及一第十一薄膜晶体管(t54)，其栅极电性连接所述第n级goa单元的栅极信号点(q(n))，源极及漏极分别电性连接所述工作电压(vssg)及所述节点(p(n))。

为达成本发明的前述目的，本发明一实施例提供一种用于提高器件稳定性的goa单元，所述goa单元包括一上拉控制单元、一上拉单元、一下拉单元、一下拉维持单元以及一复位薄膜晶体管(t12)；所述上拉单元、所述下拉单元及所述下拉维持单元分别与第n级goa单元的栅极信号输出端(g(n))电性连接；所述上拉控制单元及所述下拉单元与所述第n级goa单元的栅极信号点(q(n))电性连接，所述复位薄膜晶体管(t12)的栅极电性连接一复位信号端(reset)，所述复位薄膜晶体管(t12)的源极电性连接一工作电压(vssq)，所述复位薄膜晶体管(t12)的漏极电性连接所述第n级goa单元的栅极信号点(q(n))；其中所述上拉控制单元包括一第一薄膜晶体管(t11)，其栅极电性连接一启动信号(stv)，漏极电性连接一负载电阻而且所述负载电阻电性连接所述复位信号端(reset)，源极电性连接所述第n级goa单元的栅极信号点(q(n))。

在本发明的一实施例中，所述上拉控制单元还包括：一第二薄膜晶体管(t22)，其栅极电性连接所述第n级goa单元的栅极信号点(q(n))，源极电性连接第n级goa单元的级传信号输出端st(n)，漏极电性连接一时钟信号(ck)。

在本发明的一实施例中，所述上拉单元包括：一第三薄膜晶体管(t21)，其栅极电性连接所述第n级goa单元的栅极信号点(q(n))，源极电性接所述第n级goa单元的栅极信号输出端(g(n))，漏极电性连接一时钟信号(ck)。

在本发明的一实施例中，所述下拉单元包括：一第四薄膜晶体管(t41)，其栅极电性连接第n+m级goa单元的栅极信号输出端，m为自然数，漏极电性连接所述第n级goa单元的栅极信号点(q(n))，源极电性连接一工作电压(vssq)；及一第五薄膜晶体管(t31)，其栅极连接第n+m级goa单元的栅极信号输出端，漏极电性连接所述栅极信号输出端(g(n))，源极电性连接所述工作电压(vssg)。

在本发明的一实施例中，所述下拉维持单元包括：一第六薄膜晶体管(t32)，其栅极电性连接第n级goa单元的一节点(p(n))，源极及漏极分别电性连接所述栅极信号输出端(g(n))及工作电压(vssq)；一第七薄膜晶体管(t42)，其栅极电性连接所述节点(p(n))，源极及漏极分别电性连接所述第n级goa单元的栅极信号点(q(n))及工作电压(vssq)；一第八薄膜晶体管(t51)，其栅极电性连接一时钟信号(ck)，源极及漏极分别电性连接所述时钟信号(ck)及一第四薄膜晶体管(t53)的栅极；一第九薄膜晶体管(t53)，其源极及漏极分别电性连接所述时钟信号(ck)及所述节点(p(n))；一第十薄膜晶体管(t52)，其栅极电性连接所述第n级goa单元的栅极信号点(q(n))，源极及漏极分别电性连接一工作电压(vssg)及第四薄膜晶体管(t53)的栅极；及一第十一薄膜晶体管(t54)，其栅极电性连接所述第n级goa单元的栅极信号点(q(n))，源极及漏极分别电性连接所述工作电压(vssg)及所述节点(p(n))。

如上所述，本发明goa单元利用复位信号端的电位设计，实现减少起始级goa单元的上拉控制单元的薄膜晶体管漏电的问题，也就是减少起始级goa单元的栅源电压，使其和第n级goa单元的栅源电压一致，因而能够防止在极端条件下所述起始级goa单元失效，并提高器件的稳定性。

附图说明

图1是本发明用于提高器件稳定性的goa单元的一第一优先实施例的一架构示意图。

图2是本发明用于提高器件稳定性的goa单元的一第二优先实施例的一架构示意图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

请参照图1所示，为本发明goa单元的一第一优选实施例的一架构示意图。本发明的goa电路包括多个级联的goa单元，其中第n级goa单元对第n级水平扫描线的充电进行控制，所述第n级goa单元包括一上拉控制单元2、一上拉单元3、一下拉单元4、一下拉维持单元5以及一复位薄膜晶体管t12，本发明将于下文详细说明各实施例上述各组件的细部构造、组装关系及其运作原理。

续参照图1所示，所述上拉单元3、所述下拉单元4及所述下拉维持单元5分别与第n级goa单元的栅极信号输出端g(n)电性连接，而且所述上拉控制单元2及所述下拉单元4与所述第n级goa单元的栅极信号点q(n)电性连接。另外，所述复位薄膜晶体管t12的一栅极电性连接一复位信号端reset，所述复位薄膜晶体管t12的一源极电性连接一工作电压vssq，所述复位薄膜晶体管t12的一漏极电性连接所述第n级goa单元的栅极信号点q(n)。

续参照图1所示，所述上拉控制单元2主要为栅极信号点q(n)实现预充电，其中所述上拉控制单元2包括一第一薄膜晶体管t11及一第二薄膜晶体管t22，其中所述第一薄膜晶体管t11的一栅极电性连接一启动信号stv，所述第一薄膜晶体管t11的一漏极电性连接所述复位信号端reset，所述第一薄膜晶体管t11的一源极电性连接所述第n级goa单元的栅极信号点q(n)，另外，所述第二薄膜晶体管t22的一栅极电性连接所述第n级goa单元的栅极信号点q(n)，所述第二薄膜晶体管t22的一源极电性连接第n级goa单元的级传信号输出端st(n)，所述所述第二薄膜晶体管t22的一漏极电性连接一时钟信号ck。值得一提的是，所述第二薄膜晶体管t22为信号下传电路，主要为控制下一级信号的打开及关闭。

续参照图1所示，所述上拉单元3主要为提高栅极信号输出端g(n)的一电位，其中所述上拉单元3包括一第三薄膜晶体管t21，其中所述第三薄膜晶体管t21的一栅极电性连接所述第n级goa单元的栅极信号点q(n)，所述第三薄膜晶体管t21的一源极电性接所述第n级goa单元的栅极信号输出端g(n)，所述第三薄膜晶体管t21的一漏极电性连接一时钟信号ck。

续参照图1所示，所述下拉单元4主要为拉低栅极信号点q(n)，并且让栅极信号输出端g(n)的电位提高，其中所述下拉单元4包括一第四薄膜晶体管t41及一第五薄膜晶体管t31，其中所述第四薄膜晶体管t41的一栅极电性连接第n+m级goa单元的栅极信号输出端，例如：g(n+4)，其中m为自然数，所述第四薄膜晶体管t41的一漏极电性连接所述第n级goa单元的栅极信号点q(n)，所述第四薄膜晶体管t41的一源极电性连接一工作电压vssq，另外，所述第五薄膜晶体管t31的一栅极连接第n+m级goa单元的栅极信号输出端，例如：g(n+4)，所述第五薄膜晶体管t31的一漏极电性连接所述栅极信号输出端g(n)，而且所述第五薄膜晶体管t31的一源极电性连接所述工作电压vssg。

续参照图1所示，所述下拉维持单元5主要为控制栅极信号点q(n)，并且让栅极信号输出端g(n)的电位维持在一电压值，其中所述下拉维持单元5包括一第六薄膜晶体管t32、一第七薄膜晶体管t42、一第八薄膜晶体管t51、一第九薄膜晶体管t53、一第十薄膜晶体管t52及一第十一薄膜晶体管t54，其中所述第六薄膜晶体管t32的一栅极电性连接第n级goa单元的一节点p(n)，所述第六薄膜晶体管t32的一源极电性连接所述栅极信号输出端g(n)，所述第六薄膜晶体管t32的一漏极电性连接所述工作电压vssq；所述第七薄膜晶体管t42的一栅极电性连接所述节点p(n)，所述第七薄膜晶体管t42的一源极电性连接所述第n级goa单元的栅极信号点q(n)，所述第七薄膜晶体管t42的一漏极电性连接所述工作电压vssq；所述第八薄膜晶体管t51的一栅极电性连接一时钟信号ck，所述第八薄膜晶体管t51的一源极电性连接所述时钟信号ck，所述第八薄膜晶体管t51的一漏极电性连接所述第四薄膜晶体管t53的一栅极；所述第九薄膜晶体管t53的一源极电性连接所述时钟信号ck，所述第九薄膜晶体管t53的一漏极电性连接所述节点p(n)；所述第十薄膜晶体管t52的一栅极电性连接所述第n级goa单元的栅极信号点q(n)，所述第十薄膜晶体管t52的一源极电性连接一工作电压vssg，所述第十薄膜晶体管t52的一漏极电性连接第四薄膜晶体管t53的栅极；所述第十一薄膜晶体管t54的一栅极电性连接所述第n级goa单元的栅极信号点q(n)，所述第十一薄膜晶体管t54的一源极电性连接所述工作电压vssg，及所述第十一薄膜晶体管t54的一漏极电性连接所述节点p(n)。

依据上述的结构，现有的goa电路为防止启动过电流保护(ocp)，器件中大电流有设置reset电路及信号，goa单元将复位信号端reset的信号设计与所述启动信号stv同信号，在每次启动所述goa单元时，通过复位信号端reset/启动信号stv将栅极信号点q(n)残留的信号拉至一低电位信号。进一步来说，首先将复位信号端reset的信号接入goa电路的起始级的goa电路的源极(source)，而且栅极(gate)接入的信号仍然使用所述启动信号stv。所述启动信号stv和所述复位信号端reset分别输入不同的信号。所述启动信号stv的低电位一般是所述工作电压vssq的低电位，所述复位信号端reset一般为-8v，在本发明goa单元中，将低电位设为工作电压vssg的低电位-6v。这样就实现了起始级goa单元的栅源电压vgs及第n级goa单元的栅源电压vgs一致而为-2v的目的，因而能够可减轻在极端条件下，例如：长时间在高温或高压的环境下操作，起始级goa单元失效的问题，并且提高器件的稳定性。

如上所述，本发明goa单元利用复位信号端reset的电位设计，实现减少起始级goa单元的上拉控制单元的薄膜晶体管漏电的问题，也就是减少起始级goa单元的栅源电压vgs，使其和第n级goa单元的栅源电压vgs一致，因而能够防止在极端条件下所述起始级goa单元失效，而能够提高器件的稳定性。

请参照图2所示，为本发明用于提高器件稳定性的goa单元的一第二优先实施例的一架构示意图，其中的元件相似于本发明的第一优先实施例，并大致沿用相同元件名称及图号，所述第二优先实施例的差别特征在于：所述上拉控制单元2包括一第一薄膜晶体管t11，所述第一薄膜晶体管t11的一栅极电性连接一启动信号stv，所述第一薄膜晶体管t11的一漏极电性连接一负载电阻r，而且所述负载电阻r电性连接所述复位信号端reset，所述第一薄膜晶体管t11的一源极电性连接所述第n级goa单元的栅极信号点q(n)。

依据上述的结构，将所述复位信号端reset接入起始级goa单元的源极，栅极(gate)仍然使用启动信号stv，其中所述启动信号stv和所述复位信号端reset分别输入不同的信号，并且更进一步地，改变所述复位信号端reset的电阻电容延迟(rcdelay)。也就是说，在实际电路中，g(n)通常产生的电阻电容延迟较大，所述启动信号stv外接的负载较小，电阻电容延迟较小，因此，可以通过在所述复位信号端reset接入所述负载电阻r，用以增加所述复位信号端reset的负载。

如上所述，本发明的第二优先实施例goa单元同样能够利用复位信号端reset的电位设计，实现减少起始级goa单元的上拉控制单元的薄膜晶体管漏电的问题，也就是减少起始级goa单元的栅源电压vgs，使其和第n级goa单元的栅源电压vgs一致，因而能够防止在极端条件下所述起始级goa单元失效，而能够提高器件的稳定性。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。