像素驱动电路及其驱动方法以及显示面板与流程

本公开涉及显示技术领域，具体地涉及一种像素驱动电路及其驱动方法以及显示面板。

背景技术：

在显示领域，低温多晶硅(lowtemperaturepolycrystallinesillicon，ltps)工艺和氧化物(oxide)工艺(例如，igzo工艺)是常用来制造薄膜晶体管(tft)阵列基板的两种工艺。低温多晶氧化物(lowtemperaturepolycrystallineoxide，ltpo)工艺将ltps和oxide两种工艺融合，以期实现更为出色的显示性能。

技术实现要素：

本公开提出了一种像素驱动电路及其驱动方法以及显示面板。

根据本公开的一个方面，提出了一种像素驱动电路。所述像素驱动电路包括：发光元件；驱动子电路，电连接到第一节点、第二节点和第三节点，被配置为在第二节点的电压的控制下将第一节点和第三节点之间的路径导通，并使所述路径中产生用于使发光元件发光的电流；第一发光控制子电路和第二发光控制子电路，所述第一发光控制子电路电连接到发光控制信号线、第一电压信号线和所述第一节点，所述第二发光控制子电路电连接到所述发光控制信号线、所述第三节点和发光元件的第一端，所述第一发光控制子电路和所述第二发光控制子电路被配置为在来自所述发光控制信号线的发光控制信号的控制下，将所述用于使发光元件发光的电流传送到所述发光元件的第一端；驱动控制子电路，电连接到栅极驱动信号线、数据信号线和所述第一节点，被配置为在来自所述栅极驱动信号线的栅极驱动信号的控制下，将来自所述数据信号线的数据信号提供到所述第一节点；复位子电路，电连接到复位信号线、所述第二节点和所述发光元件的第一端，被配置为在来自所述复位信号线的复位信号的控制下，使用所述复位信号对所述第二节点和所述发光元件的第一端进行复位。

在一些实施例中，所述驱动子电路包括驱动晶体管、第一晶体管和存储电容。所述驱动晶体管的控制极电连接到所述第二节点，第一极电连接到所述第一节点，第二极电连接到所述第三节点；所述第一晶体管的控制极电连接到所述栅极驱动信号线，第一极电连接到所述第三节点，第二极电连接到所述第二节点；以及所述存储电容的第一端电连接到所述第一电压信号线，第二端电连接到所述第二节点。所述第一晶体管与所述驱动晶体管是不同类型的晶体管。

在一些实施例中，所述第一发光控制子电路包括第二晶体管，所述第二发光控制子电路包括第三晶体管。所述第二晶体管的控制极电连接到所述发光控制信号线，第一极电连接到所述第一电压信号线，第二极电连接到所述第一节点；所述第三晶体管的控制极电连接到所述发光控制信号线，第一极电连接到所述第三节点，第二极电连接到所述发光元件的第一端。所述第二晶体管和所述第三晶体管与所述驱动晶体管是相同类型的晶体管。

在一些实施例中，所述驱动控制子电路包括第四晶体管。所述第四晶体管的控制极电连接到所述栅极驱动信号线，第一极电连接到所述数据信号线，第二极电连接到所述第二节点。所述第四晶体管与所述驱动晶体管是不同类型的晶体管。

在一些实施例中，所述复位子电路包括第五晶体管和第六晶体管。所述第五晶体管的控制极和第一极共同电连接到所述复位信号线，第二极电连接到所述第二节点。所述第六晶体管的控制极和第一极共同电连接到所述复位信号线，第二极电连接到所述发光元件的第一端。所述第五晶体管和所述第六晶体管与所述驱动晶体管是相同类型的晶体管。

根据本公开的另一方面，提供了一种显示面板。所述显示面板包括：多条扫描线；多条数据线，与所述多条扫描线交叉设置；以及多个像素单元，以矩阵的形式设置在每个数据线和每个扫描线交叉处，并与对应的数据线和扫描线电连接，每个像素单元包括根据上述任一实施例的像素驱动电路。所述像素驱动电路所电连接的数据信号线由所述像素单元的对应数据线充当，所述像素驱动电路所电连接的栅极驱动信号线由所述像素单元的对应扫描线充当。

在一些实施例中，显示面板还包括多条发光控制线。所述多条发光控制线与所述多条扫描线或所述多条数据线平行的布置，并与所述多条扫描线或所述多条数据线分别电连接到相同的像素单元。所述像素驱动电路所电连接的发光控制信号线由所述像素单元的对应发光控制线充当。

在一些实施例中，所述显示面板还包括多个反相器，分别与所述多个扫描线一一对应地电连接。所述反相器的输入端与对应的扫描线电连接，所述反相器的输出端与对应的扫描线所驱动的像素单元的复位线电连接，其中，所述像素单元中的像素驱动电路所电连接的复位信号线由所述复位线充当。所述反相器还电连接到复位电平端和参考电平端，所述反相器被配置为在来自所述扫描线的栅极驱动信号的控制下将来自所述复位电平端的复位电平或来自所述参考电平端的参考电平提供到所述复位线。

在一些实施例中，所述反相器包括第一反相晶体管和第二反相晶体管。所述第一反相晶体管的控制极电连接到所述扫描线，第一极电连接到所述复位电平端，第二极电连接到所述复位线，所述第二反相晶体管的控制极电连接到所述扫描线，第二极电连接到所述参考电平端，第二极电连接到所述复位线。所述第一反相晶体管与所述第二反相晶体管是不同类型的晶体管。

在一些实施例中，所述复位电平是与驱动晶体管的有效电平相对应的电平，所述参考电平等于所述驱动晶体管的无效电平与所述驱动晶体管的阈值电压之和。

根据本公开的又一方面，提供了一种对根据上述任一实施例的像素驱动电路进行驱动的方法。所述方法包括：在第一时段，提供具有第一电平的发光控制信号，提供具有第二电平的栅极驱动信号和复位信号，以及提供具有第二电平的数据信号；在第二时段，提供具有第一电平的发光控制信号和栅极驱动信号，提供具有参考电平的复位信号，以及提供具有第一电平的数据信号；在第三时段，提供具有参考电平的复位信号，提供具有第二电平的发光控制信号、栅极驱动信号，以及提供具有第二电平的数据信号。所述第一电平是与驱动晶体管的无效电平相对应的电平，所述第二电平是与驱动晶体管的有效电平相对应的电平。

在一些实施例中，所述参考电平等于所述第一电平与所述驱动晶体管的阈值电压之和。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，图中：

图1示出了根据本公开实施例的像素驱动电路的示意方框图。

图2示出了图1的像素驱动电路的根据本公开的一个实施例的更为详细的结构。

图3a示出了图2的像素驱动电路的信号时序图。

图3b-图3d示出了图2的像素驱动电路的各阶段原理示意图。

图4示出了根据本公开实施例的显示面板的示意方框图。

图5示出了根据本公开实施例的显示面板的反相器的示意结构图。

图6示出了图5的反相器的更为详细的电路图。

图7示出了根据本公开实施例的像素驱动电路的驱动方法的流程图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。

除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。

此外，在本公开实施例的描述中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其他组件电连接。此外，这两个组件可以通过有线或无线方式电连接或耦接。

本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。根据在电路中的作用，本公开实施例使用的晶体管主要为开关晶体管。由于这里采用的薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，将晶体管的栅极称为控制极，将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极。

在以下示例中，描述了采用ltpo技术实现的像素驱动电路，其中，部分晶体管通过ltps工艺实现，其与晶体管通过氧化物(例如igzo)工艺实现。在下文中，将驱动晶体管等晶体管例示为通过ltps工艺实现的p型薄膜晶体管，并将其他一些晶体管例示为通过igzo工艺实现的n型晶体管。应该理解的是，这只是作为示例，在其他实施例中，本公开的各晶体管可以通过其他的工艺来实现，并可以属于不同的晶体管类型。

此外，在本公开实施例的描述中，术语“第一电平”和“第二电平”仅用于区别两个电平的幅度不同。在一些实施例中，“第一电平”可以是使相关晶体管截止的无效电平，“第二电平”可以是使相关晶体管导通的有效电平。下文中，由于驱动晶体管被示例为p型薄膜晶体管，因此“第一电平”被示例为高电平vh，“第二电平”被示例为低电平vl。

以下参考附图对本公开进行具体描述。

图1示出了根据本公开实施例的像素驱动电路100的示意方框图。

如图1所示，像素驱动电路100可以包括发光元件110、驱动子电路120、第一发光控制子电路130、第二发光控制子电路140、驱动控制子电路150和复位子电路160。

发光元件110可以是任何以电流驱动的发光元件，如oled发光单元。发光元件110具有第一端和第二端，第一端连接第二发光控制子电路140，第二端连接固定电压端elvss。在一些实施例中，第一端为发光元件110的阳极，第二端为发光元件110的阴极。

驱动子电路120电连接到第一节点n1、第二节点n2和第三节点n3，被配置为在第二节点n2的电压的控制下将第一节点n1和第三节点n3之间的路径导通，并使所述路径中产生用于使发光元件110发光的电流。

第一发光控制子电路130电连接到发光控制信号线em、第一电压信号线v1和第一节点n1。第二发光控制子电路140电连接到发光控制信号线em、第三节点n3和发光元件110的第一端。第一发光控制子电路130和第二发光控制子电路140被配置为在来自发光控制信号线em的发光控制信号的控制下，将用于使发光元件110发光的电流传送到发光元件110的第一端。

具体地，第一发光控制子电路130在发光控制信号的控制下从第一电压信号线v1接收第一电压，并将第一电压传递到驱动子电路120。在一些实施例中，第一电压可以是电源电压elvdd。在一些实施例中，elvdd高于第一电平(即高电平vh)。第二发光控制子电路140在发光控制信号的控制下将驱动子电路120产生的用于使发光元件110发光的电流提供至发光元件110的第一端。

驱动控制子电路150电连接到栅极驱动信号线gate、数据信号线data和第一节点n1。驱动控制子电路150被配置为在来自栅极驱动信号线gate的栅极驱动信号的控制下，将来自数据信号线data的数据信号提供到第一节点n1。

复位子电路160电连接到复位信号线reset、第二节点n2和发光元件110的第一端。复位子电路160被配置为在来自复位信号线reset的复位信号的控制下，使用复位信号对第二节点n2和发光元件110的第一端进行复位。

图2示出了图1的像素驱动电路100的根据本公开实施例的更为详细的结构。

如图2所示，驱动子电路120包括驱动晶体管md、第一晶体管m1和存储电容cst。

驱动晶体管md的控制极电连接第二节点n2，第一极与第一发光控制子电路130电连接于第一节点n1，第二极与第二发光控制子电路140电连接于第三节点n3。

第一晶体管m1的控制极接收栅极驱动信号gate，第一极电连接第三节点n3，第二极电连接第二节点n2。

存储电容cst的第一端电连接第一电压信号线v1以接收第一电压信号，第二极电连接第二节点n2。

第一晶体管m1与驱动晶体管md是不同类型的晶体管。具体地，在本示例性实施例中，以驱动晶体管md为p型晶体管进行描述，因此，第一晶体管m1示例性地为n型晶体管。

第一发光控制子电路130包括第二晶体管m2，并且第二发光控制子电路140包括第三晶体管m3。

具体地，第二晶体管m2的控制极电连接发光控制信号线em，第一极电连接第一电压信号线v1以接收第一电压信号，第二极电连接第一节点n1。

第三晶体管m3的控制极电连接发光控制信号线em，第一极电连接第三节点n3，第二极电连接发光元件110的第一端，

第二晶体管m2和第三晶体管m3与驱动晶体管md是相同类型的晶体管。在本示例性实施例中，第二晶体管m2和第三晶体管m3都是p型晶体管。

驱动控制子电路150包括第四晶体管m4。

第四晶体管m4的控制极电连接栅极驱动信号线gate，第一极电连接数据信号线data以接收数据信号，第二极电连接第二节点n2。

第四晶体管m4与驱动晶体管md是不同类型的晶体管。在本示例性实施例中，第四晶体管m4是n型晶体管。

复位子电路160包括第五晶体管m5和第六晶体管m6。

第五晶体管m5的控制极和第一极共同电连接到复位信号线reset，第二极电连接到第二节点n2。

第六晶体管m6的控制极和第一极共同电连接到复位信号线reset，第二极电连接到发光元件110的第一端。

第五晶体管m5和第六晶体管m6与驱动晶体管md是相同类型的晶体管。在本示例性实施例中，第五晶体管m5和第六晶体管m6是p型晶体管。

图3a示出了图2的像素驱动电路100的信号时序图。

具体地，参见图3a，在第一阶段t1期间，提供具有第一电平(即高电平vh)的发光控制信号(参见em)，并提供具有第二电平(即低电平vl)的复位信号(参见reset)和栅极驱动信号(参见gate)。

由此，在第一阶段t1期间，在发光控制信号的控制下，第二晶体管m2和第三晶体管m3截止；在栅极驱动信号的控制下，第一晶体管m1和第四晶体管m4截止；在复位信号的控制下，第五晶体管m5和第六晶体管m6导通。此时像素驱动电路100的原理示意图如图3b所示，应该指出的是，图3b中将本阶段截止的晶体管通过斜十字“×”标记。

在第五晶体管m5导通的情况下，低电平的复位信号传输到第二节点n2，在第六晶体管m6导通的情况下，低电平的复位信号传输到发光元件110的第一端。从而，低电平的复位信号使得驱动晶体管md的控制极变为低电平，这将使得驱动晶体管md导通。并且，发光元件110的阳极也变为低电平。从而，驱动晶体管md和发光元件110的阳极均被低电平复位。因此，第一阶段t1也被称为“复位阶段”。

在第二阶段t2期间，提供具有第一电平(即高电平vh)的发光控制信号和栅极驱动信号，提供具有参考电平的复位信号，并且提供具有第一电平的数据信号(参见data)。所述参考电平在驱动晶体管为p型晶体管的实施例中同样为高电平ref。在一些实施例中，高电平ref等于高电平vh与驱动晶体管的阈值电压(这里，认为n型晶体管的阈值电压vth为正值，p型晶体管的阈值电压为负值)之和。

由此，在第二阶段t2期间，在发光控制信号的控制下，第二晶体管m2和第三晶体管m3截止；在栅极驱动信号的控制下，第一晶体管m1和第四晶体管m4导通；在复位信号的控制下，第五晶体管m5和第六晶体管m6截止。此时像素驱动电路100的原理示意图如图3c所示，应该指出的是，图3c中将本阶段截止的晶体管通过斜十字“×”标记。

在第四晶体管m4导通的情况下，高电平的数据信号传输到第一节点n1。由于在上一阶段中驱动晶体管md处于导通状态，此时驱动晶体管md仍处于导通状态，从而高电平的数据信号继续传输到第三节点n3。在第一晶体管m1导通的情况下，高电平的数据信号(电压vdata)继续传输到第二节点n2对处于低电平的第二节点n2进行充电。随着第二节点n2的电压不断上升，驱动晶体管md的栅源电压vgs从vl-vdata逐渐增加，直到vgs＝vth为止，其中vth为驱动晶体管md的阈值电压。此时，驱动晶体管md不再导通，同时停止对第二节点n2进行充电。此时，第二节点n2处(即md的控制极)的电压为vg＝vgs+vs＝vdata+vth。数据电压vdata已经写入第二节点n2。因此，此第二阶段t2也可以称为“数据电压写入阶段”。在一些实施例中，vdata可以具有第一电平(即高电平vh)。

在第三阶段t3期间，提供具有参考电平(即高电平ref)的复位信号，并且提供具有第二电平(即低电平vl)的发光控制信号和栅极驱动信号。

由此，在第三阶段t3期间，在发光控制信号的控制下，第二晶体管m2和第三晶体管m3导通；在栅极驱动信号的控制下，第一晶体管m1和第四晶体管m4截止；在复位信号的控制下，第五晶体管m5和第六晶体管m6截止。此时像素驱动电路100的原理示意图如图3d所示，应该指出的是，图3d中将本阶段截止的晶体管通过斜十字“×”标记。

在第二晶体管m2导通的情况下，第一电压v1(即elvdd)传输到第一节点n1，即驱动晶体管md的源极电压vs＝elvdd。此时，由于第一晶体管m1和第五晶体管m5都截止，第二节点n2处于浮置状态，其电压保持为vdata+vth，即驱动晶体管md的控制极电压vg＝vdata+vth，从而，vgs＝vdata+vth-elvdd，其小于vth，使得驱动晶体管md导通。在第三晶体管m3导通的情况下，驱动晶体管md产生的驱动电流id施加到发光单元110的阳极，并驱动发光单元发光。因此，第三阶段t3也被称为“发光阶段”。

具体地，驱动电流id的表达式为：

id＝k·(vgs-vth)²

＝k·(vdata+vth-elvdd-vth)²

＝k·(elvdd-vdata)²

其中，k为关联于驱动晶体管md的电流常数，与驱动晶体管md的工艺参数和几何尺寸有关。由以上公式可知，用于驱动发光元件110进行发光的驱动电流id与驱动晶体管md的阈值电压vth无关。

在本公开的上述实施例中，像素驱动电路在对驱动晶体管md的阈值电压进行了补偿的基础上实现了对发光元件的驱动。应该注意到，本公开的像素驱动电路中只连接到栅极驱动信号线gate、发光控制信号线em、复位信号线reset和数据信号线data，并不需要像相关技术的像素驱动电路中一样将每个像素驱动电路与初始信号线vint电连接。因此，根据本公开实施例的像素驱动电路能够节省布线空间，实现更为紧致的电路布局，更有利于高ppi的实现。

此外，由上文可知，在数据电压写入阶段t2和发光阶段t3期间，第五晶体管m5的第一极接收具有高电平ref的参考电平。在一些实施例中，高电平ref等于高电平vh与驱动晶体管md的阈值电压vth之和，即ref＝vh+vth。在一些实施例中，在数据电压写入阶段t2和发光阶段t3期间，第五晶体管m5的第二极(即第二节点n2)的电压为vdata+vth＝vh+vth。从而，在这一实施例中，当第五晶体管m5发生漏电时，并不会对第二节点n2进行放电，从而能够抑制驱动晶体管md的栅极漏电。根据本公开实施例的像素驱动电路与相关技术相比具有明显的优势。

图4示出了根据本公开实施例的显示面板400的示意方框图。如图4所示，显示面板400可以包括多条扫描线sl；多条数据线dl，与所述多条扫描信号线sl纵横交叉设置；以及多个像素单元410，以矩阵的形式设置在每个扫描信号线和每个数据信号线的交叉处，并且与对应的数据线dl和扫描线sl电连接。所述多个像素单元410中的每一个中设置有根据本公开实施例的像素驱动电路，例如根据图1或图2所示的像素驱动电路100。

具体地，像素驱动电路100所电连接的数据信号线由像素单元410的对应数据线dl充当，像素驱动电路100所电连接的栅极驱动信号线由像素单元410的对应扫描线sl充当。

在一些实施例中，所述显示面板400还可包括多条发光控制线el，所述多条发光控制线el与所述多条扫描线sl或所述多条数据线dl平行的布置，并与所述多条扫描线sl或所述多条数据线dl分别电连接到相同的像素单元410，

具体地，像素驱动电路100所电连接的发光控制信号线由像素单元410的对应发光控制线el充当。

在一些实施例中，像素驱动电路100所接收的复位信号由像素单元410的对应扫描线sl的按照扫描顺序的前一扫描线sl提供。

在一些实施例中，显示面板400还包括多个反相器。所述多个反相器分别与所述多个扫描线sl一一对应地电连接。

图5示出了反相器500的示意结构图。

如图5所示，反相器500的输入端与(对应的)扫描线sl电连接，反相器500的输出端与扫描线sl所驱动的像素单元410的复位线rst电连接。像素单元410中的像素驱动电路100所电连接的复位信号线reset由所述复位线rst充当。

反相器500还电连接到复位电平端vinit和参考电平端vref。反相器500被配置为在来自扫描线sl的栅极驱动信号的控制下将来自复位电平端vinit的复位电平或来自参考电平端vref的参考电平提供到复位线rst。

在一些实施例中，复位电平是与驱动晶体管md的有效电平相对应的电平(例如，在上述实施例中的低电平vl)，参考电平ref等于驱动晶体管md的无效电平与驱动晶体管md的阈值电压vth之和(例如，在上述实施例中ref＝vh+vth)。

图6示出了反相器500的更为详细的电路图。

反相器500包括第一反相晶体管mi1和第二反相晶体管mi2。第一反相晶体管mi1的控制极电连接到扫描线sl，第一极电连接到复位电平端vinit，第二极电连接到复位线rst。第二反相晶体管mi2的控制极电连接到扫描线sl，第二极电连接到参考电平端vref，第二极电连接到复位线rst。第一反相晶体管mi1与第二反相晶体管mi2是不同类型的晶体管。例如，如图6所示，第一反相晶体管mi1为n型晶体管，第二反相晶体管mi2为p型晶体管。

通过图6所示的反相器的示例电路，能够在来自扫描线的栅极驱动信号的基础上得到像素驱动电路中所需要的复位信号，栅极驱动信号和复位信号的相位可参考图3a所示的时序图。

图7示出了根据本公开实施例的像素驱动电路的驱动方法700的流程图。所述驱动方法700可以用于驱动根据图1或图2所示的像素驱动电路100。

如图7所示，在步骤s710中，在第一时段，提供具有第一电平的发光控制信号，提供具有第二电平的栅极驱动信号和复位信号，以及提供具有第二电平的数据信号。

在步骤s720中，在第二时段，提供具有第一电平的发光控制信号和栅极驱动信号，提供具有参考电平的复位信号，以及提供具有第一电平的数据信号。

在步骤s730中，在第三时段，提供具有参考电平的复位信号，提供具有第二电平的发光控制信号、栅极驱动信号，以及提供具有第二电平的数据信号。

其中，第一电平是与驱动晶体管的无效电平相对应的电平，第二电平是与驱动晶体管的有效电平相对应的电平。

在一些实施例中个，参考电平等于第一电平与驱动晶体管的阈值电压之和。

上文中结合图2对所述方法700在不同实施例中的驱动过程进行了描述，在此不再赘述。

以上的详细描述通过使用示意图、流程图和/或示例，已经阐述了众多实施例。在这种示意图、流程图和/或示例包含一个或多个功能和/或操作的情况下，本领域技术人员应理解，这种示意图、流程图或示例中的每一功能和/或操作可以通过各种结构、硬件、软件、固件或实质上它们的任意组合来单独和/或共同实现。

虽然已参照几个典型实施例描述了本公开，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本公开能够以多种形式具体实施而不脱离公开的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。