像素驱动电路及显示面板的制作方法

本申请涉及显示技术领域，具体涉及一种像素驱动电路及显示面板。

背景技术：

oled(organiclightemittingdiode，有机发光二极管)显示面板具有高亮度、宽视角、响应速度快、低功耗等优点，目前已被广泛地应用于高性能显示领域中。其中，在oled显示器面板中，像素被设置成包括多行、多列的矩阵状，每一像素通常采用由两个晶体管与一个电容构成，俗称2t1c电路，但晶体管存在阈值电压漂移的问题，因此，oled像素驱动电路需要相应的补偿结构。目前，oled像素驱动电路的补偿结构较为复杂，其操作难度较大，且发光器件的发光时间较短。

技术实现要素：

本申请实施例的目的在于提供一种像素驱动电路及显示面板，能够解决现有的像素驱动电路的补偿结构较为复杂，其操作难度较大，且发光器件的发光时间较短的技术问题。

本申请实施例提供一种像素驱动电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容、第二电容、第三电容以及发光器件；

所述第一晶体管的栅极电性连接于第一节点，所述第一晶体管的源极电性连接于第二节点，所述第一晶体管的漏极电性连接于第三节点；

所述第二晶体管的栅极电性连接于第一控制信号，所述第二晶体管的源极电性连接于所述第二节点，所述第二晶体管的漏极电性连接于所述第三节点；

所述第三晶体管的栅极电性连接于第四节点，所述第三晶体管的源极电性连接于第一电源信号，所述第三晶体管的漏极电性连接于所述第二节点；

所述第四晶体管的栅极电性连接于第二控制信号，所述第四晶体管的源极电性连接于所述第一电源信号，所述第四晶体管的漏极电性连接于所述第四节点；

所述第五晶体管的栅极电性连接于所述第一控制信号，所述第五晶体管的源极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述第三节点；

所述第六晶体管的栅极电性连接于第三控制信号，所述第六晶体管的源极电性连接于数据信号，所述第六晶体管的漏极电性连接于所述第一节点；

所述第七晶体管的栅极电性连接于第四控制信号，所述第七晶体管的源极电性连接于参考信号，所述第七晶体管的漏极电性连接于所述第三节点；

所述第一电容的第一端电性连接于所述第二节点，所述第一电容的第二端电性连接于所述第四节点；

所述第二电容的第一端电性连接于所述第一节点，所述第二电容的第二端电性连接于所述第三节点；

所述第三电容的第一端电性连接于所述第三节点，所述第三电容的第二端电性连接于第二电源信号；

所述发光器件的阳极端电性连接于所述第三节点，所述发光器件的阴极端电性连接于所述第二电源信号。

在本申请所述的像素驱动电路中，所述第一控制信号、所述第二控制信号、所述第三控制信号以及所述第四控制信号相组合先后对应于初始化阶段、阈值电压探测阶段、数据信号输入阶段、编程阶段以及发光阶段；其中，所述数据信号包括参考电位和显示电位，在所述初始化阶段和所述阈值电压探测阶段，所述数据信号的电位为所述参考电位；在所述数据信号输入阶段，所述数据信号的电位为所述显示电位。

在本申请所述的像素驱动电路中，在所述初始化阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为高电位，所述第四控制信号为高电位。

在本申请所述的像素驱动电路中，在所述阈值电压探测阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为高电位，所述第四控制信号为低电位。

在本申请所述的像素驱动电路中，在所述数据信号输入阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为高电位，所述第四控制信号为低电位。

在本申请所述的像素驱动电路中，在所述编程阶段，所述第一控制信号为低电位，所述第二控制信号为高电位，所述第三控制信号为低电位，所述第四控制信号为低电位。

在本申请所述的像素驱动电路中，在所述发光阶段，所述第一控制信号为高电位，所述第二控制信号为低电位，所述第三控制信号为低电位，所述第四控制信号为低电位。

在本申请所述的像素驱动电路中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管以及所述第七晶体管均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

在本申请所述的像素驱动电路中，所述发光器件为有机发光二极管。

本申请实施例还提供一种显示面板，包括以上所述的像素驱动电路。

本申请实施例提供的像素驱动电路及显示面板，采用7t3c结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，操作难度较低，且发光器件在编程阶段以及发光阶段发光，增加了发光器件的发光时间，从而提升显示面板的亮度和寿命。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的像素驱动电路的结构示意图；

图2为本申请实施例提供的像素驱动电路的时序图；

图3为申请实施例提供的像素驱动电路在图2所示的驱动时序下的初始化阶段的通路示意图；

图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的信号输入与阈值电压探测阶段的通路示意图；

图5为申请实施例提供的像素驱动电路在图2所示的驱动时序下的数据信号输入的通路示意图；

图6为申请实施例提供的像素驱动电路在图2所示的驱动时序下的编程阶段的通路示意图；以及

图7为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光阶段的通路示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括p型晶体管和/或n型晶体管两种，其中，p型晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

请参阅图1，图1为本申请实施例提供的像素驱动电路的结构示意图。如图1所示，本申请实施例提供的像素驱动电路，包括：第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第一电容c1、第二电容c2、第三电容coled以及发光器件d。该发光器件d可以为有机发光二极管。也即，本申请实施例采用7t3c结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，用了较少的元器件，结构简单稳定，节约了成本。该像素驱动电路中的第一晶体管t1为驱动晶体管。

其中，第一晶体管t1的栅极电性连接于第一节点a1，第一晶体管t1的源极电性连接于第二节点a2，第一晶体管t1的漏极电性连接于第三节点a3。第二晶体管t2的栅极电性连接于第一控制信号em2，第二晶体管t2的源极电性连接于第二节点a2，第二晶体管t2的漏极电性连接于第三节点a3。第三晶体管t3的栅极电性连接于第四节点a4，第三晶体管t3的源极电性连接于第一电源信号vdd，第三晶体管t3的漏极电性连接于第二节点a2。第四晶体管t4的栅极电性连接于第二控制信号em1，第四晶体管t4的源极电性连接于第一电源信号vdd，第四晶体管t4的漏极电性连接于第四节点a4。第五晶体管t5的栅极电性连接于第一控制信号em2，第五晶体管t5的源极电性连接于第一节点a1，第五晶体管t5的漏极电性连接于第三节点a3。第六晶体管t6的栅极电性连接于第三控制信号wr，第六晶体管t6的源极电性连接于数据信号data，第六晶体管t6的漏极电性连接于第一节点a1。第七晶体管t7的栅极电性连接于第四控制信号rd，第七晶体管t7的源极电性连接于参考信号vcm，第七晶体管t7的漏极电性连接于第三节点a3。第一电容c1的第一端电性连接于第二节点a2，第一电容c1的第二端电性连接于第四节点a4。第二电容c2的第一端电性连接于第一节点a1，第二电容c2的第二端电性连接于第三节点a3。第三电容coled的第一端电性连接于第三节点a3，第三电容coled的第二端电性连接于第二电源信号vss。发光器件d的阳极端电性连接于第三节点a3，发光器件d的阴极端电性连接于第二电源信号vss。

在一些实施例中，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6以及第七晶体管t7均为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。本申请实施例提供的像素驱动电路中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对像素驱动电路造成的影响。

请参阅图2，图2为本申请实施例提供的像素驱动电路的时序图。如图2所示，第一控制信号em2、第二控制信号em1、第三控制信号wr以及第四控制信号rd相组合先后对应于初始化阶段t1、阈值电压探测阶段t2、数据信号输入阶段t3、编程阶段t4以及发光阶段t5。其中，数据信号data包括参考电位vref和显示电位vdata，且参考电位vref的数值小于显示电位vdata的数值。在初始化阶段t1和阈值电压探测阶段t2，数据信号data的电位为参考电位vref。在数据信号输入阶段t3，数据信号data的电位为显示电位vdata。需要说明的是，本申请实施例的发光器件d在编程阶段t4以及发光阶段t5发光，增加了发光器件d的发光时间，从而提升显示面板的亮度和寿命。

在一些实施例中，在初始化阶段t1，第一控制信号em2为低电位，第二控制信号em1为高电位，第三控制信号wr为高电位，第四控制信号rd为高电位。

在一些实施例中，在阈值电压探测阶段t2，第一控制信号em2为低电位，第二控制信号em1为高电位，第三控制信号wr为高电位，第四控制信号rd为低电位。

在一些实施例中，在数据信号输入阶段t3，第一控制信号em2为低电位，第二控制信号em1为高电位，第三控制信号wr为高电位，第四控制信号rd为低电位。

在一些实施例中，在编程阶段t4，第一控制信号em2为低电位，第二控制信号em1为高电位，第三控制信号wr为低电位，第四控制信号rd为低电位。

在一些实施例中，在发光阶段t5，第一控制信号em2为高电位，第二控制信号em1为低电位，第三控制信号wr为低电位，第四控制信号rd为低电位。

进一步的，第一电源信号vdd和第二电源信号vss均为直流电压源，且第一电源信号vdd的电位大于第二电源信号vss的电位。

请参阅图3，图3为申请实施例提供的像素驱动电路在图2所示的驱动时序下的初始化阶段的通路示意图。首先，结合图2、图3所示，在初始化阶段t1，第一控制信号em2为低电位，第二控制信号em1为高电位，第三控制信号wr为高电位，第四控制信号rd为高电位。此时，第一晶体管t1、第三晶体管t3、第四晶体管t4、第六晶体管t6以及第七晶体管t7打开，第二晶体管t2以及第五晶体管t5关闭。

具体的，由于第四控制信号rd为高电位，使得第七晶体管t7打开，参考信号vcm经第七晶体管输出至第三节点a3，也即，此时，第一晶体管的漏极被充电至参考信号vcm的电位。由于第三控制信号wr为高电位，使得第六晶体管t6打开，数据信号data的参考电位vref经第六晶体管t6输出至第一节点a1，也即，此时，第一晶体管t1的栅极被充电至参考电位vref。第一晶体管t1被初始化。

另外，由于第二控制信号em1为高电位，使得第四晶体管t4打开，第一电源信号vdd经第四晶体管t4输出至第四节点a4，并存储在第一电容c1上。由于第四节点a4与第三晶体管t3的栅极电性连接，故此时第三晶体管t3打开，第一电源信号vdd再经第三晶体管t3输出至第二节点a2，并存储在第一电容c1上。也即，此时第三晶体管t3以及第四晶体管t4提供相应的电压至第一晶体管t1的源极，此时，第一晶体管t1打开。由于第一控制信号em2为低电位，使得第二晶体管t2以及第五晶体管t5关闭。

接着，请参阅图4，图4为申请实施例提供的像素驱动电路在图2所示的驱动时序下的阈值电压探测阶段的通路示意图。结合图2、图4所示，在阈值电压探测阶段t2，第一控制信号em2为低电位，第二控制信号em1为高电位，第三控制信号wr为高电位，第四控制信号rd为低电位。此时，第三晶体管t3、第四晶体管t4以及第六晶体管t6打开，第二晶体管t2、第五晶体管t5以及第七晶体管t7关闭。第一晶体管t1的栅极与源极之间的压差下降至一定值后，第一晶体管t1关闭。也即，第一晶体管t1在阈值电压探测阶段t2由打开状态转向关闭状态。

具体的，由于第三控制信号wr为高电位，使得第六晶体管t6打开，数据信号data的参考电位vref经第六晶体管t6输出至第一节点a1，并存储在第一电容c1上。也即，此时，第一电容c1的第一端的电位仍保持初始化阶段t1时第一电容c1第一端的电位不变。

由于第二控制信号em1为高电位，使得第四晶体管t4打开，第一电源信号vdd经第四晶体管t4输出至第四节点a4，并存储在第一电容c1上。由于第四节点a4与第三晶体管t3的栅极电性连接，故此时第三晶体管t3打开，第一电源信号vdd再经第三晶体管t3输出至第二节点a2，并存储在第一电容c1上。也即，此时第三晶体管t3以及第四晶体管t4提供相应的电压至第一晶体管t1的源极，此时，第一晶体管t1打开。

与此同时，由于第四控制信号rd为低电位，使得第七晶体管t7关闭，第一晶体管t1的漏级处于浮空的状态，被第一晶体管t1的源极不断充电，直至第一晶体管t1的漏级的电位等于vref-vth为止，其中，vth为第一晶体管t1的阈值电压。此时，第一晶体管t1的阈值电压被成功探测并存储在第一晶体管t1的漏极。另外，由于第一控制信号em2为低电位，使得第二晶体管t2以及第五晶体管t5关闭。

紧接着，请参阅图5，图5为本申请实施例提供的像素驱动电路在图2所示的驱动时序下的数据信号输入阶段的通路示意图。结合图2、图5所示，在数据信号输入阶段t3，第一控制信号em2为低电位，第二控制信号em1为高电位，第三控制信号wr为高电位，第四控制信号rd为低电位。此时，第三晶体管t3、第四晶体管t4以及第六晶体管t6打开，第二晶体管t2、第五晶体管t5以及第七晶体管t7关闭。第一晶体管t1在数据信号输入阶段t3由关闭状态转向打开状态。

具体的，由于第三控制信号wr为高电位，使得第六晶体管t6打开，数据信号data的显示电位vdata经第六晶体管t6输出至第一电容c1的第一端。由于电容耦合效应，第一电容c2的第二端也应相应变化，此时第一电容c1的第二端的电压为vref-vth+(vdata-vref)·c2/(c2+coled)。也即，第一晶体管t1的漏极的电压vref-vth+(vdata-vref)·c2/(c2+coled)，至此，第一晶体管t1的阈值电压以及数据信号data的显示电位vdata都成功被存储在第一晶体管t1的漏极。

随后，请参阅图6，图6为申请实施例提供的像素驱动电路在图2所示的驱动时序下的编程阶段的通路示意图。结合图2、图6所示，在编程阶段t4，第一控制信号em2为低电位，第二控制信号em1为高电位，第三控制信号wr为低电位，第四控制信号rd为低电位。此时，第一晶体管t1、第三晶体管t3以及第四晶体管t4打开，第二晶体管t2、第五晶体管t5、第六晶体管t6以及第七晶体管t7关闭。

具体的，由于第二电容c2的作用，使得第一晶体管t1的栅极的电位仍保持数据信号输入测阶段t3时第一晶体管t1栅极的电位。

由于第二控制信号em1为高电位，使得第四晶体管t4打开，第一电源信号vdd经第四晶体管t4输出至第四节点a4，并存储在第一电容c1上。由于第四节点a4与第三晶体管t3的栅极电性连接，故此时第三晶体管t3打开，第一电源信号vdd再经第三晶体管t3输出至第二节点a2，并存储在第一电容c1上，进而使得第三晶体管t3的栅极与漏极之间的压差慢慢调节至与发光器件d电流相适应，此时发光器件d可以正常发光。另外，由于第一控制信号em2、第三控制信号wr以及第四控制信号rd均为低电位，使得第二晶体管t2、第五晶体管t5、第六晶体管t6以及第七晶体管t7关闭。

最后，请参阅图7，图7为申请实施例提供的像素驱动电路在图2所示的驱动时序下的发光阶段的通路示意图。结合图2、图7所示，在发光阶段t5t4，第一控制信号em2为高电位，第二控制信号em1为低电位，第三控制信号wr为低电位，第四控制信号rd为低电位。此时，第二晶体管t2、第三晶体管t3以及第五晶体管t5打开，第一晶体管t1、第四晶体管t4、第六晶体管t6以及第七晶体管t7关闭。

具体的，由于第三控制信号wr为低电位，使得第六晶体管t6关闭。由于第一控制信号em2为高电位，使得第五晶体管t5打开，进而使得第一节点a1与第三节点a3短接，第一晶体管t1关闭。

由于第二控制信号em1为低电位，使得第四晶体管t4关闭。然而，由于第一电容c1的作用，使得第四节点a4的电位仍保持编程阶段t4阶段时第四节的电位。由于第四节点a4与第三晶体管t3的栅极电性连接，故此时第三晶体管t3也打开，第一电源信号vdd经第三晶体管t3输出至第二节点a2。也即，此时，第三晶体管t3的栅极与漏极之间的压差由第一电容c1维持，且第三晶体管t3的栅极与漏极之间的压差仍旧为编程阶段t4时第三晶体管t3的栅极与漏极之间的压差。从而保证流经发光器件d的电流不变。

另外，由于第一控制信号em2为高电位，使得第二晶体管t2以及第五晶体管t5打开。由于第五晶体管t5打开，使得第一晶体管t1的栅极以及漏极短接，从而使得第一晶体管t1的栅极以及漏极之间的压差趋近于零，此时，第一晶体管t1并无应力作用。也即，流经发光器件d的电流与第一晶体管t1的阈值电压无关。由于第五晶体管t5打开，原本流经第一晶体管t1的的电流现在通过第五晶体管t5流向发光器件d，不影响发光器件d的正常发光。

本申请实施例还提供一种显示面板，其包括以上所述的像素驱动电路，具体可参照以上对该像素驱动电路的描述，在此不做赘述。

本申请实施例提供的像素驱动电路及显示面板，采用7t3c结构的像素驱动电路对每一像素中的驱动晶体管的阈值电压进行有效补偿，该像素驱动电路的补偿结构较为简单，操作难度较低，且发光器件在编程阶段以及发光阶段发光，增加了发光器件的发光时间，从而提升显示面板的亮度和寿命。

以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。