像素驱动方法与流程

本发明一般涉及显示技术领域，具体涉及一种像素驱动方法。

背景技术：

随着amoled(active-matrixorganiclightemittingdiode；有源矩阵有机发光二极管)面板分辨率越来越高，源级驱动电路数量越来越多，造成了模组制造工艺上挑战。为减少源级驱动电路数量，引入了源级复用技术，即同一源级驱动器驱动两列，甚至更多列像素。

例如，在同一源级驱动器驱动两列像素时，在一数据写入周期的预充电阶段，控制每列像素与源级驱动器连接的开关管均需要开启一次，以对像素的源极走线写入预置电压，然后，在第一数据写入阶段控制其中一行的开关管开启一次以对当前行写入第一数据电压，在第二数据写入阶段另一行的开关管开启一次以对当前行写入第二数据电压。也即，在一数据写入周期，开关管需要开关两次，其交流负载较大。

技术实现要素：

本申请期望提供一种像素驱动方法，降低像素驱动过程中的交流负载。

第一方面，本发明提供一种像素驱动方法，应用于显示面板，所述显示面板包括n行2m列像素，以及m个源极驱动器，每一所述源极驱动器均具有两条驱动支路，每一驱动支路用于驱动一列所述像素，所述两条驱动支路依次记为第一驱动支路及第二驱动支路，第一驱动支路设置有第一开关元件，第二驱动支路设置有第二开关元件，一数据写入周期包括依次设置的预充电阶段、第一数据写入阶段和第二数据写入阶段；

在预充电阶段，开启所述第二开关元件对所述第二驱动支路连接的所述像素的源极走线写入预置电压，在预置电压充电结束后关闭所述第二开关元件，直至所述第二数据写入阶段，再次开启所述第二开关元件对所述第二驱动支路连接的当前行的所述像素写入第二数据电压；

在预充电阶段，所述第二驱动支路连接的所述像素的源极走线写入的预置电压稳定后，开启所述第一开关元件对第一驱动支路连接的所述像素的源极走线写入(也可称为充入)预置电压，直至所述第一数据写入阶段，对所述第一驱动支路连接的当前行的所述像素写入第一数据电压后，关闭所述第一开关元件。

进一步地，于同一所述数据写入周期，所述预置电压低于或高于所述第一数据电压及所述第二数据电压。

进一步地，于一所述数据写入周期之前，对所述当前行的所述像素的储能电容写入复位电压，以对所述像素进行复位。

进一步地，于一所述数据写入周期，所述预置电压、所述第一数据电压及所述第二数据电压为一行同步信号。

进一步地，所述第一开关元件及所述第二开关元件均为薄膜晶体管。

第二方面，本发明提供一种像素驱动方法，应用于显示面板，所述显示面板包括n行2m列像素，以及m个源极驱动器，每一所述源极驱动器均具有两条驱动支路，每一驱动支路用于驱动一列所述像素，所述两条驱动支路依次记为第一驱动支路及第二驱动支路，第一驱动支路设置有第一开关元件，第二驱动支路设置有第二开关元件，一数据写入周期包括依次设置的预充电阶段、第一数据写入阶段和第二数据写入阶段；

在预充电阶段，开启所述第二开关元件对所述第二驱动支路连接的所述像素的源极走线写入预置电压，在预置电压充电结束后关闭所述第二开关元件，直至所述第二数据写入阶段，再次开启所述第二开关元件对所述第二驱动支路连接的当前行的所述像素写入第二数据电压；

在第一数据写入阶段，开启所述第一开关元件对所述第一驱动支路连接的当前行的所述像素写入第一数据电压后，关闭所述第一开关元件。

进一步地，于同一所述数据写入周期，所述预置电压低于或高于所述第一数据电压及所述第二数据电压。

进一步地，于一所述数据写入周期之前，对所述当前行的所述像素的储能电容写入复位电压，以对所述像素进行复位。

进一步地，于一所述数据写入周期，所述预置电压、所述第一数据电压及所述第二数据电压为一行同步信号。

进一步地，所述第一开关元件及所述第二开关元件均为薄膜晶体管。

上述方案，于一数据写入周期，第一开关元件及第二开关元件仅开关一次，降低了第一开关元件及第二开关元件的开关频率，进而降低了交流负载，优化了功耗。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为实施本发明实施例像素驱动方法的显示面板的原理图；

图2为实施本发明实施例像素驱动方法的像素电路图；

图3为本发明其一实施例提供的像素驱动方法的时序图；

图4为本发明另一实施例提供的像素驱动方法的时序图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

本发明实施例提供的像素驱动方法，应用于显示面板，如图1所示，本发明实施例提供的显示面板amoledpanel包括栅极驱动器，n行2m列像素，以及m个源极驱动器，n、m均为自然数，n行像素依次表示为line[1]、line[2]、line[3]……line[y-1]、line[y]，2m列像素依次表示为row[1]、row[2]……row[x-1]、row[x]，每一源极驱动器均具有两条驱动支路，每一驱动支路用于驱动一列像素，两条驱动支路依次记为第一驱动支路及第二驱动支路，第一驱动支路设置有第一开关元件，第二驱动支路设置有第二开关元件。栅极驱动器的各支路依次表示为mux1、mux2、rst[1]、rst[2]/gate[1]、rst[3]/gate[2]……rst[y-2]/gate[y-3]、rst[y]/gate[y-1]、gate[y]，其中，mux1用于控制第一开关元件的开关，mux2用于控制第二开关元件的开关，rst[1]用于对第一行的像素进行重置，rst[y]/gate[y-1]用于控制第y-1行像素的开关管通断，及对第y行的像素进行复位。

本发明实施例中采用的第一开关元件、第二开关元件及开关管晶体管，该晶体管均可以为薄膜晶体管或场效应管，其可以是p型，也可以是n型。以下实施例将以p型为例进行说明，p型与n型的主要区别在于，p型为低电平导通，n型为高电平导通。为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际使用中，第一极可以是漏极，第二极可以是源极，或者，第一极可以是源极，第二极可以是漏极。

本发明实施例中的像素可以但不限于采用3t1c、4t1c、5t1c、6t1c、7t1c等像素电路，这里的t为晶体管，c为储能电容(亦可称为像素电容)。

以下实施例以7t1c像素电路为例进行说明，如图2所示，7t1c像素电路包括开关管t2，开关管t2的栅极与栅极驱动器对应的支路gate连接，开关管t2的第一极连接储能电容c的一极，储能电容c的另一极连接电源电压vdd，开关管t2的第一极还连接第一晶体管t1的第一极，第一晶体管t1的第二极连接复位信号init，第一晶体管t1的栅极连接栅极驱动器的对应支路rst(y)，开关管t2的第二极连接第三晶体管t3的第二极，第三晶体管t3栅极与开关管t2的第一极连接，第三晶体管t3的第一极连接第四晶体管t4的第一极，第四晶体管t4的第二极与对应的源极支路vdata连接，第四晶体管t4的栅极与栅极驱动器对应的支路gate连接，第三晶体管t3的第一极连接第五晶体管t5的第二极，第五晶体管t5的第一极连接电源电压vdd，第五晶体管t5的栅极连接发光控制信号em，开关管t2的第二极还连接第六晶体管t6的第一极，第六晶体管t6的第二极连接发光二极管，发光二极管接地vss，第六晶体管t6的栅极连接发光控制信号em，第六晶体管t6的第二极还连接第七晶体管t7的第一极，第七晶体管t7的第二极连接复位信号init，第七晶体管t7的栅极连接栅极驱动器的对应支路rst(y+1)。

一数据写入周期包括依次设置的预充电阶段、第一数据写入阶段和第二数据写入阶段；

在预充电阶段，开启所述第二开关元件对所述第二驱动支路连接的所述像素的源极走线写入预置电压，在预置电压充电结束后关闭所述第二开关元件，直至所述第二数据写入阶段，再次开启所述第二开关元件对所述第二驱动支路连接的当前行的所述像素写入第二数据电压；这里所说的开启第二开关元件，是指通过mux2向第二开关元件的栅极施加低电平，关闭第二开关元件，是指通过mux2向第二开关元件的栅极施加高电平。

在预充电阶段，所述第二驱动支路连接的所述像素的源极走线写入的预置电压稳定后，开启所述第一开关元件对第一驱动支路连接的所述像素的源极走线写入预置电压，直至所述第一数据写入阶段，对所述第一驱动支路连接的当前行的所述像素写入第一数据电压后，关闭所述第一开关元件。这里所说的开启第一开关元件，是指通过mux1向第一开关元件的栅极施加低电平，关闭第一开关元件，是指通过mux1向第一开关元件的栅极施加高电平。

在实际实施时，可以在关闭第二开关元件的同时开启第一开关元件，也可以关闭第二开关元件后开启第一开关元件，或关闭第二开关元件前开启第一开关元件。

上述方案，于一数据写入周期，第一开关元件及第二开关元件仅开关一次，降低了第一开关元件及第二开关元件的开关频率，进而降低了交流负载，优化了功耗。

进一步地，于同一数据写入周期，预置电压低于或高于第一数据电压及所述第二数据电压。

根据像素电路的类型(常白或常黑像素电路)，来确定预置电压是低于，还是高于第一数据电压及第二数据电压。例如若是常白像素电路，可以是预置电压高于第一数据电压及第二数据电压；若是常黑像素电路，可以是预置电压低于第一数据电压及第二数据电压。

进一步地，于一数据写入周期之前，对当前行的像素的储能电容写入复位电压，以对像素进行复位。在写入复位电压后，像素的储能电容中残留的电荷被放除，即清除了储能电容中残存的前一帧画面中的电荷，以便充后一帧画面的电压。

进一步地，于一数据写入周期，预置电压、第一数据电压及第二数据电压为一行同步信号。

进一步地，上述实施例中，第一开关元件及第二开关元件均为薄膜晶体管，例如为p型薄膜晶体管。

图3示出了本发明其中一个实施例的像素驱动方法的时序图，图图3中仅示出了4行10列像素予以说明，该4行像素的扫描信号依次表示为gate[1]、gate[2]、gate[3]、gate[4]，该10列像素的数据信号依次表示为data[1]、data[2]……data[9]、data[10]。

其中，t0-t2时刻为预充电阶段、t2-t5时刻为第一数据写入阶段、t5-t8时刻为第二数据写入阶段。

在一数据写入周期之前，即t0时刻前，栅极驱动器的rst[1]支路输出低电平，其对应控制的第一晶体管t1打开，像素电路写入复位电压vinit，在复位电压vinit写入完成后，rst[1]支路翻转输出高电平，第一晶体管t1关闭。

在t0时刻，栅极驱动器的mux2支路输出低电平，其对应控制的开关元件打开，源极驱动器受mux2支路控制的支路开启，源极驱动器向该开启的支路写入预置电压vpre，直至到t1时刻，受mux2支路控制的支路(源极走线)的预置电压vpre达到稳定，mux1支路和mux2支路输出翻转，即mux1支路输出低电平，mux2支路输出高电平，此时受mux2支路控制的支路(源极走线)断路处于浮空状态，该支路的寄生电容存储写入的预置电压vpre。源极驱动器受mux1支路控制的支路开启，源极驱动器向该开启的支路写入预置电压vpre。mux1支路和mux2支路输出可以同时翻转，也可以mux1支路早于mux2支路输出翻转，或mux1支路晚于mux2支路输出翻转。

在t2时刻，mux1支路和mux2支路控制的源极走线均已充电至预置电压vpre。此时，mux1支路依然输出低电平，则第一开关元件仍处于开启状态，源极驱动器向mux1支路控制的像素电路写入所需的灰阶电压data[1]，至t3时刻灰阶电压data[1]输出稳定，当前行的扫描信号gate[1]输出低电平，当前行像素的开关管t2开启，源极驱动器受mux1支路控制的支路对当前行像素写入灰阶电压data[1]，此时，受mux2支路控制的支路利用自身的寄生电容为受mux2支路控制的像素电路充电，直至t4时刻，受mux1支路控制的支路对当前行像素的数据写入结束，mux1支路输出高电平，第一开关元件关闭，受mux1支路控制的支路的当前行像素停止充电。

至t5时刻源极驱动器停止灰阶电压data[1]的输出，开始输出灰阶电压data[2]。

在t6时刻灰阶电压data[2]输出稳定，mux2支路输出低电平，第二开关元件开启，源极驱动器受mux2支路控制的支路对当前行像素写入灰阶电压data[2]，直至t7时刻，受mux2支路控制的支路对当前行像素的数据写入结束，当前行的扫描信号gate[1]输出高电平，当前行的开关管t2关闭，受mux2支路控制的支路的当前行像素停止充电，至t8时刻，一数据写入周期结束，开始下一数据写入周期。在当前行灰阶电压写入完成后，当前行的发光控制信号em[1]输出低电平，当前行发光，依次类推，直至第4行的发光控制信号em[4]输出低电平，第4行发光。

如图4所示，其为本发明提供的像素驱动方法另一实施例的时序图，该实施例与上述实施例的区别主要在于，在第一数据写入阶段，开启所述第一开关元件对所述第一驱动支路连接的当前行的所述像素写入第一数据电压后，关闭所述第一开关元件。

也即，其余上述实施例的主要区别在于，mux1支路输出低电平的时间点与上述实施例不同，上述实施例中是在预充电阶段mux1支路即输出低电平直至灰阶电压data[1]写入完成，而该实施例是从第一数据写入阶段mux1支路才输出低电平直至灰阶电压data[1]写入完成。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。