栅极驱动器和包括该栅极驱动器的有机发光显示装置的制作方法

相关申请的交叉引用

本申请要求2018年9月3日提交的韩国专利申请第10-2018-0104451号的权益，如同在本文中充分阐述的，出于所有目的通过引用将其并入本文。

本文件涉及栅极驱动器和包括该栅极驱动器的有机发光显示装置。

背景技术：

有源矩阵型有机发光显示装置包括自发光有机发光二极管(下文中称为“oled”)，并且具有高响应速度、高发光效率、高亮度和宽视角的优点。

有机发光显示装置包括用于驱动像素中包括的开关元件的栅极驱动器。开关元件的栅极电极通过栅极线连接至栅极驱动器。栅极驱动器生成栅极信号(扫描信号)，并且顺序地将栅极信号提供至栅极线。

这种有机发光显示装置采用外部补偿技术，以补偿像素之间的驱动特性偏差。另外，关于有机发光显示装置，已经进行了以下用于实现窄边框技术的研究：通过增加显示面板的显示表面的对图像进行显示的面积，向用户提供更宽的屏幕，而不是使显示表面的不显示图像的左右边缘区域最小化。

技术实现要素：

外部补偿技术基于用于在屏幕显示期间感测像素中的驱动特性变化的实时感测技术。为了实现实时感测，需要适合于此的栅极驱动器。此外，栅极驱动器被包括在显示面板的非显示区域中，并且栅极驱动器所在的非显示区域是边框区域。期望简化栅极驱动器以实现窄边框。

因此，本公开内容在不同的实施方式中提供适合于实现窄边框的栅极驱动器以及包括该栅极驱动器的有机发光显示装置。

此外，本公开内容在不同的实施方式中提供能够执行实时感测的栅极驱动器以及包括该栅极驱动器的有机发光显示装置。

根据本公开内容的实施方式的栅极驱动器包括多个级。每个级包括：第一上拉晶体管，其被配置成在q节点被自举至高于栅极导通电压的电压时将进位时钟输出至第一输出端子作为进位信号；第二上拉晶体管，其被配置成在q节点被自举时将扫描时钟输出至第二输出端子作为扫描信号；以及保持晶体管，其被配置成基于qb节点的电压进行操作，qb节点被配置成以与q节点的充电和放电相反的方式进行充电和放电，其中，该保持晶体管连接至第二输出端子和q节点，并且该保持晶体管与第一输出端子电隔离。

在另一实施例中，本发明提供一种有机发光显示装置，其包括具有多个级的栅极驱动器。每个级包括：第一上拉晶体管，其被配置成在q节点被自举至高于栅极导通电压的电压时将进位时钟输出至第一输出端子作为进位信号；第二上拉晶体管，其被配置成在q节点被自举时将扫描时钟输出至第二输出端子作为扫描信号；以及保持晶体管，其被配置成基于qb节点的电压进行操作，该qb节点被配置成以与q节点的充电和放电相反的方式进行充电和放电。保持晶体管连接到第二输出端子和q节点，并且保持晶体管与第一输出端子电隔离。有机发光显示装置还包括通过多个栅极线连接到栅极驱动器的多个像素。

附图说明

被包括以提供对本公开内容的进一步理解并且被并入且构成本说明书的一部分的附图示出了本公开内容的实施方式，并且与说明书一起用于说明本公开内容的原理。在附图中：

图1是示出根据本公开内容的实施方案的有机发光显示装置的图；

图2是示出图1的显示面板中包括的像素阵列的图；

图3是示出图2的像素阵列中包括的一个像素的结构的图；

图4是示出idw定时和sdw定时的图；

图5是示出用于idw的扫描信号和与扫描信号同步的数据信号的图；

图6a是对应于图5的编程时段的像素的等效电路图；

图6b是对应于图5的发光时段的像素的等效电路图；

图7是示出用于sdw的扫描信号和与该扫描信号同步的数据信号的图；

图8a是对应于图7的设置时段的像素的等效电路图；

图8b是对应于图7的感测时段的像素的等效电路图；

图8c是对应于图7的复位时段的像素的等效电路图；

图9是示出栅极移位寄存器中包括的级与信号线之间的连接的图；

图10是图9的栅极移位寄存器中包括的一个级的电路图；

图11是用于描述图10中包括的感测线选择器的操作的图；以及

图12是示出通过应用二极管输入结构作为进位输入结构来补充从进位输出端子移除保持晶体管时产生的副作用的图。

具体实施方式

通过以下关于附图的详细描述，本公开内容的优点、特征以及用于实现它们的方法将变得更加明显。然而，本公开内容不受下面所描述的实施方式的限制，并且以各种不同的形式实现，并且提供实施方式以使得本公开内容将是全面和完整的，并且将向本领域技术人员充分传达本公开内容的范围。

附图中示出的用于描述本公开内容的实施方式的形状、尺寸、比率、角度、数目等是示例性的，并且因此不限于图中所示的细节。贯穿说明书，相同的附图标记指代相同的元件。将进一步理解的是，当在本说明书中使用术语“包括”、“具有”和“包含”时，除非使用“仅”，否则可以添加其他部分。除非上下文另有明确说明，否则以单数形式描述的元件旨在包括多个元件。

在对部件进行解释时，除非另外明确描述，否则该部件被解释为包括误差范围。

应当理解的是，当元件被称为在另一元件“上”或“下”时，它可以“直接”在另一元件上或下，或者可以“间接”形成，使得还存在中间元件。

在对实施方式的以下描述中，“第一”和“第二”用于描述各种部件，但是这些部件不受这些术语的限制。这些术语用于区分一个部件与另一个部件。因此，在本公开内容的技术精神范围内，以下描述中提及的第一组件可以是第二组件。

虽然在本说明书中形成在显示面板的基板上的像素电路和栅极驱动器可以实现为n型金属氧化物半导体场效应晶体管(mosfet)结构的tft，但是本公开内容不限于此，它们也可以实现为p型mosfet结构的tft。tft是包括栅极、源极和漏极的三电极元件。源极是向晶体管提供载流子的电极。载流子从tft中的源极流出。漏极是载流子从其流至tft外部的电极。也就是说，在mosfet中载流子从源极流至漏极。在n型tft(nmos)的情况下，源极电压低于漏极电压，使得电子可以从源极流至漏极，因为载流子是电子。由于在n型tft中电子从源极流至漏极，所以电流从漏极流至源极。另一方面，在p型tft(pmos)的情况下，源极电压高于漏极电压，使得空穴可以从源极流至漏极，因为载流子是空穴。由于在p型tft中空穴从源极流至漏极，所以电流从源极流至漏极。注意，mosfet的源极和漏极不是固定的。例如，mosfet的源极和漏极可以根据施加的电压而改变。因此，在本说明书的实施方式的描述中，源极和漏极中的一个被称为第一电极，而另一个被称为第二电极。

在下文中，将参照附图详细描述本说明书的实施方式。在以下实施方案中，描述的重点在于作为显示装置的包括有机发光材料的有机发光显示装置。

在以下描述中，如果与本公开内容相关联的已知技术的详细描述将不必要地模糊本公开内容的要点，则将省略其详细描述。

在以下描述中，“前级”指的是位于参考级上方并且生成具有比从参考级输出的栅极信号的相位超前的相位的栅极信号的级。另外，“后级”指的是位于参考级下方并且生成具有比从参考级输出的栅极信号的相位滞后的相位的栅极信号的级。在以下描述中，构成本公开内容的栅极驱动器的开关元件可以实现为氧化物元件、非晶硅元件和多晶硅元件中的至少一种。另外，特定节点的激活意味着该节点被充有栅极导通电压，并且特定节点的去激活意味着该节点的电位被放电至栅极截止电压。

图1示出了根据本公开内容的实施方式的有机发光显示装置。图2是示出图1的显示面板中包括的像素阵列的图。图3是示出图2的像素阵列中包括的一个像素的结构的图。图4是示出执行idw和sdw的定时的图。

参照图1至图3，本公开内容的有机发光显示装置包括显示面板100、数据驱动器、栅极驱动器和定时控制器110。

显示面板100可以包括多条数据线15、参考电压线16和多条栅极线17。另外，像素pxl可以设置在数据线15、参考电压线16和栅极线17的交叉点处。此外，以矩阵形式布置的像素pxl可以在显示面板100的显示区域中形成图2中所示的像素阵列。

在像素阵列中，像素pxl可以在一个方向上被划分为线。例如，像素pxl可以在栅极线延伸的方向(或水平方向)上被划分为多个像素线line1至line4。这里，像素线是指沿水平方向布置的一组相邻像素pxl，而不是物理信号线。因此，构成同一像素线的像素pxl可以连接至同一栅极线17。

在像素阵列中，每个像素pxl可以通过数据线15连接至数模转换器(dac)121，并且通过参考电压线16连接至感测单元(su)122。参考电压线16可以连接至dac121，以提供参考电压。虽然dac121和感测单元su可以被嵌入在数据驱动器中，但是本公开内容不限于此。

在像素阵列中，每个像素pxl可以通过电源线18连接至高电压像素电源evdd。此外，每个像素pxl可以通过栅极线17连接至栅极驱动器。

每个像素pxl可以如图3中所示地实现。设置在第k(k为整数)像素线中的像素pxl包括驱动薄膜晶体管(tft)dt、存储电容器cst、第一开关tftst1和第二开关tftst2，并且第一开关tftst1和第二开关tftst2可以连接至同一栅极线17(k)。tft可以实现为p型、n型或p型和n型的混合型。此外，tft的半导体层可以包括非晶硅、多晶硅或氧化物。

oled包括连接至源极节点ns的阳极、连接至低电压像素电源evss的输入端子的阴极、设置在阳极与阴极之间的有机化合物层。驱动tftdt根据栅极节点ng与源极节点ns之间的电压差控制流过oled的驱动电流。驱动tftdt包括连接至栅极节点ng的栅极电极、连接至高电压像素电源evdd的输入端子的第一电极以及连接至源极节点ns的第二电极。存储电容器cst连接在栅极节点ng与源极节点ns之间，并且存储驱动tftdt的栅极-源极电压。

第一开关tftst1根据扫描信号scan(k)允许电流在数据线15与栅极节点ng之间流动，以将数据线15中充有的数据电压施加至栅极节点ng。第一开关tftst1包括连接至栅极线17(k)的栅极电极、连接至数据线15的第一电极和连接至栅极节点ng的第二电极。第二开关tftst2根据扫描信号scan(k)允许电流在参考电压线16与源极节点ns之间流动，以将参考电压线16中充有的参考电压施加至源极节点ns，或者根据像素电流将源极节点ns的电压变化传输到参考电压线16。第二开关tftst2包括连接至栅极线17(k)的栅极电极、连接至参考电压线16的第一电极和连接至源极节点ns的第二电极。

连接至每个像素pxl的栅极线17的数目可以取决于像素pxl的结构。例如，在其中第一开关tftst1和第二开关tftst2被不同驱动的2扫描像素结构的情况下，连接至每个像素pxl的栅极线17的数目为2。在2扫描像素结构中，每条栅极线17包括向其施加扫描信号的第一栅极线和向其施加感测信号的第二栅极线。另一方面，在其中第一开关tftst1和第二开关tftst2被同样地驱动的1扫描像素结构的情况下，一条栅极线17连接至每个像素pxl。尽管为了便于描述，将在下面以例说明1扫描像素结构，但是本说明书的技术精神不限于该像素结构或栅极线的数目。

定时控制器110可以基于诸如从主机系统(未示出)输入的垂直同步信号vsync、水平同步信号hsync和数据使能信号de的定时信号来生成用于控制数据驱动器的操作定时的源极定时控制信号和用于控制栅极驱动器的操作定时的栅极定时控制信号。栅极定时控制信号可以包括栅极开始信号、栅极移位时钟、像素线选择信号、感测开始信号等。源极定时控制信号包括源极开始脉冲、源极采样时钟、源极输出使能信号等。源极开始脉冲控制数据驱动器的数据采样开始定时。源极采样时钟基于其上升沿或下降沿控制数据采样定时。源极输出使能信号控制数据驱动器的输出定时。

定时控制器110可以基于栅极/源极定时控制信号来控制显示面板100的像素线的显示操作定时和感测操作定时，使得可以在图像显示期间实时地感测像素的驱动特性。

这里，感测操作是以下操作，将用于感测的数据写入设置在特定像素线中的像素pxl以感测相应像素的驱动特性，并且基于感测结果来更新用于补偿相应像素pxl的驱动特性变化的补偿值。在下文中，感测操作被称为感测数据写入(sdw)。

显示操作是以下操作，将输入图像数据rgb写入一帧中的像素线，以在显示面板100的显示表面上再现输入图像。在下文中，显示操作被称为图像数据写入(idw)。

定时控制器110可以在垂直有效时段vwp中实现idw，并且在其中在一帧中不执行idw的垂直消隐时段vbp中实现sdw，如图4所示。定时控制器110将上述栅极定时控制信号输出至用于idw和sdw的栅极驱动器。

定时控制器110可以在一帧中实现一条像素线的sdw，如图4所示。对其执行sdw的像素线可以每帧顺序地或非顺序地改变。对其执行sdw的像素线的亮度低于其他像素线的亮度，因此可以在视觉上识别为行暗淡。因此，定时控制器110可以预先随机地设置sdw的目标像素线，以在时间上和空间上分配行暗淡，使得行暗淡变得不太可见。

定时控制器110可以校正图像数据rgb，使得基于根据sdw的感测结果补偿像素的驱动特性偏差，并且然后将经校正的图像数据rgb发送至源极驱动ic120。定时控制器110输出已经在内部生成的(或者预先设置为特定值的)感测数据。感测数据用于在sdw期间使特定像素电流流过目标像素线的像素pxl。考虑到r、g和boled之间的发光效率差异，可以不同地设置要写入r、g和b像素pxl的感测数据。

数据驱动器包括多个源极驱动ic120。源极驱动ic120从定时控制器110接收图像数据rgb。源极驱动ic120响应于来自定时控制器110的源极定时控制信号而将图像数据rgb转换成伽马补偿电压以生成数据电压，并且与扫描信号同步地将数据电压提供至显示面板100的数据线。源极驱动ic可以通过玻璃上芯片(cog)工艺或带式自动接合(tab)工艺连接至显示面板100的数据线。

每个源极驱动ic120包括多个dac121和多个感测单元(su)122。每个dac121基于来自定时控制器110的数据定时控制信号ddc将输入图像数据rgb转换成用于idw的数据电压vidw，并将感测数据转换成用于sdw的数据电压vsdw。另外，dac121生成要施加至像素pxl的参考电压。

dac121与扫描信号scan同步地将用于idw的数据电压vidw输出至数据线15，并且与扫描信号scan同步地将参考电压输出至参考电压线16以实现idw。

dac121通过与扫描信号scan同步地将用于sdw的数据电压vsdw输出至数据线15并且与扫描信号scan同步地将参考电压输出至参考电压线16以实现sdw来设置感测目标像素线。感测单元(su)122通过参考电压线16感测流过感测目标像素线的像素pxl的像素电流。在感测结束之后，dac121与扫描信号scan同步地将用于sdw的恢复电压vrec输出至数据线15，以将感测目标像素线的显示状态恢复至紧接在感测之前的状态。用于sdw的恢复电压vrec可以是用于idw的数据电压vidw。

栅极驱动器包括连接至栅极线的栅极移位寄存器130和电平移位器150，用于提升从定时控制器110输出的信号的电压水平，并将该信号供应至栅极移位寄存器130。

电平移位器150将从定时控制器110输入的栅极定时控制信号的晶体管-晶体管-逻辑(ttl)电平电压提升至可以切换在显示面板100的像素阵列中形成的tft的栅极导通电压和栅极截止电压。另外，电平移位器150将经电平移位的栅极定时控制信号提供至栅极移位寄存器130。

栅极移位寄存器130基于来自定时控制器110的栅极定时控制信号ddc生成用于idw的扫描信号scan和用于sdw的扫描信号scan。栅极移位寄存器130在垂直有效时段vwp期间将用于idw的扫描信号scan顺序地提供至所有栅极线17，并且在垂直消隐时段vbp期间将用于sdw的扫描信号scan提供至包括在感测目标像素线中的特定栅极线17。

栅极移位寄存器130可以通过gip(面板内栅极)直接形成在显示面板100的基板上。栅极移位寄存器130形成在显示面板100中不显示图像的区域(即，边框区域(bz))中。栅极移位寄存器130可以形成在显示面板100的第一边框区域bz和第二边框区域bz中，以使由rc延迟引起的栅极信号失真最小化。

栅极移位寄存器130包括多个级，所述多个级基于n相时钟输出栅极信号。每个级将保持晶体管连接至扫描输出端子和q节点，以稳定扫描输出端子的电压和q节点的电压。另一方面，每个级从进位输出端子移除保持晶体管，以简化级电路配置并减小安装有级的区域。每个级通过应用二极管输入结构作为进位输入结构来补充由从进位输出端子移除保持晶体管所引起的副作用。此外，每个级可以通过同时控制输出进位信号的第一上拉晶体管和使用相同q节点输出扫描信号的第二上拉晶体管来进一步简化级电路配置。此外，每个级还可以包括适合于sdw的感测线选择器。这种级配置将参照图10至图12来详细描述。

图5是示出用于idw的扫描信号和与该扫描信号同步的数据信号的图。图6a是对应于图5的编程时段的像素的等效电路图，图6b是对应于图5的发光时段的像素的等效电路图。

图5示出了施加至第k像素线的像素pxl的用于idw的扫描信号scan(k)和数据信号。数据信号包括用于idw的数据电压vidw和参考电压vref。参照图5，用于idw的一帧包括编程时段tp和发光时段te，在编程时段tp中，栅极节点ng与源极节点ns之间的电压被设置成适合于用于显示图像的像素电流，在发光时段te中，oled根据该像素电流发光。

参照图5和图6a，在编程时段tp中，根据栅极导通电压gon处的用于idw的扫描信号scan(k)使像素的第一开关tftst1导通，以将用于idw的数据电压vidw施加至栅极节点ng。在编程时段tp中，根据栅极导通电压gon处的用于idw的扫描信号scan(k)使像素的第二开关tftst2导通，以将参考电压vref施加至源极节点ns。因此，在编程时段tp中，像素的栅极节点ng与源极节点ns之间的电压被设置成适合于期望的像素电流。

参照图5和图6b，像素的第一开关tftst1和第二开关tftst2在发光时段te关断。在编程时段tp中已经在像素中设置的栅极节点ng与源极节点ns之间的电压vgs在发光时段te中被保持。由于栅极节点ng与源极节点ns之间的电压vgs高于像素的驱动tftdt的阈值电压，因此像素电流ioled在发光时段te期间流过像素的驱动tftdt。根据发光时段te的像素电流在ioled保持栅极节点ng与源极节点ns之间的电压vgs的同时，提升栅极节点ng的电位和源极节点ns的电位。当源极节点ns的电位被提升至oled的操作点水平时，像素的oled发光。

图7是示出用于sdw的扫描信号和与该扫描信号同步的数据信号的图。图8a是对应于图7的设置时段的像素的等效电路图。图8b是对应于图7的感测时段的像素的等效电路图。图8c是对应于图7的复位时段的像素的等效电路图。

图7示出了施加至第k像素线的像素pxl的用于sdw的扫描信号scan(k)和数据信号。数据信号包括用于sdw的数据电压vsdw、用于sdw的恢复电压vrec以及参考电压vref。参照图7，用于sdw的垂直消隐时段vbp包括：设置时段①，其中，栅极节点ng与源极节点ns之间的电压被设置成适合于用于感测的像素电流；感测时段②，其中，对像素电流进行采样；以及复位时段③，其中，栅极节点ng与源极节点ns之间的电压被恢复至紧接在设置时段①之前的状态。

参照图7和图8a，在设置时段①中，根据栅极导通电压gon处的用于sdw的扫描信号scan(k)使像素的第一开关tftst1导通，以将用于sdw的数据电压vsdw施加至栅极节点ng。在设置时段①中，根据栅极导通电压gon处的用于sdw的扫描信号scan(k)使像素的第二开关tftst2导通，以将参考电压vref施加至源极节点ns。因此，在设置时段①中，栅极节点ng与源极节点ns之间的电压被设置成适合于用于感测的像素电流。

参照图7和图8b，在感测时段②中，像素的第一开关tftst1被关断，但第二开关tftst2保持导通状态。另外，参考电压线16从dac断开并连接至感测单元su。在感测时段②中，感测单元su对通过第二开关tftst2和参考电压线16的输入的用于感测的像素电流ipix进行采样。

参照图7和图8c，在复位时段③中，根据栅极导通电压gon处的用于sdw的扫描信号scan(k)使像素的第一开关tftst1导通，以将恢复数据电压vrec施加至栅极节点ng。恢复数据电压vrec可以是用于idw的数据电压。在复位时段③中，参考电压线16重新连接至dac，并且根据栅极导通电压gon处的用于sdw的扫描信号scan(k)使像素的第二开关tftst2导通，以将参考电压vref施加至源极节点ns。因此，在复位时段③中，在栅极节点ng与源极节点ns之间的电压被恢复至紧接在sdw之前的状态，即idw状态。

图9是示出栅极移位寄存器130中包括的信号线与级132之间的连接的图。

参照图9，根据本公开内容的实施方式的栅极移位寄存器130包括多个相关地连接的级132。级132可以是通过gip(面板中的栅极驱动器)方法形成的gip元件。可以在最上面的级之前进一步设置至少一个上部虚设级(upperdummystage)，并且可以在最下面的级之后进一步设置至少一个下部虚设级(lowerdummystage)。然而，本公开内容不限于此。

级132基于通过信号线输入的电源电压ps、栅极开始信号vsp和栅极移位时钟clks来生成栅极信号。栅极信号可以包括扫描信号scan(n)至scan(n+3)和进位信号cry(n)至cry(n+3)。

级132生成扫描信号scan(n)并将扫描信号scan(n)提供至显示面板100的栅极线17。级132可以通过独立地生成进位信号cry(n)至cry(n+3)来防止进位信号由于栅极负载而失真。级132生成进位信号cry(n)至cry(n+3)，将进位信号作为先前进位信号提供至后级，并将进位信号作为后续进位信号提供至前级。先前进位信号是用于激活q节点的内部开始信号，而后续进位信号是用于去激活q节点的内部复位信号。

每个级132根据栅极开始信号vsp或针对每个帧施加至进位输入端子的先前进位信号来激活q节点的操作。先前进位信号是从前级中的一个施加的进位信号cry。每个级132根据针对每个帧施加至进位输入端子的后续进位信号来去激活q节点的操作。后续进位信号是从后级中的一个施加的进位信号cry。

栅极开始信号vsp和栅极移位时钟clks是共同被提供至级132的信号。被实现为具有不同相的n相(n为自然数)时钟的栅极移位时钟clk可以包括n相进位时钟和n相扫描时钟。

扫描时钟是用于生成扫描信号scan(n)至scan(n+3)的时钟信号，并且进位时钟是用于生成进位信号cry(n)至cry(n+3)的时钟信号。扫描时钟在栅极导通电压与栅极截止电压之间摆动，以与扫描信号scan(n)至scan(n+3)同步。进位时钟在栅极导通电压与栅极截止电压之间摆动，以与进位信号cry(n)至cry(n+3)同步。

栅极移位时钟clks可以是重叠驱动的，以在高速操作期间确保足够的充电时间。根据重叠驱动，栅极移位时钟clks的栅极导通电压时段可以重叠预定时间。

可以从外部电源单元(未示出)向每个级132提供电源电压ps。电源电压ps包括高电源电压和低电源电压。高电源电压可以设置为栅极导通电压，例如28v。低电源电压可以设置为多个栅极截止电压，例如-6v和-12v，以抑制属于每个级132的晶体管的漏电流。在这种情况下，扫描时钟可以在-6v与12v之间摆动，并且进位时钟可以在-12v与12v之间摆动。换句话说，进位时钟的摆动宽度可以大于扫描时钟的摆动宽度。另外，进位信号cry(n)至cry(n+3)的摆动宽度可以大于扫描信号scan(n)至scan(n+3)的摆动宽度。这对于抑制在每个级中具有连接至qb节点的栅极电极的下拉晶体管的劣化是有效的。

图10是示出图9的栅极移位寄存器130中包括的一个级132的电路图。

参照图10，第n级132生成第n进位信号cr(n)、将第n进位信号cr(n)提供至前级中的一个，并且将第n进位信号cr(n)提供至后级中的一个。第n级132生成第n扫描信号scan(n)，并且将第n扫描信号scan(n)提供至第n栅极线。

为此，第n级132包括输入和复位单元blk1、反相器blk2、输出单元blk3和稳定器blk4，并且还可以包括用于实现实时感测的感测线选择器blk5。

输入和复位单元blk1根据来自第(n-4)级的先前进位信号cr(n-4)以栅极导通电压来对q节点进行充电，并且根据来自第(n+4)级的后续进位信号cr(n+4)将q节点放电至栅极截止电压。输入和复位单元blk1包括根据先前进位信号cr(n-4)对q节点进行充电的晶体管t11和根据后续进位信号cr(n+4)将q节点放电至低电源电压gvss(即，栅极截止电压)的晶体管t12。晶体管t11是输入晶体管并且被二极管连接在先前进位信号cr(n-4)的输入端子与q节点之间，使得先前进位信号中cr(n-4)中可能包括的异常输出(即波纹)可以有效地被放电。换句话说，晶体管t11的栅极电极和第一电极连接至先前进位信号cr(n-4)的输入端子，并且晶体管t11的第二电极连接至q节点。晶体管t12是复位晶体管，后续进位信号cr(n+4)被施加至晶体管t12的栅极电极，晶体管t12的第一电极连接至q节点，低电源电压gvss被施加至晶体管t12的第二电极。

反相器blk2根据q节点的电压以与q节点的充电/放电相反的方式对qb节点的电压进行充电/放电。反相器blk2包括：当以栅极导通电压对q节点充电时，将qb节点放电至低电源电压gvss(即栅极截止电压)的晶体管t24；当q节点被放电至栅极截止电压时，以高电源电压gvdd(即栅极导通电压)对qb节点充电的晶体管t21至t23；以及根据先前进位信号cr(n-4)将q节点放电至低电源电压gvss的晶体管t25。晶体管t21的栅极电极连接至nx节点，高电源电压gvdd被施加至晶体管t21的第一电极，并且晶体管t21的第二电极连接至qb节点。高电源电压gvdd被施加至晶体管t22的第一电极和栅极电极，晶体管t22的第二电极连接至nx节点。晶体管t23的栅极电极连接至q节点，晶体管t23的第一电极连接至nx节点，并且低电源电压gvss被施加至晶体管t23的第二电极。晶体管t24的栅极电极连接至q节点，晶体管t24的第一电极连接至qb节点，并且低电源电压gvss被施加至晶体管t24的第二电极。先前进位信号cr(n-4)被输入至晶体管t25的栅极，晶体管t25的第一电极连接至qb节点，并且低电源电压gvss被施加至晶体管t25的第二电极。

输出单元blk3包括：在q节点被自举至高于栅极导通电压的电压的同时输出进位时钟crclk(n)作为进位信号cr(n)的上拉晶体管t31；以及输出扫描时钟scclk(n)作为扫描信号scan(n)的上拉晶体管t32。上拉晶体管t31的栅极电极连接至q节点，进位时钟crclk(n)被输入至上拉晶体管t31的第一电极，并且上拉晶体管t31的第二电极连接至第一输出端子no1。上拉晶体管t32的栅极电极连接至q节点，扫描时钟scclk(n)被输入至上拉晶体管t32的第一电极，并且上拉晶体管t32的第二电极连接至第二输出端子no2。用于自举的升压电容器co可以另外地连接在上拉晶体管t32的栅极电极与第二输出端子no2之间。

稳定器blk4包括：抑制第二输出端子no2的纹波的保持晶体管t41；以及在以栅极导通电压对qb节点充电时抑制q节点的纹波的保持晶体管t42。也就是说，保持晶体管t41和t42连接至除了第一输出端子no1之外的第二输出端子no2和q节点。任何保持晶体管都不连接至第一输出端子no1，使得可以简化级电路配置。保持晶体管t41、t42与第一输出端子no1电隔离，因为保持晶体管t41、t42中的端子没有连接到第一输出端子no1。

保持晶体管t41将第二输出端子no2连接至栅极截止电压的低电源电压gvss的端子，而栅极导通电压被施加至qb节点。保持晶体管t41的栅极电极连接至qb节点，并且保持晶体管t41的第一电极和第二电极连接至第二输出端子no2和低电源电压gvss的端子。

保持晶体管t42将q节点连接至栅极截止电压的低电源电压gvss的端子，而栅极导通电压被施加至qb节点时。保持晶体管t42的栅极电极连接至qb节点，并且保持晶体管t42的第一电极和第二电极连接至q节点和低电源电压gvss的端子。

由于任何晶体管都未连接至第一输出端子no1(例如，如图12所示，保持晶体管省略)，因此在栅极导通电压被施加至qb节点时，由于外部电路干扰等，从第一输出端子no1输出的进位信号cr(n)中可能包括波纹。可以通过图12中所示的纹波放电路径去除进位信号中包括的纹波分量。可以通过以二极管模式连接输入晶体管t11来容易地实现这种纹波放电路径。也就是说，在栅极导通电压被施加至qb节点时，可以在先前进位信号cr(n-4)的输入端子与q节点之间以及在q节点与低电源电压gvss的端子之间形成纹波放电路径。第(n-4)级的先前进位信号cr(n-4)中包括的纹波分量可以通过第n级的纹波放电路径被放电至低电源电压gvss的端子，并且因此不影响第n级的进位输出和扫描输出。

感测线选择器blk5根据像素线选择信号lsp存储从m节点处的先前级中的一个级(例如，第(n-2)级)输入的先前进位信号cr(n-2)，并且根据m节点的电压和感测开始信号srt将q节点激活到栅极导通电压。如图11所示，在写入图像数据的垂直有效时段vwp期间，像素线选择信号lsp被施加至所述级中的一个级(例如，第n级)，并且在垂直有效时段vwp之后没有写入图像数据的垂直消隐时段vbp期间，感测开始信号srt被施加至上述一个级，使得可以针对每个帧的每个像素线执行sdw。

第n级的m节点根据垂直有效时段vwp中的像素线选择信号lsp存储先前进位信号cr(n-2)以准备sdw。另外，第n级根据垂直消隐时段vbp中的感测开始信号srt将q节点激活至栅极导通电压，以输出用于sdw的扫描信号scan(n)。

以这种方式，准备和执行sdw的级根据像素线选择信号lsp和感测开始信号srt在每帧改变。

感测线选择器blk5包括根据像素线选择信号lsp导通以将先前进位信号cr(n-2)施加至m节点的晶体管t51、存储被施加至m节点的先前进位信号cr(n-2)的电容器cx、晶体管t52和晶体管t53。晶体管t52和晶体管t53串联连接在具有栅极导通电压的高电源电压gvdd的端子与q节点之间，并且根据m节点的电压和感测开始信号srt将高电源电压gvdd(即，栅极导通电压)施加至q节点。

可以如下描述根据本公开内容的各种实施方式的栅极驱动器和有机发光显示装置。

栅极驱动器包括多个级，其中，所述级中的每个级包括：第一上拉晶体管，其被配置成在q节点被自举至高于栅极导通电压的电压时将进位时钟输出至第一输出端子作为进位信号；第二上拉晶体管，其被配置成在q节点被自举时将扫描时钟输出至第二输出端子作为扫描信号；以及保持晶体管，其根据以与q节点相反的方式充电和放电的qb节点的电压进行操作，其中，保持晶体管连接至除了第一输出端子之外的第二输出端子和q节点。

保持晶体管包括：第一保持晶体管，其被配置成在栅极导通电压被施加至qb节点时将第二输出端子连接至供应栅极截止电压的低电源电压端子；以及第二保持晶体管，其被配置成在栅极导通电压被施加至qb节点时将q节点连接至低电源电压端子。

所述级中的每个级还包括输入晶体管，输入晶体管用于将从前级中的一个级输入的先前进位信号直接施加至q节点，以将q节点激活至栅极导通电压。

输入晶体管被二极管连接在先前进位信号的输入端子与q节点之间。

输入晶体管的栅极电极和第一电极连接至先前进位信号的输入端子，输入晶体管的第二电极连接至q节点。

在栅极导通电压被施加至qb节点时，在先前进位信号的输入端子与q节点之间以及在q节点与低电源电压端子之间形成纹波放电路径。

所述级中的每个级还包括感测线选择器，感测线选择器被配置成根据像素线选择信号存储从m节点处的先前级中的一个级输入的先前进位信号，并且根据m节点的电压和感测开始信号将q节点激活至栅极导通电压。

在一帧中写入图像数据的垂直有效时段期间，将像素线选择信号施加至所述级中的一个级。

在垂直有效时段之后的不写入图像数据的垂直消隐时段期间，将感测开始信号施加至所述一个级。

感测线选择器包括：第一晶体管，其根据像素线选择信号导通，以将先前进位信号施加至m节点；电容器，其存储施加至m节点的先前进位信号；以及第二晶体管和第三晶体管，第二晶体管和第三晶体管串联连接在供应栅极导通电压的高电源电压端子与q节点之间，以根据m节点的电压和感测开始信号将栅极导通电压施加至q节点。

一种有机发光显示装置包括栅极驱动器以及通过栅极线连接至栅极驱动器的多个像素。

本公开内容可以通过从构成栅极移位寄存器的级的进位输出端子移除保持晶体管来简化级电路以减小边框区域。因此，减少了晶体管的数目以降低故障率并提高了产量。

本公开内容可以通过以下操作来形成级中的放电路径：将二极管输入结构应用为进位输入结构，以补充由从进位输出端子移除保持晶体管所引起的副作用。

本公开内容可以通过在构成栅极移位寄存器的每个级中同时控制输出进位信号的第一上拉晶体管和使用相同q节点输出扫描信号的第二上拉晶体管来进一步简化级电路配置，以进一步减小边框区域。

本公开内容可以通过在构成栅极移位寄存器的级中包括感测线选择器来容易地实现实时感测。

本公开内容的效果不限于以上描述，并且各种效果都包括在说明书中。

本领域技术人员将理解，通过以上描述，在不脱离本公开内容的精神或范围的情况下，可以在本公开内容中进行各种修改和变型。因此，本公开内容的技术范围不应限于说明书的详细描述，而应由权利要求确定。

可以组合上述各种实施方式以提供进一步的实施方式。

可以根据上述具体实施方式对实施方式进行这些和其他更改。一般而言，在权利要求书中，所用术语不应解释为将权利要求限定于说明书和权利要求书中所公开的特定实施方式，而应解释为包括所有可能的实施方式以及这些权利要求所涉及的等效物的全部范围。因此，权利要求不受本公开内容的限制。