显示驱动电路、显示模组、显示屏的驱动方法及电子设备与流程

本申请涉及终端技术领域，尤其涉及显示驱动电路、显示模组、显示屏的驱动方法及电子设备。

背景技术：

随着电子技术的飞速发展，智能终端、平板电脑等电子设备极大地改变着人们的生活和工作方式。为了满足用户娱乐、办公、观看视频或浏览网页等各种各样的不同需求，电子设备的显示屏的面积设计的越来越大，对显示驱动电路的性能要求也越来越高。因此，可能会出现单个显示驱动电路的能力不足以驱动显示屏面板的情况。在这种情况下，可以使用多个显示驱动电路实现对显示屏的驱动，这种驱动结构可以称为多显示驱动电路系统。在多显示驱动电路系统中，多个显示驱动电路之间需要进行时钟信号同步，才能保障显示屏输出正常的视频图像。

在一种多显示驱动电路系统中的同步方法中，多个显示驱动电路中可包括一个主显示驱动电路和至少一个辅显示驱动电路。主显示驱动电路将其内部产生的时钟信号发送至辅显示驱动电路，辅显示驱动电路基于接收到的时钟信号进行时间同步，以此来实现多个显示驱动电路之间的同步。但是，这种同步方式只用于同步多个显示驱动电路之间的垂直同步信号(verticalsynchronization,v-sync)和水平同步(horizontalsynchronization,h-sync)信号。其中，垂直同步信号用于扫描图像的帧与帧之间的同步，水平同步信号用于扫描图像的行与行(line-to-line)之间的同步。而位于扫描每行像素的行内的时钟信号是基于各个显示驱动电路的内部时钟信号产生的，并没有进行时钟同步。由于不同的显示驱动电路的内部时钟频率存在误差，因此会影响显示屏的显示性能。

技术实现要素：

本申请提供一种显示驱动电路、显示模组、显示屏的驱动方法及电子设备，能够提高显示屏的显示性能。

第一方面，提供了一种电子设备，包括：显示屏，包括第一显示区域和第二显示区域；主控制器，包括第一时钟输出端，所述第一时钟输出端用于分别向第一显示驱动电路和第二显示驱动电路发送第一时钟信号；所述第一显示驱动电路，包括第一时钟接收端，所述第一时钟接收端用于接收所述第一时钟信号；所述第一显示驱动电路还包括第一门驱动阵列goa时钟信号输出端，所述第一goa时钟信号输出端用于向所述显示屏输出第一goa时钟信号，所述第一goa时钟信号用于控制所述第一显示区域的goa开启或关闭，其中，所述第一goa时钟信号是基于所述第一时钟信号生成的；所述第二显示驱动电路，包括第二时钟接收端，所述第二时钟接收端用于接收所述第一时钟信号；所述第二显示驱动电路还包括第二goa时钟信号输出端，所述第二goa时钟信号输出端用于向所述显示屏输出第二goa时钟信号，所述第二goa时钟信号用于控制所述第二显示区域的goa开启或关闭，其中，所述第二goa时钟信号是基于所述第一时钟信号生成的。

在本申请实施例中，电子设备中的多个显示驱动电路中的每个显示驱动电路可以接收主控制器发送的第一时钟信号，并基于该第一时钟信号生成goa时钟信号，从而多个显示驱动电路向所述显示屏输出的goa时钟信号都是基于同一时钟信号生成的，可以减少不同的显示驱动电路之间的goa时钟信号的频率之间的误差，提高了显示屏的显示性能。

结合第一方面，在一种可能的实现方式中，所述第一显示驱动电路还包括第一垂直同步信号输出端，用于向所述显示屏输出第一垂直同步信号，其中，所述第一垂直同步信号是基于所述第一时钟信号生成的，所述第一垂直同步信号用于进行所述第一显示区域的帧同步；所述第二显示驱动电路还包括第二垂直同步信号输出端，用于向所述显示屏输出第二垂直同步信号，其中，所述第二垂直同步时钟信号是基于所述第一时钟信号生成的，所述第二垂直同步信号用于进行所述第二显示区域的帧同步，所述第一垂直同步信号和所述第二垂直同步信号为相位相同的信号。

在本申请实施例中，电子设备中的多个显示驱动电路中的每个显示驱动电路可以接收主控制器发送的第一时钟信号，并基于该第一时钟信号生成垂直同步信号，从而多个显示驱动电路向所述显示屏输出的垂直同步信号是基于相同的信号生成的，因此可以减少不同的显示驱动电路之间的垂直同步信号的频率的误差，以及减少垂直同步信号与goa时钟信号之间的定时误差，提高了显示屏的显示性能。

结合第一方面，在一种可能的实现方式中，所述第一显示驱动电路还包括第一水平同步信号输出端，用于向所述显示屏输出第一水平同步信号，其中，所述第一水平同步信号是基于所述第一时钟信号生成的，所述第一水平同步信号用于进行所述第一显示区域的行同步；所述第二显示驱动电路还包括第二水平同步信号输出端，用于向所述显示屏输出第二水平同步信号，其中，所述第二水平同步信号是基于所述第一时钟信号生成的，所述第二水平同步信号用于进行所述第二显示区域的行同步。

在本申请实施例中，电子设备中的多个显示驱动电路中的每个显示驱动电路接收主控制器发送的第一时钟信号，并基于该第一时钟信号生成水平同步信号，从而多个显示驱动电路向所述显示屏输出的水平同步信号是基于相同的时钟信号生成的，因此可以减少不同的显示驱动电路之间的水平同步信号的频率的误差，以及减少水平同步信号与goa时钟信号之间的定时误差，提高了显示屏的显示性能。

结合第一方面，在一种可能的实现方式中，所述第一显示驱动电路还包括第一发光em信号输出端，用于向所述显示屏输出第一em信号，所述第一em信号用于控制所述第一显示区域中的像素电路发光或不发光，其中，所述第一em信号是基于所述第一时钟信号生成的；和/或，所述第二显示驱动电路还包括第二em信号输出端，用于向所述显示屏输出第二em信号，所述第二em信号用于控制所述第二显示区域中的像素电路发光或不发光，其中，所述第二em信号是基于所述第一时钟信号生成的。

在本申请实施例中，电子设备中的多个显示驱动电路中的每个显示驱动电路接收主控制器发送的第一时钟信号，并基于该第一时钟信号生成em信号，从而多个显示驱动电路向所述显示屏输出em信号是基于相同的时钟信号生成的，因此可以减少不同的显示驱动电路之间的em信号的频率的误差，以及减少em信号与goa时钟信号之间的定时误差，提高了显示屏的显示性能。

结合第一方面，在一种可能的实现方式中，所述第一显示驱动电路中包括视频处理模块，所述视频处理模块用于处理所述主控制器输入的视频数据，以生成向所述显示屏发送的视频源信号，所述视频处理模块中的数字电路的参考时钟为所述第一显示驱动电路的内部时钟产生模块生成的第三时钟信号，所述视频处理模块中的模拟电路的参考时钟为所述第一时钟信号。

在本申请实施例中，显示驱动电路利用主控制器发送的第一时钟信号作为显示驱动电路中的模拟电路的参考时钟，同时利用内部产生的第三时钟信号作为显示驱动电路中的数字电路的参考时钟，从而又可以减少多个显示驱动电路的时钟信号之间的频率的误差，又可以减少时序收敛以及电磁干扰等问题。

结合第一方面，在一种可能的实现方式中，所述视频处理模块中设置有第一缓冲器，所述第一缓冲器设置于所述视频处理模块中的数字电路和模拟电路之间。

第二方面，提供了一种显示驱动电路，所述显示驱动电路包括：第一时钟接收端，用于接收主控制器发送的第一时钟信号；第一门驱动阵列goa时钟信号输出端，所述第一goa时钟信号输出端用于向所述显示屏输出第一goa时钟信号，所述第一goa时钟信号用于控制所述显示屏的goa开启或关闭，其中，所述第一goa时钟信号是基于所述第一时钟信号生成的。

应理解，第二方面的显示驱动电路，和第一方面的电子设备基于相同的发明构思，因此第二方面的技术方案能够取得的有益技术效果，可以参考第一方面的说明，不再赘述。

结合第二方面，在一种可能的实现方式中，所述显示驱动电路还包括第一垂直同步信号输出端，用于向所述显示屏输出第一垂直同步信号，其中，所述第一垂直同步信号是基于所述第一时钟信号生成的，所述第一垂直同步信号用于进行所述显示屏的帧同步。

结合第二方面，在一种可能的实现方式中，所述显示驱动电路还包括第一水平同步信号输出端，用于向所述显示屏输出第一水平同步信号，其中，所述第一水平同步信号是基于所述第一时钟信号生成的，所述第一水平同步信号用于进行所述显示屏的行同步。

结合第二方面，在一种可能的实现方式中，所述第一显示驱动电路还包括第一发光em信号输出端，用于向所述显示屏输出第一em信号，所述第一em信号用于控制所述显示屏的像素电路发光或不发光，其中，所述第一em信号是基于所述第一时钟信号生成的。

结合第二方面，在一种可能的实现方式中，所述显示驱动电路中包括视频处理模块，所述视频处理模块用于处理所述主控制器输入的视频数据，以生成向所述显示屏发送的视频源信号，所述视频处理模块中的数字电路的参考时钟为所述显示驱动电路的内部时钟产生模块生成的第三时钟信号，所述视频处理模块中的模拟电路的参考时钟为所述第一时钟信号。

结合第二方面，在一种可能的实现方式中，所述视频处理模块中设置有第一缓冲器，所述第一缓冲器设置于所述视频处理模块中的数字电路和模拟电路之间。

第三方面，提供了一种显示屏的驱动方法，所述显示屏包括第一显示区域和第二显示区域，所述方法包括：主控制器分别向第一显示驱动电路和第二显示驱动电路发送第一时钟信号；所述第一显示驱动电路向所述显示屏输出第一门驱动阵列goa时钟信号，所述第一goa时钟信号用于控制所述第一显示区域的goa开启或关闭，其中，所述第一goa时钟信号是基于所述第一时钟信号生成的；所述第二显示驱动电路向所述显示屏输出第二goa时钟信号，所述第二goa时钟信号用于控制所述第二显示区域的goa开启或关闭，其中，所述第二goa时钟信号是基于所述第一时钟信号生成的。

应理解，第三方面的显示屏的驱动方法，和第一方面的电子设备基于相同的发明构思，因此第三方面的技术方案能够取得的有益技术效果，可以参考第一方面的说明，不再赘述。

结合第三方面，在一种可能的实现方式中，所述方法还包括：所述第一显示驱动电路向所述显示屏输出第一垂直同步信号，其中，所述第一垂直同步信号是基于所述第一时钟信号生成的，所述第一垂直同步信号用于进行所述第一显示区域的帧同步；

所述第二显示驱动电路向所述显示屏输出第二垂直同步信号，其中，所述第二垂直同步时钟信号是基于所述第一时钟信号生成的，所述第二垂直同步信号用于进行所述第二显示区域的帧同步，所述第一垂直同步信号和所述第二垂直同步信号为相位相同的信号。

结合第三方面，在一种可能的实现方式中，所述第一显示驱动电路还包括第一水平同步信号输出端，用于向所述显示屏输出第一水平同步信号，其中，所述第一水平同步信号是基于所述第一时钟信号生成的，所述第一水平同步信号用于进行所述第一显示区域的行同步；所述第二显示驱动电路还包括第二水平同步信号输出端，用于向所述显示屏输出第二水平同步信号，其中，所述第二水平同步信号是基于所述第一时钟信号生成的，所述第二水平同步信号用于进行所述第二显示区域的行同步。

结合第三方面，在一种可能的实现方式中，所述第一显示驱动电路还包括第一发光em信号输出端，用于向所述显示屏输出第一em信号，所述第一em信号用于控制所述第一显示区域中的像素电路发光或不发光，其中，所述第一em信号是基于所述第一时钟信号生成的；所述第二显示驱动电路还包括第二em信号输出端，用于向所述显示屏输出第二em信号，所述第二em信号用于控制所述第二显示区域中的像素电路发光或不发光，其中，所述第二em信号是基于所述第一时钟信号生成的。

结合第三方面，在一种可能的实现方式中，所述第一显示驱动电路中包括视频处理模块，所述视频处理模块用于处理所述主控制器输入的视频数据，以生成向所述显示屏发送的视频源信号，所述视频处理模块中的数字电路的参考时钟为所述第一显示驱动电路的内部时钟产生模块生成的第三时钟信号，所述视频处理模块中的模拟电路的参考时钟为所述第一时钟信号。

结合第三方面，在一种可能的实现方式中，所述视频处理模块中设置有第一缓冲器，所述第一缓冲器设置于所述视频处理模块中的数字电路和模拟电路之间。

第四方面，提供了一种显示模组，包括：显示屏，包括第一显示区域和第二显示区域；第一显示驱动电路，包括第一时钟接收端，所述第一时钟接收端用于接收主控制器发送的第一时钟信号；所述第一显示驱动电路还包括第一门驱动阵列goa时钟信号输出端，所述第一goa时钟信号输出端用于向所述显示屏输出第一goa时钟信号，所述第一goa时钟信号用于控制所述第一显示区域的goa开启或关闭，其中，所述第一goa时钟信号是基于所述第一时钟信号生成的；第二显示驱动电路，包括第二时钟接收端，所述第二时钟接收端用于接收所述第一时钟信号；所述第二显示驱动电路还包括第二goa时钟信号输出端，所述第二goa时钟信号输出端用于向所述显示屏输出第二goa时钟信号，所述第二goa时钟信号用于控制所述第二显示区域的goa开启或关闭，其中，所述第二goa时钟信号是基于所述第一时钟信号生成的。

应理解，第四方面的显示模组，和第一方面的电子设备基于相同的发明构思，因此第四方面的技术方案能够取得的有益技术效果，可以参考第一方面的说明，不再赘述。

第四方面，在一种可能的实现方式中，所述第一显示驱动电路还包括第一垂直同步信号输出端，用于向所述显示屏输出第一垂直同步信号，其中，所述第一垂直同步信号是基于所述第一时钟信号生成的，所述第一垂直同步信号用于进行所述第一显示区域的帧同步；所述第二显示驱动电路还包括第二垂直同步信号输出端，用于向所述显示屏输出第二垂直同步信号，其中，所述第二垂直同步时钟信号是基于所述第一时钟信号生成的，所述第二垂直同步信号用于进行所述第二显示区域的帧同步，所述第一垂直同步信号和所述第二垂直同步信号为相位相同的信号。

第四方面，在一种可能的实现方式中，所述第一显示驱动电路还包括第一水平同步信号输出端，用于向所述显示屏输出第一水平同步信号，其中，所述第一水平同步信号是基于所述第一时钟信号生成的，所述第一水平同步信号用于进行所述第一显示区域的行同步；所述第二显示驱动电路还包括第二水平同步信号输出端，用于向所述显示屏输出第二水平同步信号，其中，所述第二水平同步信号是基于所述第一时钟信号生成的，所述第二水平同步信号用于进行所述第二显示区域的行同步。

第四方面，在一种可能的实现方式中，所述第一显示驱动电路还包括第一发光em信号输出端，用于向所述显示屏输出第一em信号，所述第一em信号用于控制所述第一显示区域中的像素电路发光或不发光，其中，所述第一em信号是基于所述第一时钟信号生成的；所述第二显示驱动电路还包括第二em信号输出端，所述第二em信号输出端用于向所述显示屏输出第二em信号，所述第二em信号用于控制所述第二显示区域中的像素电路发光或不发光，其中所述第二em信号是基于所述第一时钟信号生成的。

第四方面，在一种可能的实现方式中，所述第一显示驱动电路中包括视频处理模块，所述视频处理模块用于处理所述主控制器输入的视频数据，以生成向所述显示屏发送的视频源信号，所述视频处理模块中的数字电路的参考时钟为所述第一显示驱动电路的内部时钟产生模块生成的第三时钟信号，所述视频处理模块中的模拟电路的参考时钟为所述第一时钟信号。

第四方面，在一种可能的实现方式中，所述视频处理模块中设置有第一缓冲器，所述第一缓冲器设置于所述视频处理模块中的数字电路和模拟电路之间。

第五方面，本申请提供一种电路系统，包括处理器。所述处理器用于读取并执行存储器中存储的计算机程序，以执行第三方面或其任意可能的实现方式中的方法，或者，执行第四方面或其任意可能的实现方式中的方法。

可选地，所述电路还包括存储器，存储器与处理器通过电路或电线与存储器连接。

进一步可选地，所述电路系统还包括通信接口。

第六方面，本申请提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机指令，当计算机指令在计算机上运行时，使得计算机执行第三方面或其任意可能的实现方式中的方法。

第七方面，本申请提供一种计算机程序产品，所述计算机程序产品包括计算机程序代码，当所述计算机程序代码在计算机上运行时，使得计算机执行第三方面或其任意可能的实现方式中的方法。

附图说明

图1是本申请一实施例的电子设备的结构示意图。。

图2是本申请一实施例的多显示驱动电路系统处理处理视频数据的流程示意图。

图3是本申请一实施例的像素电路的电路示意图。

图4是本申请一实施例的像素电路的复位阶段的电路示意图。

图5是本申请一实施例的像素电路的数据电压vdata写入阶段的电路示意图。

图6是本申请一实施例的像素电路的发光阶段的电路示意图。

图7是本申请一实施例的门驱动阵列(gatedriveronarray,goa)的结构示意图。

图8是本申请一实施例的goa的时序示意图。

图9是本申请一实施例的电子设备的结构示意图。

图10是本申请又一实施例的电子设备的结构示意图。

图11是本申请一实施例的显示驱动电路的结构示意图。、

图12是本申请一实施例的显示驱动电路中的视频处理模块的数字电路的结构示意图。

图13是本申请一实施例的显示驱动电路中的视频处理模块的模拟电路的结构示意图。

图14是本申请一实施例的视频处理模块的结构示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

本申请实施例提供了一种显示驱动电路、多显示驱动电路系统的驱动方法以及电子设备，能够提高显示屏的显示性能。其中所述显示驱动电路可以安装在所述电子设备中。

本申请实施例中的电子设备可以包括用户设备、移动终端、手机、平板电脑(pad)等任何包括显示屏的电子设备，本申请实施例对此并不限定。

本申请实施例中的电子设备包括多显示驱动系统，所述多显示驱动系统包括多个显示驱动电路。本申请实施例中以多显示驱动系统包括两个显示驱动电路为例进行描述，本领域技术人员能够理解，本申请同样可以应用于包括两个以上显示驱动电路的多显示驱动电路系统。

图1是本申请一实施例的电子设备的结构示意图。该电子设备100为多显示驱动电路系统。如图1所示，电子设备100包括主控制器110、第一显示驱动电路120、第二显示驱动电路130以及显示屏140。为了便于说明，下面描述图1中涉及的术语的定义。

主控制器110：用于向显示驱动电路(120,130)输出待处理的视频数据、时钟同步信号、信令等。主控制器可以包括但不限于片上系统(systemonchip,soc)、应用处理器(applicationprocessor,ap)或者通用处理器等各种类型的处理器。

显示驱动电路(120，130)：用于接收从所述主控制器110发送的视频数据，并在对所述视频数据进行数字部分处理以及模拟部分处理之后，得到视频源信号。所述视频源信号用于输出到所述显示屏130中，以驱动所述显示屏130显示图像。另外，显示驱动电路120还可以对显示屏130进行发光(emission,em)控制管理、门驱动阵列(gatedriveronarray,goa)控制管理以及电源电压管理，并且向显示屏输出发光(emission,em)信号、发光层正电压(emissionlayervdd,elvdd)信号、发光层负电压(emissionlayervss,elvss)信号、goa时钟信号等。在本申请实施例中，视频源信号也可以称为源信号。

可选地，多个显示驱动电路之间可以通过接口相连，以便于进行时钟同步或交互。在一些示例中，显示驱动电路也可以称为显示驱动集成电路(displaydriverintegratedcircuit,ddic)。

显示屏140，用于分别从显示驱动电路120和显示驱动电路130接收视频源信号，并显示图像。显示屏可以包括折叠显示屏，也可以包括非折叠显示屏。所述显示屏140可以采用柔性屏或者硬质显示屏实现。所述柔性屏例如可以包括有机发光二极管(organiclight-emittingdiode,oled)显示屏等结构，本申请实施例对此不作限定。

图2是本申请一实施例的多显示驱动电路系统处视频数据的流程示意图。如图2所示，显示屏140可以被划分第一显示区域11和第二显示区域12，第一显示区域11与第一显示驱动电路120对应，第二显示区域12与第二显示驱动电路130对应。不同的显示驱动电路(120,130)用于驱动不同的显示区域。可选地，第一显示驱动电路120与第二显示驱动电路130之间可以存在接口，并通过所述接口进行时钟同步或者信令交互。

其中，主控制器110可以根据多个显示区域，将视频数据划分为多个子视频数据，并分别向不同的显示驱动电路发送所述子视频数据。多个显示驱动电路中的每个显示驱动电路对相应的子视频数据进行处理之后，得到多个子视频源信号。多个显示驱动电路可以分别向显示屏发送所述多个子视频源信号，以驱动显示屏的不同显示区域显示图像。

为了便于理解本申请的方案，接下来结合附图，介绍本申请实施例的显示屏中的像素电路和goa的结构和工作原理。需要说明的是，以下描述仅仅作为像素电路的示例而非对本申请的保护范围的限定。本领域人员根据本申请的方案，不经过创造性劳动而获取的方案或其变形也落入本申请的保护范围。

像素电路是显示屏中的最小电路单元，一个像素电路相当于显示屏中的一个亚像素(或称子像素)，显示屏中包括多行亚像素。基于像素电路的结构，显示屏中的亚像素是逐行扫描并发光的，因此当显示一帧图像时，第一行亚像素发光后，需要保持发光的状态直至最后一行亚像素发光，才能够实现一帧图像的显示。goa用于控制显示屏中的每行goa的开启或关闭，以控制为每行像素电路输入选通信号。

图3是本申请一实施例的像素电路的电路示意图。如图3所示，像素电路50可以包括电容cst、发光器件l以及多个晶体管(m1、m2、m3、m4、m5、m6、m7)。其中，为了方便说明，晶体管m1称为第一复位晶体管，晶体管m7称为第二复位晶体管，晶体管m4称为驱动晶体管，晶体管m6称为第一发光控制晶体管，晶体管m5称为第二发光控制晶体管。需要说明的是，这仅仅是一个像素电路的示例，像素电路还可以采用其他的设计，例如只包括2个晶体管和1个电容的2t1c电路、包括4个晶体管和1个电容的4t1c电路、包括5个晶体管和2个电容的5t2c电路等，这些像素电路的设计都可以通过em信号来控制某个与发光器件串联的晶体管的导通和截止，从而实现对所述发光器件发光的控制，本申请实施例对此不作限定。

需要说明的是，上述发光器件l可以为有机发光二极管(organiclightemittingdiode，oled)。在此情况下，显示屏为oled显示屏。或者，发光器件l可以为微型发光二极管(mircolightemittingdiode，mircoled)。在此情况下，显示屏为mircoled显示屏。以下为了方便描述，均是以发光器件l为oled进行的举例说明。

基于图3所示的像素电路50的结构，该像素电路50的工作过程包括图4-图6所示的三个阶段，第一阶段①、第二阶段②以及第三阶段③。图4、图5以及图6中为了方便说明，在截止的晶体管上采用添加“×”标记的方式进行区分。

第一阶段①，在选通信号gn-1的控制下，如图4所示，第一复位晶体管m1和第二复位晶体管m7导通。初始电压vint通过第一复位晶体管m1传输至驱动晶体管m4的栅极，从而对驱动晶体管m4的栅极进行复位。此外，初始电压vint通过第二复位晶体管m7传输至oled的阳极(anode，a)，对oled的阳极a进行复位。此时，oled的阳极a的电压va，以及驱动晶体管m4的栅极g的电压vg4为vint。

这样一来，在第一阶段①可以将驱动晶体管m4的栅极g以及oled的阳极a的电压复位至初始电压vint，从而避免上一图像帧残留于驱动晶体管m4的栅极g以及oled的阳极a的电压对下一图像帧造成影响。因此，上述第一阶段①可以称为复位阶段。

第二阶段②，在选通信号gn的控制下，如图5所示，晶体管m2和晶体管m3导通。在晶体管m3导通的情况下，驱动晶体管m4的栅极g与漏极(drain，简称d)相耦接，该驱动晶体管m4成二极管导通状态。此时，数据电压vdata通过导通的晶体管m2写入至驱动晶体管m4的源极s。因此上述第二阶段②可以称为像素电路的数据电压vdata写入阶段。

第三阶段③，在发光控制信号em的控制下，第二发光控制晶体管m5和第一发光控制晶体管m6导通，高电源电压elvdd与低电源电压elvss之间的电流通路导通。该驱动晶体管m4产生的驱动电流i通过上述电流通路传输至oled，以驱动oled进行发光。

由于oled在上述第三阶段③发光，因此上述第三阶段③可以称为发光阶段。由第三阶段③的描述可知，em信号可以控制像素电路中处于发光状态或者不发光状态。

下面结合图7和图8介绍本申请实施例中的goa电路的工作原理。其中，图7是本申请一实施例的goa的结构示意图。图8是本申请一实施例的goa电路的时序示意图。

如图7所示，goa包括gck时钟输入端和gcb时钟输入端，用于接收gck时钟信号和gcb时钟信号。其中，gck时钟信号和gcb时钟信号为一对相互反相的时钟信号。可以由显示驱动电路中的goa管理模块向显示屏输入gck时钟信号和gcb时钟信号。goa还包括gn-1信号输入端，用于接收显示屏的上一行像素电路的选通信号。goa还包括gn信号输出端，用于输出goa对应的本行像素电路的选通信号。

图8中的g1信号、g2信号、…、gn-1信号、gn信号分别表示显示屏中的第一行至第n行的像素电路的选通信号。即gn信号和gn-1信号相当于图3-图6中的选通信号gn和gn-1。stv信号表示启动信号。在gck时钟信号和gcb时钟信号的控制下，stv信号启动之后，选通信号g1、g2依次控制每行像素电路开始刷新。gck控制选通信号依次刷新每行像素电路，直至扫描完显示屏中的所有显示区域。

为了使显示屏中的多个显示区域能够同步显示图像，多显示驱动系统中的多个显示驱动电路之间需进行时钟同步。在一种时钟同步方案中，可以将多个显示驱动电路分为一个主显示驱动电路和至少一个辅显示驱动电路。主显示驱动电路向辅显示驱动电路输出时钟同步信号，辅显示驱动电路根据从主显示驱动电路接收到的时钟同步信号来进行辅显示驱动电路的内部电路的时钟同步。例如，上述时钟同步信号可包括垂直同步(verticalsynchronization,v-sync)信号和水平同步(horizontalsynchronization,h-sync)信号。其中垂直同步信号用于进行扫描图像的帧与帧之间的同步，而水平同步信号用于进行扫描图像的行与行之间的同步。但是位于扫描每行像素的行内的时钟信号是各个显示驱动电路的内部参考时钟生成的，不同的显示驱动电路的内部时钟频率存在误差，因此会影响显示屏的显示性能。例如，由于工作环境(例如，温度、湿度等)、器件本身存在差异，不同的显示驱动电路的内部时钟频率并不能做到完全相同

在现有技术中，门驱动阵列(gatedriveronarray,goa)时钟信号就是基于显示驱动电路的内部参考时钟信号生成的，因此不同显示驱动电路的goa时钟信号的频率存在误差。其中，goa时钟信号用于控制显示屏的goa的开启或关闭。对于辅显示驱动电路来说，其goa时钟信号与水平同步信号是基于不同的参考时钟信号生成的，在行扫描时间间隔内，辅显示驱动电路所驱动的显示区域的goa开启时间将减少，导致行内像素电路的充电时间不足，从而影响显示屏的性能。其中，作为示例，goa时钟信号可以包括图7或图8的示例中的gck信号和gcb信号。

为了解决上述问题，本申请实施例提出了一种多显示驱动系统的驱动方案。在该方案中，多个显示驱动电路中的每个显示驱动电路均接收主控制器发送的第一时钟信号，并基于该第一时钟信号生成goa时钟信号，由于多个显示驱动电路输出的goa时钟信号均基于第一时钟信号生成，因此多个显示驱动电路输出的goa时钟信号之间的频率的误差减少，从而多个显示驱动电路之间的goa时钟信号可以进行有效的时钟同步，以提高了显示屏的显示性能。

图9是本申请一实施例的电子设备的示意图，如图9所示，该电子设备包括主控制器110、显示驱动电路120、显示驱动电路130和显示屏140，上述模块的功能如下描述。

显示屏140：包括第一显示区域11和第二显示区域12。

主控制器110：包括第一时钟输出端，所述第一时钟输出端用于分别向第一显示驱动电路和第二显示驱动电路发送第一时钟信号。

作为示例，所述第一时钟输出端可以为主控制器的mipitx接口。该接口可以输出较高频率且稳定度较高的时钟频率，例如几十到几百兆赫兹的频率。

第一显示驱动电路120：包括第一时钟接收端，所述第一时钟接收端用于接收所述第一时钟信号；所述第一显示驱动电路120还包括第一门驱动阵列goa时钟信号输出端，所述第一goa时钟信号输出端用于向所述显示屏输出第一goa时钟信号，所述第一goa时钟信号用于控制所述第一显示区域的goa开启或关闭，其中，所述第一goa时钟信号是基于所述第一时钟信号生成的。

第二显示驱动电路130：包括第二时钟接收端，所述第二时钟接收端用于接收所述第一时钟信号；所述第二显示驱动电路130还包括第二goa时钟信号输出端，所述第二goa时钟信号输出端用于向所述显示屏输出第二goa时钟信号，所述第二goa时钟信号用于控制所述第二显示区域的goa开启或关闭，其中，所述第二goa时钟信号是基于所述第一时钟信号生成的.

以图7或图8为例，所述第一goa时钟信号可以为对应于第一显示区域的gck信号,所述第二goa时钟信号可以为对应于第二显示区域的gck信号。或者，第一goa时钟信号可以为对应于第一显示区域的gcb信号，第二goa时钟信号可以为对应与第二显示区域的时钟信号gcb信号。其中，gck信号和gcb信号为一对相互反相的时钟信号。

可选地，所述第一goa时钟信号和所述第二goa时钟信号可以为相位相同的信号。

其中，所述第一goa时钟信号基于所述第一时钟信号生成，可以指所述第一goa时钟信号以所述第一时钟信号为参考时钟信号。在一个示例中，可以对所述第一时钟信号进行分频或倍频处理，得到第二时钟信号，所述第一goa时钟信号可以基于所述第二时钟信号生成。第二goa时钟信号或者其它时钟信号的情况也类似，为了简洁，此处不再赘述。

在本申请实施例中，电子设备中的多个显示驱动电路中的每个显示驱动电路可以接收主控制器发送的第一时钟信号，并基于该第一时钟信号生成goa时钟信号，从而多个显示驱动电路向所述显示屏输出的goa时钟信号都是基于同一时钟信号生成的，可以减少不同的显示驱动电路之间的goa时钟信号的频率之间的误差，提高了显示屏的显示性能。

如图10所示，在一个示例中，所述第一显示驱动电路120包括第一gck信号输出端和第一gcb信号输出端，分别用于输出第一gck信号和第一gcb信号。所述第二显示驱动电路130包括第二gck信号输出端和第二gcb信号输出端。所述第一gck信号和所述第二gck信号的相位可以相同。所述第一gcb信号和所述第二gcb信号的相位可以相同。所述第一gck信号、第二gck信号、第一gcb信号、第二gcb信号均基于所述第一时钟信号生成。换句话说，图9中的所述第一goa时钟信号输出端包括所述第一gck信号输出端和/或所述第一gcb输出端，所述第二goa时钟信号输出端包括所述第二gck信号输出端和/或所述第二gcb信号输出端。

可选地，所述多个显示驱动电路中的每个显示驱动电路还可以基于所述主控制器发送的第一时钟信号生成垂直同步信号(即v-sync信号)，所述垂直同步信号用于扫描图像的帧与帧之间的同步。作为一个示例，每个时间帧的时长可以为16.67ms(毫秒)，即显示屏的刷新率为60hz(赫兹)。则v-sync的频率为60hz。

继续参见图10，在一个示例中，所述第一显示驱动电路还包括第一垂直同步信号输出端(或者称为，第一v-sync信号输出端)，所述第一垂直同步信号输出端用于输出第一垂直同步信号(或者称为，第一v-sync信号)。其中，所述第一垂直同步信号是基于所述第一时钟信号生成的，所述第一垂直同步信号用于进行所述第一显示区域的帧同步；所述第二显示驱动电路还包括第二垂直同步信号输出端(或者称为，第二v-sync信号输出端)，所述第二垂直同步信号端用于输出第二垂直同步信号(或者称为，第二v-sync信号)。其中，所述第二垂直同步时钟信号是基于所述第一时钟信号生成的，所述第二垂直同步信号用于进行所述第二显示区域的帧同步。可选地，所述第一垂直同步信号和所述第二垂直同步信号为相位相同的信号。

在本申请实施例中，电子设备中的多个显示驱动电路中的每个显示驱动电路可以接收主控制器发送的第一时钟信号，并基于该第一时钟信号生成垂直同步信号，从而多个显示驱动电路向所述显示屏输出的垂直同步信号是基于相同的信号生成的，因此可以减少不同的显示驱动电路之间的垂直同步信号的频率的误差，以及减少垂直同步信号与goa时钟信号之间的定时误差，提高了显示屏的显示性能。

可选地，所述多个显示驱动电路中的每个显示驱动电路还可以基于所述主控制器发送的第一时钟信号生成水平同步信号，所述水平同步信号用于扫描图像的行与行之间的同步。作为一个示例，每个时间帧的时长可以为16.67ms(毫秒)，即显示屏的刷新率为60赫兹。则v-sync的频率为60hz。则水平同步信号的频率为刷新率乘以行数。例如，若显示屏2000行像素，则h-sync的频率为120khz(千赫兹)。

继续参见图10，在一个示例中，所述第一显示驱动电路还包括第一水平同步信号输出端(或者称为，第一h-sync输出端)，所述第一水平同步信号输出端用于输出第一水平同步信号(或者称为，第一h-sync信号)。其中，所述第一水平同步信号是基于所述第一时钟信号生成的，所述第一水平同步信号用于进行所述第一显示区域的行同步；所述第二显示驱动电路还包括第二水平同步信号输出端(或者称为第二h-sync输出端)，所述第二水平同步信号输出端用于输出第二水平同步信号(或者称为第二h-sync信号)。其中，所述第二水平同步信号是基于所述第一时钟信号生成的，所述第二水平同步信号用于进行所述第二显示区域的行同步，所述第一水平同步信号和所述第二水平同步信号为相位相同的信号。

在本申请实施例中，电子设备中的多个显示驱动电路中的每个显示驱动电路接收主控制器发送的第一时钟信号，并基于该第一时钟信号生成水平同步信号，从而多个显示驱动电路向所述显示屏输出的水平同步信号是基于相同的时钟信号生成的，因此可以减少不同的显示驱动电路之间的水平同步信号的频率的误差，以及减少水平同步信号与goa时钟信号之间的定时误差，提高了显示屏的显示性能。

作为一个示例，显示驱动电路输出的垂直同步信号和水平同步信号也可以采用现有技术中的方案，即辅显示驱动电路基于主显示驱动电路输出的时钟信号生成垂直同步信号和水平同步信号。这种方案中，虽然显示屏的不同显示区域接收到的垂直同步信号(或水平同步信号)与goa时钟信号之间存在误差，但由于不同显示区域接收的goa时钟信号是同步的，因此，垂直同步信号(或水平同步信号)与goa时钟信号之间的时间误差在每帧(或每行)的时间间隔内都是固定的，并不会随着时间增加而累积，因此对显示屏的显示性能的影响有限。

继续参见图10，在一个示例中，所述第一显示驱动电路还包括第一em信号输出端，用于向所述显示屏输出第一em信号，所述第一em信号用于控制所述第一显示区域中的像素电路发光或不发光，其中，所述第一em信号是基于所述第一时钟信号生成的；所述第二显示驱动电路还包括第二em信号输出端，所述第二em信号输出端用于向所述显示屏输出第二em信号，所述第二em信号用于控制所述第二显示区域中的像素电路发光或不发光，其中所述第二em信号是基于所述第一时钟信号生成的。

在本申请实施例中，电子设备中的多个显示驱动电路中的每个显示驱动电路接收主控制器发送的第一时钟信号，并基于该第一时钟信号生成em信号，从而多个显示驱动电路向所述显示屏输出em信号是基于相同的时钟信号生成的，因此可以减少不同的显示驱动电路之间的em信号的频率的误差，以及减少em信号与goa时钟信号之间的定时误差，提高了显示屏的显示性能。

图11是本申请一实施例的显示驱动电路的结构示意图。图11中的显示驱动电路可以应用于图1、图2、图9或图10中的显示驱动电路120和/或显示驱动电路130。如图10所示，该显示驱动电路包括但不限于以下模块：视频处理模块、时钟处理模块、内部时钟产生模块、goa管理模块和em管理模块。需要说明的是，图11中的结构仅作为示例而非限制，显示驱动电路中可以包括比上述模块更多或更少的功能模块，例如，显示驱动电路中还可以包括电源管理模块等，各个模块的工作原理以及模块之间的连接关系可以根据实际应用扩展和变形，本申请实施例对此不作限定。

其中，所述视频处理模块用于接收主控制器发送的视频数据，并对所述视频数据进行处理，生成视频源信号。视频处理模块包括数字电路部分和模拟电路部分，所述视频数据依次经过数字电路和模拟电路的处理。

图12是本申请一实施例的显示驱动电路的视频处理模块的数字电路的结构示意图。如图12所示，所述数字电路部分可以包括但不限于：帧缓冲器(framebuffers)、解码器(decoder)、像素流水线(pixelpipeline)。其中，所述像素流水线包括用于对像素数据进行流水线处理的多个数字模块，例如进行亮度调整的数字模块等。视频数据可以依次通过帧缓冲器、解码器以及像素流水线的处理。

在经过数字电路部分的处理之后的视频数据流需要继续经过模拟电路部分的处理，才能输出到显示屏。图13是本申请一实施例的显示驱动电路的视频处理模块的模拟电路的结构示意图。如图13所示，所述模拟电路部分包括但不限于移位寄存器(shifterregister)、数据锁存器、数模转换器(digitaltoanalogconverter,dac)、数据输出缓冲器等模块。经过数字电路处理后的视频数据流可以依次通过移位寄存器、数据锁存器、dac、数据输出缓冲器等模块的处理，然后生成视频源信号。

继续参见图11，在一个示例中，所述时钟处理模块接收主控制器发送的第一时钟信号，并基于所述第一时钟信号生成第二时钟信号，并将所述第二时钟信号输出至所述goa管理模块，作为所述goa管理模块的参考时钟信号。所述goa管理模块基于所述第二时钟信号生成goa时钟信号，所述goa时钟信号可以包括上述gck信号和/或gcb信号。

在一个示例中，所述时钟处理模块可以包括时钟分频电路。所述主控制器输出的第一时钟信号通常为高频信号，所述显示驱动电路需要对第一时钟信号进行分频处理，得到低频的第二时钟信号，然后以第二时钟信号作为显示驱动电路内部的参考时钟信号。

继续参见图11，在一个示例中，所述显示驱动电路中还可以包括em管理模块，所述em管理模块可以基于所述第二时钟信号生成em信号，所述em信号用于控制显示屏中的像素电路发光或不发光。

在一种可能的方案中，显示驱动电路可以使用第一时钟信号作为显示驱动电路内部的主参考时钟信号。例如，可以将所述第一时钟信号作为视频处理模块中的数字电路部分和模块电路部分的时钟信号。但是由于显示驱动电路中的各时钟信号都基于同一时钟信号生成，这将导致显示驱动电路内部的时钟信号的频率范围没有灵活性可调，因此会为显示驱动电路带来时序收敛以及电磁干扰(electro-magneticinterference,emi)等问题。

为了避免上述问题产生，在本申请实施例中，显示驱动电路可以使用内部时钟产生模块产生的第三时钟信号作为显示驱动电路的数字电路部分的参考时钟信号。而第一时钟信号可以作为显示驱动电路的模拟电路部分、em管理模块和/或goa管理模块的参考时钟信号。

继续参见图11，在一个示例中，所述内部时钟产生模块用于生成第三时钟信号，所述第三时钟信号可作为所述视频处理模块的数字电路部分的参考时钟信号，例如帧缓冲器、解码器和像素流水线中的数字模块。所述第三时钟信号为所述显示驱动电路内部产生的时钟信号，在一个示例中，所述内部时钟产生模块包括振荡器(oscillator,osc)。

继续参见图11，在一个示例中，所述第一时钟信号可以作为所述视频处理模块的模拟电路部分的参考时钟信号。作为一个示例，可以通过时钟处理模块对第一时钟信号进行分频处理，得到第二时钟信号，所述第二时钟信号可以作为视频处理模块中的模拟电路部分的参考信号。例如，所述第二时钟信号可以用于控制移位寄存器以及移位寄存器之后的模拟电路模块。

如图11所示，由于数字电路的参考时钟信号和后端模拟电路的参考时钟是解耦的，为了补偿不同参考时钟之间可能产生的定时误差，可以在数字电路部分和模拟电路部分之间增加第一缓冲器(buffer)，第一缓冲器可以用于补偿数字电路部分和模拟电路部分之间由于参考时钟信号不同产生的时延。第一缓冲器接收第二时钟信号和第三时钟信号，并根据上述时钟信号对输入的视频数据进行缓冲处理，以补偿定时误差。图14是本申请一实施例的显示驱动电路中的视频处理模块的示意图。如图14所示，作为示例，所述缓冲器可以设置于数字电路部分的像素流水线模块与模拟电路部分的移位寄存器之间。

需要说明的是，在图11中，第二时钟信号在输入至视频处理模块中的各个模块之前还可能进行一次或多次分频、倍频处理或者其它类型的处理，本申请实施例以第二时钟信号为例进行说明。或者，在一些示例中，显示驱动电路无需对第一时钟信号进行分频、倍频等处理，可以直接将第一时钟信号输入到各个模块中作为参考时钟信号。换句话说，图11中的时钟处理模块仅仅作为示例，第一时钟信号在输入各个模块之前可以不作任何处理，或者经过多次分频、倍频处理。在图11中，第二时钟信号可以表示一个或多个时钟信号，即，输入到各个模块的第二时钟信号可以是频率相同的同一个信号，也可以是频率不同的多个信号，第二时钟信号仅作为基于第一时钟信号生成的时钟信号的示例性说明。类似地，第三时钟信号仅作为基于显示驱动电路的内部时钟信号生成的时钟信号的示例性说明。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-onlymemory，rom)、随机存取存储器(randomaccessmemory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。