显示面板的驱动电路和电子设备的逻辑电路的制作方法

本发明涉及电子技术领域，具体而言，涉及一种显示面板的驱动电路和电子设备的逻辑电路。

背景技术：

目前显示面板的驱动电路通常包括电源管理芯片，其中电源管理芯片(powermanagement，pmic)内部存在一个基准电压为电源管理芯片内的电路提供稳定的参考电压，因此基准电压要求高精度、稳定性好、温漂小，以保电源管理芯片正常开机。基准电压由电源管理芯片的输入电压产生，当关机掉电时，输入电压也掉电，电源管理芯片检测到基准电压掉电到设定值，例如从5v掉到2v后复位寄存器，以免掉电时有干扰电压误改寄存器，影响电源管理芯片下一次开机的状态。反之，当输入电压掉电时，如果因为某些原因使得电源管理芯片的基准电压不能掉电到设定值，就会使得电源管理芯片无法复位寄存器，甚至还可能会让干扰电压误改寄存器，最终会导致电源管理芯片下次开机时状态异常。

技术实现要素：

基于此，本发明提供一种驱动电路和一种逻辑电路，能够在输入电压掉电时使得基准电压也掉电到设定值从而复位电源管理芯片的寄存器，可避免干扰电压误改寄存器，能确保电源管理芯片下次开机时状态正常。

一种显示面板的驱动电路，其特征在于，所述驱动电路包括掉电检测电路、与所述掉电检测电路连接的电源管理芯片，所述掉电检测电路包括：第一三极管、第二三极管和储能单元，所述第一三极管为pnp型三极管，第二三极管为npn型三极管；

所述第一三极管的基极用于接入电源管理芯片的输入电压，所述第一三极管的发射极通过所述储能单元接入电源管理芯片的输入电压，所述第一三极管的集电极与所述第二三极管的基极连接，所述第二三极管的发射极接地，所述第二三极管的集电极用于接入电源管理芯片的基准电压，所述储能单元用于在输入电压降为0v时放电，以导通所述第一三极管。

上述掉电检测电路，当电源管理芯片的输入电压降为0v时，储能单元放电，使得第一三极管导通，进而使得第二三极管导通，电源管理芯片的基准电压被导通的第二三极管拉到地，使得基准电压可以掉电到设定值，故上述掉电检测电路能确保电源管理芯片在输入电压掉电时使得基准电压也掉电到设定值从而复位电源管理芯片的寄存器，可避免干扰电压误改寄存器，能确保电源管理芯片下次开机时状态正常。

一种电子设备的逻辑电路，所述逻辑电路包括逻辑板、时钟线、数据线、用于提供时钟信号和数据信号的信号板以及两个上拉电阻，还包括掉电检测电路，所述逻辑板包括电源管理芯片以及时序控制器，所述信号板分别通过时钟线、数据线与所述电源管理芯片连接，所述电源管理芯片还与所述时序控制器连接，所述信号板将时钟信号和数据信号分别从时钟线、数据线传输至电源管理芯片，再由所述电源管理芯片中继转发至所述时序控制器，所述两个上拉电阻中其中一个上拉电阻将时钟线传输的时钟信号钳位至高电平，另一个上拉电阻将数据线传输的数据信号钳位至高电平；所述掉电检测电路包括第一三极管、第二三极管和储能单元，所述第一三极管为pnp型三极管，第二三极管为npn型三极管；所述第一三极管的基极接入电源管理芯片的输入电压，所述第一三极管的发射极通过所述储能单元接入电源管理芯片的输入电压，所述第一三极管的集电极与所述第二三极管的基极连接，所述第二三极管的发射极接地，所述第二三极管的集电极接入电源管理芯片的基准电压，所述储能单元用于在输入电压降为0v时放电，以导通所述第一三极管。

上述逻辑电路，如果电源管理芯片掉电，信号板因进入待机模式等原因未掉电，时钟线和信号线上钳位的高电平会作为上拉电压灌入电源管理芯片，导致电源管理芯片的基准电压不能掉电到设定值，会使得电源管理芯片无法复位寄存器，甚至还可能会让干扰电压误改寄存器，最终会从而导致电源管理芯片下次开机时存在电压异常的风险，但所述掉电检测电路可以检测电源管理芯片的输入电压和基准电压，当电源管理芯片的输入电压降为0v时，储能单元放电，使得第一三极管导通，进而使得第二三极管导通，电源管理芯片的基准电压被导通的第二三极管拉到地，使得基准电压可以掉电到设定值，故上述掉电检测电路能前述情况出现时确保基准电压也掉电到设定值从而复位电源管理芯片的寄存器，可避免干扰电压误改寄存器，能确保电源管理芯片下次开机时状态正常。

附图说明

图1为本发明一个实施例中系统级芯片与逻辑板的连接示意图；

图2为本发明一个实施例中电源管理芯片的寄存器正常复位的流程示意图；

图3为本发明一个实施例中电源管理芯片的寄存器无法复位的流程示意图；

图4为本发明一实施例提供的一种掉电检测电路的结构示意图；

图5为本发明另一实施例提供的一种掉电检测电路的结构示意图；

图6本发明一具体实施例中掉电检测电路复位寄存器的流程示意图；

图7为本发明一实施例中逻辑电路的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

如背景技术所述，电源管理芯片内部存在一个基准电压为电源管理芯片内电路提供稳定的参考电压，因此基准电压要求高精度、稳定性好、温漂小，以保电源管理芯片正常开机。基准电压由电源管理芯片的输入电压产生，当关机掉电时，输入电压也掉电，电源管理芯片检测到基准电压掉电到设定值，例如从5v掉到2v后复位寄存器，以免掉电时有干扰电压误改寄存器，影响电源管理芯片下一次开机的状态。反之，如果因为某些原因使得电源管理芯片的基准电压不能掉电到设定值，就会使得电源管理芯片无法复位寄存器，甚至还可能会让干扰电压误改寄存器，最终会导致电源管理芯片下次开机时状态异常。

例如，如图1所示，系统级芯片(systemonchip，简称soc)21提供时钟信号和数据信号，通过电源管理芯片11传送至时序控制器12(timercontrol，简称tcon)，该电源管理芯片包括稳压器、电容、i2c(interintegratedcircuit)接口、数模转换寄存器、程序控制器、直流控制器和放大器，系统级芯片通过i2c串行总线，其中一条为串行数据线(简称sda)，另一条为串行时钟线(scl)，再通过电源管理芯片11的i2c接口分别向逻辑板传输数据信号和时钟信号，而i2c串行总线会通过上拉电阻r1和r2将信号钳位为高电平，如图2所示，当电源管理芯片11也无输入电压(图1中vin)时，若检测到基准电压(图1中vl)低于预设值时，寄存器复位；如图3所示，当电源管理芯片11无输入电压(图1中vin)时，如果系统级芯片21由于进入待机模式等原因未掉电，如图1所示，i2c串行总线的上拉电压(即前述钳位的高电平)仍会通过i2c接口灌入电源管理芯片11，导致电源管理芯片11的基准电压(图1中vin)不能掉电到设定值，例如不能掉电至2v，使得电源管理芯片11无法复位寄存器，甚至还可能会让干扰电压误改寄存器，最终会从而导致电源管理芯片11下次开机时存在电压异常的风险。图2为电源管理芯片11的寄存器正常复位的流程示意图，图3为电源管理芯片11的寄存器无法复位的流程示意图。

基于此，本发明实施例提出一种显示面板的驱动电路，能够在输入电压掉电时使得基准电压也掉电到设定值从而复位电源管理芯片的寄存器，可避免干扰电压误改寄存器，能确保电源管理芯片下次开机时状态正常。

图4为本发明一实施例提供的一种驱动电路的掉电检测电路40的结构示意图，如图4所示，该电路包括：第一三极管(即图4中三极管q1)、三极管q2(即图4中三极管q2)以及储能单元41，其中，该三极管q1为pnp型三极管，三极管q2为npn型三极管。在该掉电检测电路40当中，所述三极管q1的基极用于接入电源管理芯片11的输入电压(如图4中vin)，所述三极管q1的发射极通过所述储能单元41接入电源管理芯片11的输入电压(如图4中vin)，所述三极管q1的集电极与所述三极管q2的基极连接，所述三极管q2的发射极接地，所述三极管q2的集电极用于与电源管理芯片11连接，所述储能单元41用于在输入电压掉电时具体可以是降为0v时放电，以导通所述三极管q1。

其中一个实施例中，如图5所示，该储能单元41可以是一充放电电路，在输入电压降为0v时放电，以导通所述三极管q1，在电源管理芯片11的输入电压正常时通过输入电压充电。具体地，该储能单元41包括第一电阻r1、第二电阻2和充放电电容器c1，所述第一电阻r1的阻值大于所述第二电阻r2的阻值，例如，如图5所示，第一电阻r1阻值为8000欧姆，第二电阻r2阻值为4000欧姆；所述三极管q1的发射极分别通过所述第一电阻r1、充放电电容器c1接地，所述第一电阻r1与所述充放电电容器c1并联；所述第二电阻r2的第一端用于接入电源管理芯片11的输入电压，所述第二电阻r2的第二端分别通过所述第一电阻r1、充放电电容器c1接地，所述第二电阻r2用于作为充电电阻为充放电电容器c1充电，所述第二电阻r2的第二端还所述三极管q1的发射极连接；所述充放电电容器c1在输入电压降为0v时放电，第一电阻r1作为放电电阻为充放电电容器c1放电。

本实施例中，第一电阻r1作为放电电阻阻值大些可以提高充放电电容器c1的放电时间，使得充放电电容器c1通过电阻r1对地缓慢放电。第一电阻r1作为充电电阻阻值小些就可以缩短充放电电容器c1的充电时间。因此第一电阻r1的阻值大于所述第二电阻r2的阻值就可以确保充电时间短于放电时间，进而确保三极管q1和三极管q2的导通时间，也就是说，电源管理芯片11的输入电压掉电时，更进一步地，基准电压将有充裕的时间掉电到设定值。

电源管理芯片11的输入电压正常时，充放电电容器c1充电，在输入电压降为0v时，充放电电容器c1放电，该充放电电容器c1的放电时间可以通过改变时间常数而调整，二者呈正相关，所述时间常数为充放电电容器c1电容值与第一电阻r1阻值的乘积，其放电时间满足以下条件：

其中，t为所述放电时间；rc为所述时间常数；v0为所述充放电电容器两端的初始电压值；vt为所述充放电电容器c1放电时任意时刻的两端电压；v1为所述充放电电容器c1充电至最大值时的两端电压。

进一步地，如图5所示，该驱动电路的掉电检测电路40还可以包括：第三电阻r3和第四电阻r4，其中所述第三电阻r3和第四电阻r4的阻值低于100欧姆，例如，如图5所示，第三电阻r3和第四电阻r4均为100欧姆。具体地，所述第二电阻r2的第二端是通过所述第三电阻r3与所述三极管q1的发射极连接；所述三极管q1的发射极是通过所述第三电阻r3再分别通过所述第一电阻r1、充放电电容器c1接地；所述三极管q1的基极通过所述第四电阻r4接入电源管理芯片11的输入电压。

通过在该掉电检测电路40当中增加第三电阻r3和第四电阻r4，可以起到限流的作用，从而提高该掉电检测电路40的安全性。

作为一种可选的实施方式，如图5所示，该驱动电路的掉电检测电路40还可以包括二极管d1。具体地，三极管q2的集电极是通过所述二极管d1接入所述电源管理芯片11的基准电压，其中，所述二极管d1的阴极与所述三极管q2的集电极连接，所述二极管d1的阳极与所述电源管理芯片11连接。

因为二极管具备单向导通特性，即电流是从二极管的阳极流入，阴极流出，因此本实施例中的二极管d1只会令电源管理芯片11的基准电压流向三极管q2，而不会让三极管q2的电压流向电源管理芯片11去影响电源管理芯片11的基准电压，因此该二极管d1可以防止掉电检测电路40异常时，影响电源管理芯片11的基准电压。

本发明实施例提供的驱动电路的掉电检测电路40，当电子设备关机掉电时，掉电检测电路40的输入电压快速降到0v，三极管q1的基极的电压也为0v，此时，储能单元41放电，致使三极管q1的发射极(即图4或图5中①点)的电压大于三极管q1的基极即图4或图5中②点)的电压，导通三极管q1。此时三极管q2的基极(即图4或图5中③点))的电压大于三极管q2的集电极的电压，三极管q2导通，将与三极管q2的集电极连接的电源管理芯片11的基准电压通过三极管q2拉低到地，基准电压就能降低到设定值，使得电源管理芯片11的寄存器复位，从而确保电子设备下次开机时电压正常，提高产品的可靠性。例如，如图6所示，当出现电源管理芯片11无输入电压，如果系统级芯片由于进入待机模式等原因未掉电，i2c串行总线的上拉电压通过i2c接口灌入电源管理芯片11，导致电源管理芯片11的基准电压不能掉电到设定值的情形时，掉电检测电路40会拉低该基准电压，当基准电压拉低至低于设定值时，复位寄存器，图6为一具体实施例中掉电检测电路40拉低基准电压复位寄存器的流程示意图。进一步地，储能单元41包括第一电阻、第二电阻和充放电电容器时，第一电阻大于第二电阻，就可以确保充电时间短于放电时间，进而确保三极管q1和三极管q2的导通时间，也就是说，电源管理芯片11的输入电压掉电时，基准电压将更进一步地有充裕的时间掉电到设定值。且掉电检测电路40还包括二极管d1时，不会在掉电检测电路40异常时让三极管q2的电压流向电源管理芯片11去影响电源管理芯片11的基准电压。

本发明实施例还提出一种逻辑电路，包括掉电检测电路40，该逻辑电路可以应用于显示屏，令显示屏正常工作，该逻辑电路可设于包括显示屏的任一电子设备，如移动终端。图7为本发明一个实施例中的逻辑电路，请参阅图7，所述逻辑电路包括逻辑板10、时钟线71、数据线72、用于提供时钟信号和数据信号的信号板20以及两个上拉电阻(r5，r6)，还包括掉电检测电路40，所述逻辑板包括电源管理芯片11以及时序控制器12，如图4所示，所述掉电检测电路40包括第一三极管(图4中的三极管q1)、第二三极管(图4中的三极管q2)和储能单元41，所述三极管q1为pnp型三极管，三极管q2为npn型三极管；所述三极管q1的基极接入电源管理芯片11的输入电压，所述三极管q1的发射极通过所述储能单元41接入电源管理芯片11的输入电压，所述三极管q1的集电极与所述三极管q2的基极连接，所述三极管q2的发射极接地，所述三极管q2的集电极接入电源管理芯片11的基准电压，所述储能单元41用于在输入电压降为0v时放电，以导通所述三极管q1；所述信号板20分别通过时钟线71、数据线72与所述电源管理芯片11连接，所述电源管理芯片11还与所述时序控制器12连接，所述信号板20将时钟信号和数据信号分别从时钟线71、数据线72传输至电源管理芯片11，再由所述电源管理芯片11中继转发至所述时序控制器12，所述两个上拉电阻中其中一个上拉电阻r5将时钟线71传输的时钟信号钳位至高电平，另一个上拉电阻r6将数据线72传输的数据信号钳位至高电平。

本发明实施例关于驱动电路的掉电检测电路40的具体限定可参见前述实施例，此处不再重复限定。

具体地，请参阅图7，所述信号板20包括系统级芯片21和第一印刷电路板22，所述系统级芯片21用于提供所述时钟信号和数据信号，系统级芯片21设置在所述第一印刷电路板13上，所述时钟线71和数据线72均为i2c串行总线的信号线；所述电源管理芯片11包括i2c接口111，所述系统级芯片21分别通过所述时钟线71、数据线72与i2c接口111连接，再通过所述i2c接口111跟所述时序控制器12连接。电源管理芯片11的输入电压掉电而系统级芯片21未掉电时i2c串行总线的上拉电压会灌入所述电源管理芯片11。

进一步地，请参阅图7，所述电源管理芯片11还包括稳压器112、电容c2、数模转换寄存器113、程序控制器114、直流控制器115和放大器116；i2c接口111、数模转换寄存器113、程序控制器114、直流控制器115、放大器116串联，所述稳压器112用于接入输入电压，并产生基准电压，该基准电压用于给i2c接口111和直流控制器115等提供稳定的参考电压，图4或图5中所述三极管q1的基极、所述储能单元41是与图7中的所述稳压器112的输入端连接，以接入电源管理芯片11的输入电压，所述第二三极管的集电极是与所述稳压器112的输出端连接，以接入所述电源管理芯片11的基准电压，所述稳压器112还通过所述电容c2接地。

具体地，如图5，储能单元41包括电阻r1、电阻r2、充放电电容器c1时，是电阻r2与图7所示的所述稳压器112连接，以接入电源管理芯片11的输入电压。

具体地，请参阅图7，所述逻辑板还包括第二印刷电路板13，所述电源管理芯片11、时序控制器12以及掉电检测电路40均设置在所述印刷电路板13上，掉电检测电路40可以视为逻辑板10的组成结构之一。

上述逻辑电路，如果电源管理芯片11掉电，信号板20因进入待机模式等原因未掉电，时钟线71和信号线72上钳位的高电平会作为上拉电压灌入电源管理芯片11，导致电源管理芯片11的基准电压不能掉电到设定值，会使得电源管理芯片11无法复位寄存器，甚至还可能会让干扰电压误改寄存器，最终会从而导致电源管理芯片11下次开机时存在电压异常的风险，但所述掉电检测电路40可以检测电源管理芯片11的输入电压和基准电压，当电源管理芯片11的输入电压降为0v时，储能单元41放电，使得三极管q1导通，进而使得三极管q2导通，电源管理芯片11的基准电压被导通的三极管q2拉到地，使得基准电压可以掉电到设定值，故上述掉电检测电路40能前述情况出现时确保基准电压也掉电到设定值从而复位电源管理芯片11的寄存器，可避免干扰电压误改寄存器，能确保电源管理芯片11下次开机时状态正常。

尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。进一步地，应当理解的是，在本文中提及的“多个”是指两个或两个以上。对于本文中提及的步骤，其通过数字后缀仅仅是为了清晰表述实施例，便于理解，并不完全代表步骤执行的先后顺序，应当以逻辑关系的先后设定为思考

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。