显示装置的制作方法

本申请是申请日为2017年6月5日、申请号为201710412906.8的发明专利申请“显示装置”的分案申请。

这里描述的一个或更多个实施例涉及一种显示装置。

背景技术：

一类显示器具有使用有机发光二极管发射光的像素。每个二极管包括位于阳极与阴极之间的有机发射层。从阴极注入的电子和从阳极注入的空穴在有机发射层中复合以形成激子。当激子改变状态时发射光。

每个有机发光二极管由至少包括开关晶体管和驱动晶体管的像素电路控制。开关晶体管基于扫描信号而操作，以将与数据信号对应的电压传送到驱动晶体管。驱动晶体管直接地或间接地连接到有机发光二极管，以控制传输到有机发光二极管的电流的量。电容器连接到驱动晶体管的驱动栅电极，以保持驱动栅电极的电压。

技术实现要素：

根据一个或更多个实施例，显示装置包括：驱动栅电极；扫描线，与驱动栅电极分离并在第一方向上延伸；第一数据线，传输数据信号，第一数据线与扫描线交叉；驱动电压线，传输驱动电压，驱动电压线与扫描线交叉；半导体构件，包括与驱动栅电极叠置的第一沟道区和与第一数据线叠置的屏蔽区域；控制线，包括主线部分和迂回部分，主线部分在第一方向上延伸，迂回部分包括在与第一方向交叉的第二方向上延伸的第一部分，其中，半导体构件包括与迂回部分的第一部分叠置的第二沟道区。

半导体构件可以包括连接屏蔽区域和第一沟道区并包括第二沟道区的第一连接件，第一连接件与迂回部分的第一部分交叉。屏蔽区域可以连接到驱动电压线，并接收驱动电压。迂回部分的第一部分可以包括位于屏蔽区域与驱动栅电极之间的一部分。迂回部分的第一部分可以包括包含至少一个弯曲的弯曲区域。屏蔽区域可以包括与弯曲区域相邻的凹陷区域。迂回部分可以包括连接到第一部分并在第一方向上延伸的第二部分。

第二沟道区可以位于迂回部分的弯曲区域与第二部分之间。迂回部分的第二部分可以位于屏蔽区域与扫描线之间。迂回部分的第二部分可以与第一数据线交叉。半导体构件可以包括连接到屏蔽区域的第二连接件，驱动电压线可以通过位于第二连接件与驱动电压线之间的绝缘层的接触孔连接到第二连接件。

驱动栅电极可以位于扫描线与控制线的主线部分之间。驱动电压线可以包括在第一方向上延伸的扩展区域，扩展区域与驱动栅电极叠置以形成电容器。显示装置可以包括与第一数据线相邻的第二数据线，其中，屏蔽区域与第一数据线和第二数据线叠置。

显示装置可以包括平行于第一数据线延伸的第三数据线，其中，驱动栅电极中的两个位于第一数据线与第三数据线之间，其中，分别与两个驱动栅电极叠置的扩展区域中的两个连接到彼此。迂回部分可以包括沿屏蔽区域的外围延伸并与屏蔽区域分离的部分。屏蔽区域可以包括不与第一数据线叠置的凹陷区域，凹陷区域可以位于在第一方向上延伸的主线部分的假想延伸线上。半导体构件可以包括相对于驱动栅电极与第二沟道区相对的一侧处的纵向部分，纵向部分包括与主线部分交叉的部分。

根据一个或更多个其它实施例，像素包括：第一沟道区；驱动栅电极；屏蔽区域，与数据线叠置；第二沟道区，与驱动栅电极叠置；控制线，包括在不同方向上延伸的主线部分和迂回部分，第一沟道区与迂回部分叠置。迂回部分可以位于屏蔽区域与驱动栅电极之间。

附图说明

通过参照附图详细地描述示例性实施例，特征对本领域技术人员来说将变得明显，在附图中：

图1示出了显示装置的实施例；

图2示出了像素的实施例；

图3示出了用于像素的时序图的实施例；

图4示出了相邻像素的布局实施例；

图5示出了相邻像素的另一布局实施例；

图6示出了沿图4中的剖面线vi-via截取的视图；

图7示出了沿图4中的剖面线vii-viia截取的视图；

图8示出了沿图4中的剖面线viii-viiia截取的视图；

图9和图10示出了相邻像素的另外的布局实施例；

图11示出了像素的另一实施例；

图12示出了用于像素的时序图的另一实施例；

图13示出了相邻像素的另一布局实施例；

图14示出了相邻像素的另一布局实施例；以及

图15示出了相邻像素的另一布局实施例。

具体实施方式

现在将参照附图描述示例实施例；然而，示例实施例可以以不同的形式来实施，并且不应被解释为限于这里所阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并将示例性实施方式充分传达给本领域技术人员。可以将实施例(或它们的部分)结合以形成另外的实施例。

在附图中，为了清楚说明，可以夸大层和区域的尺寸。还将理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在所述另一层或基底上，或者也可以存在中间层。另外，将理解的是，当层被称作“在”另一层“下方”时，该层可以直接在下方，或者还可以存在一个或更多个中间层。另外，还将理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一的层，或者也可以存在一个或更多个中间层。同样的附图标记始终表示同样的元件。

当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到所述另一元件，或间接连接或结合到所述另一元件且有一个或更多个中间元件置于其间。另外，当元件被称作“包括”组件，这表示该元件还可以包括另一组件，而不是排除另一组件，除非有不同的公开。

图1示出了包括显示面板100、第一驱动单元200和第二驱动单元300的显示装置1的实施例。显示面板100包括用于显示图像的显示区域da。显示区域da包括多个像素px和多条信号线。在一个实施例中，像素px可以被认为是发射用于显示图像的光的最小单元，例如，子像素。在其它实施例中，像素px可以包括多个子像素。

每个像素px可以包括连接到多条信号线的电容器、有机发光二极管和多个晶体管。信号线可以包括扫描线151和152、控制线153、数据线171以及驱动电压线172。扫描线151和152传输扫描信号，例如，所述扫描信号可以具有栅极导通电压或栅极截止电压，以导通/截止像素px中的至少一个晶体管。连接到像素px的扫描线151和152可以包括当前扫描线151和前一扫描线152，前一扫描线152在与当前扫描线151的时序不同的时序传输导通电压。前一扫描线152在比当前扫描线151早的时刻传输导通电压。

扫描线151和152基本上平行于第一方向dr1延伸。

控制线153传输至少一种控制信号(例如，发光控制信号)，以控制来自像素px中的有机发光二极管的光的发射。由控制线153传输的控制信号可以是具有与由扫描线151和152传输的扫描信号的波形不同的波形的栅极导通电压和/或栅极截止电压。

控制线153不在预定的方向上延伸，而是弯曲。例如，如图1中所示，控制线153的形状可以根据规则的或均匀的图案、以及预定的节距而改变方向。例如，预定的节距可以与至少一个像素px在第一方向dr1上的宽度相同。当n(n是1或更大的自然数)个像素px在第一方向dr1上具有重复的图案时，至少一个像素px的宽度可以是一次重复的节距。在图1的示例中，控制线153以均匀的图案弯曲，其中，一个像素px在第一方向dr1上的宽度与重复单元或周期对应。

控制线153可以包括基本上平行于第一方向dr1延伸的多个分离的主线部分153a和位于两个相邻的主线部分153a之间的迂回部分(detourportion)153b。

迂回部分153b连接到相邻主线部分153a的两个面对的端部。迂回部分153b可以包括例如连接到相邻主线部分153a的两个面对的端部的一对第一部分53以及位于一对第一部分53之间且连接第一部分53的第二部分54。第一部分53可以基本上平行于与第一方向dr1交叉的第二方向dr2延伸。第二部分54可以基本上平行于第一方向dr1延伸。在一个实施例中，第二方向dr2可以与第一方向dr1垂直或另外地与第一方向dr1交叉。第二部分54可以与当前扫描线151分离，并可以基本上平行于当前扫描线151延伸。第一部分53可以包括弯曲至少一次的弯曲部分。

一个主线部分153a和一个迂回部分153b连接到彼此以形成一个单元，并可以在第一方向dr1上重复地布置。例如，一个迂回部分153b的第二部分54的中心与相邻的迂回部分153b的第二部分54的中心之间的距离可以与至少一个像素px在第一方向dr1上的宽度相同。

数据线171传输数据信号并基本上平行于第二方向dr2延伸，从而与扫描线151和152交叉。

驱动电压线172传输驱动电压elvdd，并基本上平行于第二方向dr2延伸，因此与扫描线151和152交叉。

参照图1，控制线153的主线部分153a不包括与数据线171重叠的部分。控制线153的迂回部分153b可以包括与数据线171交叉或重叠的一部分。例如，控制线153基本上平行于第一方向dr1延伸，然后在数据线171附近的位置处弯曲，从而形成迂回部分153b。数据线171可以位于控制线153的一个迂回部分153b中的一对第一部分53之间。迂回部分153b的第二部分54可以与数据线171交叉和叠置。

第一驱动单元200和第二驱动单元300可以将每种信号传输到信号线151、152、153、171和172。例如，第一驱动单元200可以包括将扫描信号传输到扫描线151和152的扫描驱动器。第二驱动单元300可以包括将数据信号传输到数据线171的数据驱动器。

第一驱动单元200可以与像素px中的晶体管一起直接形成在显示面板100上，或者可以作为至少一个驱动电路芯片型附着到显示面板100。在一个实施例中，第一驱动单元200可以附着在连接到显示面板100的印刷电路膜上，以将信号传输到显示面板100。显示面板100上的第一驱动单元200或印刷电路膜可以位于显示区域da的外围上的外围区处。

图2示出了例如可代表图1中的显示装置1中的像素px的像素的实施例。图3示出了用于控制图2中的像素的时序图的实施例。

参照图2，像素px位于有机发光二极管显示器中。像素px可以包括连接到信号线151、152、153、171和172的电容器cst和有机发光二极管oled和多个晶体管。像素px可以包括一个有机发光二极管。晶体管可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7。

当前扫描线151可以将扫描信号sn传输到第二晶体管t2和第三晶体管t3。前一扫描线152可以将前一扫描信号s(n-1)传输到第四晶体管t4和第七晶体管t7。控制线153可以将发光控制信号em传输到第五晶体管t5和第六晶体管t6。

第一晶体管t1具有连接到电容器cst的一个端子cst1的栅电极g1、经由第五晶体管t5连接到驱动电压线172的源电极s1以及经由第六晶体管t6电连接到有机发光二极管oled的阳极的漏电极d1。第一晶体管t1根据第二晶体管t2的开关操作接收由数据线171传输的数据信号dm，以将驱动电流id供应到有机发光二极管oled。

第二晶体管t2具有连接到当前扫描线151的栅电极g2、连接到数据线171的源电极s2以及连接到第一晶体管t1的源电极s1并经由第五晶体管t5连接到驱动电压线172的漏电极d2。第二晶体管t2根据通过当前扫描线151传输的扫描信号sn而导通，使得来自数据线171的数据信号dm可以传输到第一晶体管t1的源电极s1。

第三晶体管t3具有连接到当前扫描线151的栅电极g3以及连接到第一晶体管t1的漏电极d1并经由第六晶体管t6连接到有机发光二极管oled的阳极的源电极s3。第三晶体管t3具有连接到第四晶体管t4的漏电极d4、电容器cst的一个端子cst1和第一晶体管t1中的所有的栅电极g1的漏电极d3。第三晶体管t3根据通过当前扫描线151传输的扫描信号sn而导通，以通过将第一晶体管t1的栅电极g1和漏电极d1连接到彼此来二极管连接第一晶体管t1。

第四晶体管t4具有连接到前一扫描线152的栅电极g4、连接到初始化电压vint的端子的源电极s4以及通过第三晶体管t3的漏电极d3连接到电容器cst的一个端子cst1和第一晶体管t1的栅电极g1的漏电极d4。第四晶体管t4根据通过前一扫描线152传输的前一扫描信号s(n-1)而导通，以将初始化电压vint传输到第一晶体管t1的栅电极g1。因此，执行初始化操作以将第一晶体管t1的栅电极g1的电压初始化。

第五晶体管t5具有连接到控制线153的栅电极g5、连接到驱动电压线172的源电极s5以及连接到第一晶体管t1的源电极s1和第二晶体管t2的漏电极d2的漏电极d5。

第六晶体管t6具有连接到控制线153的栅电极g6、连接到第一晶体管t1的漏电极d1和第三晶体管t3的源电极s3的源电极s6以及电连接到有机发光二极管oled的阳极的漏电极d6。第五晶体管t5和第六晶体管t6根据通过控制线153传输的发光控制信号em而同时导通。因此，通过二极管连接的驱动晶体管t1来补偿驱动电压elvdd，然后可以将驱动电压elvdd传输到有机发光二极管oled。

第七晶体管t7具有连接到前一扫描线152的栅电极g7、连接到第六晶体管t6的漏电极d6和有机发光二极管oled的阳极的源电极s7以及连接到初始化电压vint的端子和第四晶体管t4的源电极s4的漏电极d7。在一个实施例中，第七晶体管t7的栅电极g7可以连接到单独的控制线。

晶体管t1、t2、t3、t4、t5、t6和t7可以是p型沟道晶体管。在另一实施例中，晶体管t1、t2、t3、t4、t5、t6和t7中的至少一个可以是n型沟道晶体管。

电容器cst具有连接到第一晶体管t1的栅电极g1的第一端子cst1和连接到驱动电压线172的第二端子cst2。有机发光二极管oled具有连接到传输共电压elvss的端子的阴极。在另一实施例中，像素px可以具有拥有不同数量的晶体管和/或电容器的不同结构。

用于驱动像素px的方法的实施例是基于图3中示出的波形信号，其中，晶体管t1、t2、t3、t4、t5、t6和t7是p型沟道晶体管。

参照图3，所述方法包括针对初始化阶段通过前一扫描线152供应低电平的前一扫描信号s(n-1)。然后，第四晶体管t4基于低电平的前一扫描信号s(n-1)而导通，通过第四晶体管t4将初始化电压vint连接到第一晶体管t1的栅电极g1，并通过初始化电压vint将驱动晶体管t1初始化。

随后，如果在数据编程和补偿阶段期间通过当前扫描线151供应低电平的扫描信号sn，则第二晶体管t2和第三晶体管t3基于低电平的扫描信号sn而导通。在此情况下，通过导通的第三晶体管t3来二极管连接第一晶体管t1，并使第一晶体管t1正向偏置。因此，来自数据线171的数据信号dm的、被第一晶体管t1的阈值电压vth降低的补偿电压(dm+vth，vth为负值)被施加到第一晶体管t1的栅电极g1。因此，施加到第一晶体管t1的栅电极g1的栅极电压变成补偿电压(dm+vth)。

驱动电压elvdd和补偿电压(dm+vth)分别被施加到电容器cst的端子。电容器cst基于端子之间的电压差而进行充电。

接着，在发光阶段期间，来自控制线153的发光控制信号em从高电平变为低电平。因此，在发光阶段期间，第五晶体管t5和第六晶体管t6通过低电平的发光控制信号em导通。因此，基于第一晶体管t1的栅电极g1的栅极电压与驱动电压elvdd之间的电压差而产生驱动电流id，驱动电流id通过第六晶体管t6供应到有机发光二极管oled。因此，电流ioled流到有机发光二极管oled。

在发光阶段期间，第一晶体管t1的栅极-源极电压vgs通过电容器cst保持为“(dm+vth)-elvdd”。根据第一晶体管t1的电流-电压关系，驱动电流id可以与通过从驱动栅极-源极电压减去阈值电压获得的值的平方‘(dm-elvdd)²’成比例。因此，无论第一晶体管t1的阈值电压vth如何，都可以确定驱动电流id。

在初始化阶段期间，第七晶体管t7通过前一扫描线152接收低电平的前一扫描信号s(n-1)，使其导通。驱动电流id的一部分作为旁路电流ibp通过第七晶体管t7流出。

图4示出了显示装置的两个相邻像素的布局实施例。图5示出了显示装置的四个相邻像素的布局实施例。图6是沿图4中的剖面线vi-via截取的视图。图7是沿图4中的剖面线vii-viia截取的视图。图8是沿图4中的剖面线viii-viiia截取的视图。

参照图1、图3、图4和图5，显示器的像素px可以包括连接到当前扫描线151、前一扫描线152、控制线153、数据线171和驱动电压线172的多个晶体管t1、t2、t3、t4、t5、t6和t7以及电容器cst。

在第一方向dr1上相邻的两个像素px可以具有例如相对于它们之间的边界轴对称的结构。数据线171和驱动电压线172可以具有相对于两个相邻像素px之间的边界轴对称结构。因此，两条直接相邻的数据线171可以形成一对。

数据线171和驱动电压线172可以基本上平行于第二方向dr2延伸。在平面图中，数据线171可以覆盖施加有预定的电压的屏蔽部分(shieldingpart)135并与其叠置。数据线171可以在第一方向dr1上与屏蔽部分135完全叠置。例如，屏蔽部分135在第一方向dr1上的宽度可以大于数据线171在第一方向dr1上的宽度。当屏蔽部分135与两条相邻的数据线171叠置时，屏蔽部分135在第一方向dr1上的宽度可以大于两条相邻的数据线171在第一方向dr1上的宽度以及两条相邻的数据线171之间在第一方向dr1上的间距的总和。

驱动电压线172可以包括在第一方向dr1上扩展的扩展部分178。扩展部分178在与直接邻近驱动电压线172的数据线171的相对的一侧上延伸，一个扩展部分178可以设置在每个像素px中。在两个相邻像素px中的两个扩展部分178之间在第一方向dr1上没有数据线171的情况下，两个相邻像素px中的两个扩展部分178可以连接到彼此。因此，对于两个相邻的像素px，通过驱动电压线172传输的驱动电压elvdd也可以通过连接到彼此的扩展部分178在第一方向dr1上均匀地传输。

扩展部分178可以包括位于扩展部分178的上侧处的凹陷部分78。

相邻的驱动电压线172可以通过连接构件154连接。连接构件154可以基本上在第一方向dr1上延伸。驱动电压线172通过接触孔68连接到连接构件154。因此，驱动电压elvdd在第二方向dr2上沿驱动电压线172传输，并且也在第一方向dr1上通过连接构件154传输，从而在整个显示面板100中以网格结构传输。因此，驱动电压elvdd降低了整个显示面板100中的偏差，并降低了局部区域中的电压降或使局部区域中的电压降最小化，使得驱动电压elvdd可以均匀地传输。

参照图4，前一扫描线152可以位于当前扫描线151上，控制线153可以位于当前扫描线151下方。如上面所描述的控制线153包括平行于第一方向dr1延伸的多个主线部分153a和连接到主线部分153a的迂回部分153b。主线部分153a可以位于两条相邻的数据线171之间，并可以不与数据线171叠置。主线部分153a在连接到迂回部分153b的数据线171附近弯曲。迂回部分153b可以包括基本上平行于第二方向dr2延伸的第一部分53和主要平行于第一方向dr1延伸的第二部分54。

第一部分53可以从主线部分153a开始，朝向当前扫描线151延伸，并且最终连接到第二部分54。第一部分53可以弯曲至少一次。例如，如图4中所示，第一部分53可以从主线部分153a朝向当前扫描线151延伸，可以被弯曲并朝向数据线171延伸，并可以再次被弯曲并朝向当前扫描线151延伸。第一部分53的弯曲至少一次的部分被称作弯曲部分53a。

第二部分54可以与数据线171叠置，同时与其交叉。

参照图4和图5，根据两个相邻像素px的对称结构，一个迂回部分153b的第二部分54的中心与相邻的迂回部分153b的第二部分54的中心之间的距离可以大约等于或大于两个像素px在第一方向dr1上的宽度。两个像素px在第一方向dr1上的宽度可以对应于由在第一方向dr1上重复的两个相邻的像素px形成的单元的第一方向dr1的节距。因此，两个像素px在第一方向dr1上的宽度(如图4和图5中所示)可以等于直接相邻的一对数据线171之间的纵向中心线与下一个相邻的一对数据线171之间的纵向中心线之间的距离。

第二部分54可以与经由其间的两条相邻的数据线171相邻的两个像素px的边界叠置。

一个像素px的晶体管t1、t2、t3、t4、t5、t6和t7中的每个沟道可以形成在一个半导体构件130中，半导体构件130可以以各种形状弯曲。半导体构件130可以包括诸如多晶硅或氧化物半导体的半导体材料。

半导体构件130包括形成晶体管t1、t2、t3、t4、t5、t6和t7中的每个沟道的沟道区131和导电区。晶体管t1、t2、t3、t4、t5、t6和t7中的每个沟道区131由131a、131b、131c、131d、131e、131f和131g表示。半导体构件130的导电区位于沟道区131a、131b、131c、131d、131e、131f和131g中的每个的不同侧，并具有比沟道区131a、131b、131c、131d、131e、131f和131g的载流子浓度大的载流子浓度。在半导体构件130中，除了沟道区131a、131b、131c、131d、131e、131f和131g之外的大多数剩余部分可以是导电区。位于晶体管t1、t2、t3、t4、t5、t6和t7中的每个的沟道区131a、131b、131c、131d、131e、131f和131g的不同侧的导电区可以变成对应的晶体管t1、t2、t3、t4、t5、t6和t7的源区和漏区，因此，可以用作源区和漏区。

参照图4和图5，一个像素px中的半导体构件130可以包括连接到第一晶体管t1的沟道区131a的一个端子的纵向部分133、连接到沟道区131a的另一个端子的连接部分132和连接到连接部分132的屏蔽部分135。

纵向部分133可以位于相对于沟道区131a与数据线171相对的一侧处。纵向部分133可以基本上是导电区，并可以基本上平行于第二方向dr2延伸。

连接部分132可以位于相对于沟道区131a与纵向部分133相对的一侧处，例如，可以基本上在第一方向dr1上延伸。

屏蔽部分135连接到连接部分132，并可以与数据线171叠置，从而屏蔽数据线171。屏蔽部分135可以位于半导体构件130的导电区中。如上面所描述的，屏蔽部分135可以在第一方向dr1上与数据线171完全叠置。例如，屏蔽部分135在第一方向dr1上的宽度可以大于数据线171在第一方向dr1上的宽度。

屏蔽部分135连接到通过接触孔65连接到驱动电压线172的连接部分134，从而接收驱动电压elvdd。作为半导体构件130的一部分的连接部分134可以基本上在与第一方向dr1平行的方向上延伸。

当通过数据线171传输的数据信号改变时，屏蔽部分135屏蔽数据线171，以防止其它相邻导体的电压改变。

在图4和图5中的示例性实施例中，根据两个相邻的像素px的对称结构，一个屏蔽部分135可以与两条相邻的数据线171叠置。在此情况下，一个屏蔽部分135在第一方向dr1上与两条相邻的数据线171完全叠置。例如，一个屏蔽部分135在第一方向dr1上的宽度可以大于两条相邻的数据线171在第一方向dr1上的宽度以及两条相邻的数据线171之间在第一方向dr1上的间距的总和。

屏蔽部分135可以包括位于与控制线153的弯曲部分53a相邻的部分处的凹陷部分32。可以通过凹陷部分32获得控制线153弯曲和延伸的空间。在第一方向dr1上与凹陷部分32相邻的屏蔽部分135在第一方向dr1上的宽度可以小于屏蔽部分135的其它部分在第一方向dr1上的宽度。在凹陷部分32中，屏蔽部分135可以不与两条相邻的数据线171中的一条数据线171的整个宽度方向叠置。

在一个实施例中，屏蔽部分135可以包括至少一个凹陷部分31。图4示出一对凹陷部分31彼此面对的示例。在凹陷部分31中，屏蔽部分135可以不与数据线171叠置。凹陷部分31可以位于控制线153的主线部分153a的假想延伸线上。可以通过考虑数据线171的屏蔽效果(通过屏蔽部分135与数据线171的叠置)和数据信号dm的延迟程度来适当地控制凹陷部分31的尺寸。

根据示例性实施例，半导体构件130不在半导体构件130的连接部分132下方以及沟道区131a与屏蔽部分135之间。例如，半导体构件130不在区域ca中并且不在其右外围和左外围中，区域ca位于相对于沟道区131a与纵向部分133相对的一侧处并面对纵向部分133。因此，可以提高设置有控制线153的迂回部分153b中的第一部分53的空间的裕度。另外，可以充分地加宽控制线153的第一部分53与屏蔽部分135之间的间隔a3。因此，提高了工艺裕度(processmargin)，使得降低了控制线153的第一部分53与屏蔽部分135之间的叠置风险，从而减少了良率降低(yieldreduction)。

控制线153的第一部分53与屏蔽部分135之间的间隔a3可以是预定的尺寸，例如，大约1μm或更大。随着显示装置的分辨率增大，像素px的尺寸会减小。因此，提高了由于工艺中的对准误差而出现的缺陷的风险。然而，根据本示例性实施例，可以充分地获得控制线153的第一部分53与屏蔽部分135之间的间隔a3，使得可以对高分辨率的显示装置减少由于工艺中的对准误差而导致的缺陷。

第一晶体管t1包括沟道区131a、位于沟道区131a的各侧处的作为半导体构件130的导电区的源区和漏区以及与沟道区131a叠置的驱动栅电极155a。

沟道区131a可以弯曲至少一次。在一个实施例中，第一晶体管t1的沟道区131a可以具有蜿蜒的或曲折的形状。图4和图5示出了沟道区131a具有近似“u”形状的示例。连接到沟道区131a的纵向部分133可以与第一晶体管t1的漏区对应。连接部分132的连接到沟道区131a的部分可以与第一晶体管t1的源区对应。

在平面图中，驱动栅电极155a可以位于半导体构件130的纵向部分133与控制线153的第一部分53之间。驱动栅电极155a可以通过接触孔61连接到连接构件174。连接构件174可以包括位于扩展部分178的凹陷部分78中的端部。接触孔61可以位于扩展部分178的凹陷部分78中。

在平面图中，第一晶体管t1的驱动栅电极155a和沟道区131a可以位于当前扫描线151与控制线153的主线部分153a之间。另外，基于两个相邻的像素px的对称结构，一对驱动栅电极155a和一对沟道区131a可以在第一方向dr1上位于两个相邻的迂回部分153b之间。

第二晶体管t2包括沟道区131b、位于沟道区131b的各侧处的作为半导体构件130的导电区的源区和漏区以及与沟道区131b叠置的栅电极155b。对于当前扫描线151与半导体构件130重叠的部分可以形成栅电极155b。半导体构件130的相对于当前扫描线151朝上设置并作为第二晶体管t2的源区连接到沟道区131b的导电区通过接触孔62连接到数据线171。沟道区131b连接到半导体构件130的连接部分132。位于沟道区131b与连接部分132之间的半导体构件130和连接部分132的一部分与第二晶体管t2的漏区对应。

第三晶体管t3包括沟道区131c、位于沟道区131c的各侧处的作为半导体构件130的导电区的源区和漏区以及与沟道区131c叠置的栅电极155c。对于当前扫描线151与半导体构件130重叠的部分可以形成栅电极155c。栅电极155c可以由两个部分形成，以防止泄露电流。半导体构件130的相对于当前扫描线151朝上设置并作为第三晶体管t3的漏区连接到沟道区131c的导电区通过接触孔63连接到连接构件174。沟道区131c连接到半导体构件130的纵向部分133，纵向部分133与第三晶体管t3的源区对应。

第四晶体管t4包括沟道区131d、位于沟道区131d的各侧处的作为半导体构件130的导电区的源区和漏区以及与沟道区131d叠置的栅电极155d。对于前一扫描线152与半导体构件130重叠的部分可以形成栅电极155d。栅电极155d可以由两个部分形成，以防止泄露电流。半导体构件130的相对于前一扫描线152朝下设置并且作为第四晶体管t4的源区不连接到第三晶体管t3的导电区通过接触孔64连接到连接构件175。

第五晶体管t5包括沟道区131e、位于沟道区131e的各侧处的作为半导体构件130的导电区的源区和漏区以及与沟道区131e叠置的栅电极155e。沟道区131e可以是连接部分132的一部分。对于控制线153与半导体构件130的连接部分132重叠的部分可以形成栅电极155e。例如，对于控制线153的迂回部分153b的第一部分53与半导体构件130的连接部分132重叠的部分可以形成栅电极155e。

图4示出了对于控制线153的第一部分53的弯曲部分53a的上部分与半导体构件130的连接部分132重叠的部分变成栅电极155e的示例。半导体构件130的位于沟道区131e与沟道区131a或沟道区131b之间的导电区与第五晶体管t5的漏区对应。半导体构件130的位于沟道区131e与屏蔽部分135之间的导电区以及连接到导电区的屏蔽部分135可以与第五晶体管t5的源区对应。

第六晶体管t6包括沟道区131f、位于沟道区131f的各侧处的作为半导体构件130的导电区的源区和漏区以及与沟道区131f叠置的栅电极155f。对于控制线153与半导体构件130重叠的部分可以形成栅电极155f。例如，对于控制线153的主线部分153a与半导体构件130重叠的部分可以形成栅电极155f。半导体构件130的相对于控制线153朝下设置并作为第六晶体管t6的漏区的导电区通过接触孔66连接到连接构件179。沟道区131f也连接到半导体构件130的纵向部分133，纵向部分133与第六晶体管t6的源区对应。

第七晶体管t7包括沟道区131g、位于沟道区131g的各侧处作为半导体构件130的导电区的源区和漏区以及与沟道区131g叠置的栅电极155g。对于前一扫描线152与半导体构件130重叠的部分可以形成栅电极155g。半导体构件130的相对于前一扫描线152朝下设置且作为第七晶体管t7的漏区的导电区连接到第四晶体管t4的源区，并通过接触孔64连接到连接构件175。半导体构件130的相对于前一扫描线152朝上设置并作为第七晶体管t7的源区的导电区连接到第六晶体管t6的漏区，并通过接触孔66连接到连接构件179。

第一晶体管t1的沟道区131a的一个端子可以连接到第二晶体管t2和第五晶体管t5。沟道区131a的另一个端子可以连接到第三晶体管t3和第六晶体管t6。

电容器cst可以包括驱动栅电极155a和驱动电压线172的扩展部分178作为两个端子。电容器cst可以保持对应于通过驱动电压线172传输的驱动电压elvdd与驱动栅电极155a的电压之间的差的电压差。与本示例性实施例相同，如果通过将第一晶体管t1的驱动栅电极155a和驱动电压线172的一部分经由其间的绝缘层直接地叠置来形成电容器cst，则不必形成单独的电极来形成电容器cst。因此，可以降低制造成本，并可以形成宽面积的电容器cst，从而提高空间利用效率，并形成足够电容的电容器cst。

根据本示例性实施例，由于半导体构件130不位于沟道区131a与屏蔽部分135之间，因此，提供了空间以允许驱动栅电极155a在第一方向dr1上加宽。因此，可以充分地获得驱动栅电极155a的相对面积。因此，可以充分地确保电容器cst的电容。另外，可以获得用于形成第一晶体管t1的空间裕度。

另外，还可以在第一方向dr1上延伸驱动栅电极155a的宽度。因此，可以增大驱动栅电极155a和扩展部分178的叠置区域的宽度。例如，可以增大驱动栅电极155a与设置在驱动电压线172的扩展部分178之中的凹陷部分78的右边和左边处的部分重叠的部分的第一方向dr1的宽度a1。因此，可以通过工艺的对准误差来防止偏差出现在驱动栅电极155a和驱动电压线172的扩展部分178的叠置区域中。因此，可以充分地改善工艺裕度，并且可以减少由电容器cst的偏差而导致的显示缺陷。

驱动栅电极155a通过接触孔61连接到连接构件174的一个端子。连接构件174的另一个端子通过接触孔63连接到第三晶体管t3的漏区和第四晶体管t4的漏区。连接构件174可以基本上平行于第二方向dr2延伸。连接构件174可以连同驱动栅电极155a与图2中的驱动栅极节点gn对应。

连接构件179可以通过接触孔81连接到像素电极。连接构件175可以通过接触孔82连接到传输初始化电压vint的初始化电压线。

在本示例性实施例中，具有导电性的屏蔽部分135与数据线171叠置，以屏蔽数据线171。因此，可以阻止数据线171与相邻的驱动栅电极155a或连接到相邻的驱动栅电极155a的导体之间的寄生电容。例如，屏蔽部分135阻止数据线171与驱动栅电极155a之间的寄生电容。因此，可以根据数据信号dm的信号变化来防止驱动栅电极155a的电压的变化。因此，不改变有机发光二极管oled的驱动电流id。因此，可以减少或防止质量缺陷(例如，通过由数据线171与驱动栅电极155a之间的寄生电容引起的亮度变化而造成的串扰)。

屏蔽部分135是半导体构件130的一部分。因此，不必额外地形成用于屏蔽数据线171的单独的电极。因此，可以容易地屏蔽数据线171，而不增加显示装置的制造成本。

另外，在平面图中，控制线153(特别是控制线153的迂回部分153b)在数据线171与驱动栅电极155a之间穿过，以在数据线171与驱动栅电极155a之间进行屏蔽。因此，可以阻止数据线171与驱动栅电极155a之间的寄生电容的产生。

根据本示例性实施例，半导体构件130的屏蔽部分135和连接部分134可以不与在显示面板100中的基本上在第一方向dr1上传输信号的信号线叠置。例如，半导体构件130的屏蔽部分135可以不与扫描线151和152以及控制线153叠置。在一个实施例中，控制线153的主线部分153a的假想延伸线穿过屏蔽部分135。然而，屏蔽部分135实际上不与控制线153叠置。

如上面所描述的，控制线153的主线部分153a在第一方向dr1上延伸，然后在屏蔽部分135附近在第二方向dr2上弯曲，以形成迂回部分153b。迂回部分153b在屏蔽部分135与驱动栅电极155a之间基本上在第二方向dr2上延伸，使得控制线153不与屏蔽部分135叠置。

迂回部分153b的第一部分53可以沿屏蔽部分135的边缘延伸，并可以与屏蔽部分135分离。在平面图中，屏蔽部分135与控制线153的第一部分53或第二部分54之间的间隔可以大于预定的值(例如，0)。

如果控制线153不包括迂回部分153b并在第一方向dr1上恒定地延伸(与扫描线151和152一样)，则控制线153将与半导体构件130的屏蔽部分135叠置。在此情况下，会产生额外的寄生晶体管。如果形成额外的寄生晶体管，则屏蔽部分135基本上是浮置的。因此，屏蔽部分135的电压不保持诸如驱动电压elvdd的恒定电压电平，而是变化的。因此，通过数据线171传输的数据信号dm受到屏蔽部分135的影响。例如，在由显示面板100显示的图像中会产生颜色偏差或污点。

然而，根据本示例性实施例，控制线153迂回，以不与半导体构件130的屏蔽部分135叠置。因此，形成迂回部分153b，迂回部分153b沿屏蔽部分135的外围延伸且围绕屏蔽部分135的外围，并与屏蔽部分135分离(不与屏蔽部分135叠置)。因此，不出现屏蔽部分135与控制线153的不必要的叠置，并且不形成寄生晶体管。因此，防止出现数据线171上传输的数据信号dm的不必要的变化。因此，可以防止由显示装置显示的图像中的颜色偏差和污点。

根据示例性实施例，半导体构件130不位于半导体构件130的连接部分132的下方以及沟道区131a与屏蔽部分135之间。例如，半导体构件130不在区域ca中并且不在其右外围和左外围中，区域ca位于相对于沟道区131a与纵向部分133相对的一侧处并面对纵向部分133。因此，可以进一步增大屏蔽部分135和数据线171的叠置裕度。例如，可以增大屏蔽部分135之中的与数据线171叠置的区域外部的剩余区域在第一方向dr1上的宽度a2。宽度a2可以具有足够的宽度，例如大约1.0μm或更大。

因此，即使存在一般水平的工艺误差，也降低了不被屏蔽部分135覆盖的数据线171的形成风险。例如，随着显示装置的分辨率增加，像素px的尺寸减小。因此，增加了由于工艺误差而出现的缺陷的风险。然而，根据本示例性实施例，降低了数据线171不被屏蔽部分135覆盖的风险。因此，对于高分辨率显示器，可以减小由数据线171上的数据信号的变化造成的任何影响。

参照图4、图5、图6和图8，根据另一示例性实施例的显示装置的显示面板可以包括基底110。基底110可以是包括例如玻璃、石英、陶瓷或塑料的绝缘基底。

缓冲层120可以位于基底110上，以阻止杂质从基底110到缓冲层120的上层(具体地，半导体构件130)。因此，缓冲层120可以使半导体构件130的特性得到改善，也可以减少施加到半导体构件130的应力。缓冲层120可以包括例如诸如氮化硅(sinx)或氧化硅(siox)的无机绝缘材料或者有机绝缘材料。在一个实施例中，可以省略缓冲层120的至少一部分。

上面描述的半导体构件130位于缓冲层120上，栅极绝缘层140位于半导体构件130上。

包括包含上面描述的栅电极155b和155c的当前扫描线151、包含栅电极155d和155g的前一扫描线152、包含栅电极155e和155f的控制线153、驱动栅电极155a以及连接构件154的栅极导体可以位于栅极绝缘层140上。栅极导体可以包括诸如铜(cu)、铝(al)、钼(mo)的金属或它们的合金。

层间绝缘层160位于栅极导体和栅极绝缘层140上。层间绝缘层160可以包括例如诸如氮化硅(sinx)、氧化硅(siox)的无机绝缘材料或有机绝缘材料。

层间绝缘层160和/或栅极绝缘层140可以包括位于驱动栅电极155a上的接触孔61、位于连接到第二晶体管t2的沟道区131b的源区上的接触孔62、位于连接到第三晶体管t3的沟道区131c的漏区或连接到第四晶体管t4的沟道区131d的漏区上的接触孔63、位于连接到第四晶体管t4的沟道区131d的源区或连接到第七晶体管t7的沟道区131g的漏区上的接触孔64、位于连接到第五晶体管t5的沟道区131e的源区上的接触孔65、位于连接到第六晶体管t6的沟道区131f的漏区上的接触孔66以及位于连接构件154上的接触孔68。

数据导体(包括数据线171、包含扩展部分178的驱动电压线172以及多个连接构件174、175和179)位于层间绝缘层160上。数据导体可以包括诸如铜(cu)、铝(al)、钼(mo)的金属或它们的合金。

数据线171可以连接到通过栅极绝缘层140和层间绝缘层160中的接触孔62连接到第二晶体管t2的沟道区131b的源区。参照图8，数据线171可以经由层间绝缘层160和栅极绝缘层140与半导体构件130的屏蔽部分135叠置。

参照图6，驱动电压线172的扩展部分178经由层间绝缘层160与驱动栅电极155a叠置，从而形成电容器cst。

参照图4和图7，连接构件174可以通过接触孔61连接到驱动栅电极155a，并可以通过接触孔63与连接到第三晶体管t3的沟道区131c的漏区和连接到第四晶体管t4的沟道区131d的漏区连接。

连接构件175可以通过接触孔64与连接到第四晶体管t4的沟道区131d的源区和连接到第七晶体管t7的沟道区131g的漏区连接。

参照图6，连接构件179可以通过接触孔66与连接到第六晶体管t6的沟道区131f的漏区连接。

钝化层180位于数据导体和层间绝缘层160上。钝化层180可以包括有机绝缘材料(例如，聚丙烯酸树脂和聚酰亚胺树脂)。钝化层180的上表面可以是基本平坦的。钝化层180可以包括位于连接构件179上的接触孔81和位于连接构件175上的接触孔82。

像素电极191和初始化电压线192可以位于钝化层180上。参照图6和图7，像素电极191可以通过接触孔81连接到连接构件179。初始化电压线192可以通过接触孔82连接到连接构件175。

像素限定层(pdl)350可以位于钝化层180、初始化电压线192和像素电极191上。像素限定层350具有位于像素电极191上的开口351。

有机发射层370位于像素电极191上。在一个实施例中，有机发射层370可以位于开口351中。共电极270位于有机发射层370上和像素限定层350上，从而延伸遍布多个像素px。像素电极191、有机发射层370和共电极270一起形成有机发光二极管oled。保护有机发光二极管oled的包封层可以位于共电极270上。包封层可以包括例如交替沉积的无机层和有机层。

图9示出了显示装置的两个相邻像素的另一布局实施例。参照图9，除了在平面图中的第一晶体管t1的沟道区131a的形状之外，显示装置可以与图4至图8中的显示装置相同。例如，第一晶体管t1的沟道区131a可以具有近似“s”形状或倒置“s”形状。

在本示例性实施例中，半导体构件130也不在连接到半导体构件130的沟道区131a的连接部分132的下方以及沟道区131a与屏蔽部分135之间。因此，可以提高用于控制线153的迂回部分153b中的第一部分53的空间裕度，并且可以充分地获得控制线153的第一部分53与屏蔽部分135之间的间隔a3。

另外，驱动栅电极155a在第一方向dr1上的宽度可以进一步延伸，以使驱动栅电极155a和扩展部分178的叠置区域的宽度增大。例如，可以增大驱动栅电极155a与位于驱动电压线172的扩展部分178之中的凹陷部分78的右边和左边处的部分叠置的部分的第一方向dr1的宽度a1。因此，通过工艺中的对准误差，偏差可以不出现在驱动栅电极155a和驱动电压线172的扩展部分178的叠置区域中。因此，可以充分获得工艺裕度，并可以减少由于电容器cst的偏差而导致的显示缺陷。

另外，可以充分获得屏蔽部分135和数据线171的叠置裕度(例如，在屏蔽部分135之中与数据线171重叠的区域外部的剩余区域在第一方向dr1上的宽度a2)。另外，即使存在工艺误差，也可以降低数据线171不被屏蔽部分135覆盖的风险。随着显示装置的分辨率增加，这种影响更尤其显著。其它特性和效果可以与一个或更多个上面描述的示例性实施例相同。

图10示出了显示装置的两个相邻像素的另一布局实施例。参照图10，除了在第一方向dr1上相邻的两个像素px不形成对称结构但可以具有相同的形状之外，根据本示例性实施例的显示装置可以与图4至图8中的显示装置相同。

因此，一个像素px中的驱动电压线172的扩展部分178可以被设置为限制于对应的像素px的区域。另外，半导体构件130的屏蔽部分135可以与设置在两个相邻的像素px之间的一条数据线171叠置。

作为控制线153弯曲的空间周期的节距可以与一个像素px在第一方向dr1上的宽度近似相同。例如，控制线153的一个迂回部分153b的第二部分54的中心与相邻的迂回部分153b的第二部分54的中心之间的距离可以与一个像素px在第一方向dr1上的宽度近似相同。其它特性和效果可以与一个或更多个上面描述的示例性实施例相同。

图11和图12示出了根据示例性实施例的像素的另一实施例的结构和操作。参照图11，除了连接到像素px的多条信号线还可以包括第二前一扫描线157之外，像素可以与图2中的像素相同。另外，第七晶体管t7的栅电极g7不连接到前一扫描线152，而是可以连接到第二前一扫描线157。第二前一扫描线157可以将第二前一扫描信号s(n-2)传输到第七晶体管t7的栅电极g7。

参照图12，除了在初始化阶段，在将前一扫描信号s(n-1)施加到前一扫描线152之前，可以将第二前一扫描信号s(n-2)施加到第二前一扫描线157以导通第七晶体管t7之外，图11中的像素的操作可以与图3中的像素的操作相同。因此，可以通过导通的第七晶体管t7将初始化电压vint施加到有机发光二极管oled的阳极。

接着，如果前一扫描线152施加有前一扫描信号s(n-1)，则通过导通的第四晶体管t4将初始化电压vint供应到第一晶体管t1的栅电极g1，使得第一晶体管t1可以被初始化。

图13和图14示出了例如可包括与图11和图12对应的像素的显示装置的其它实施例。参照图13和图14，除了一个像素px可以包括连接到当前扫描线151、前一扫描线152、第二前一扫描线157、控制线153、数据线171和驱动电压线172的多个晶体管t1、t2、t3、t4、t5、t6和t7以及电容器cst之外，显示装置可以与图4至图8中的显示装置相同。第二前一扫描线157可以在控制线153下方。

对于第二前一扫描线157与半导体构件130重叠的部分可以形成第七晶体管t7的栅电极155g。与第二前一扫描线157重叠的半导体构件130可以形成第七晶体管t7的沟道区131g。半导体构件130的相对于第二前一扫描线157朝下设置并作为第七晶体管t7的漏区的导电区通过接触孔64连接到连接构件175。半导体构件130的相对于第二前一扫描线157朝上设置并作为第七晶体管t7的源区的导电区连接到第六晶体管t6的漏区，并通过接触孔66连接到连接构件179。其它特性可以与先前的实施例相同。

除了在第一方向dr1上相邻的两个像素px不处于对称结构中，但可以在平面图中具有相同的形状之外，图15示出可与图13和图14中的显示装置相同的显示装置的另一实施例。

在这里已经公开了示例实施例，尽管采用了特定术语，但是它们仅以通用的和描述性的含义来使用并进行解释，而不是出于限制的目的。在一些情况下，除非另外指示，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件的组合使用。因此，本领域技术人员将理解的是，在不脱离权利要求中阐述的实施例的精神和范围的情况下，可以做出形式上和细节上的各种变化。