栅极驱动电路、显示面板和显示装置的制作方法

本发明涉及oled显示设备技术领域，尤其涉及一种栅极驱动电路、显示面板和显示装置。

背景技术：

显示面板的栅极驱动电路保持稳定有效工作，永远是栅极驱动电路性能提升的一个考虑重点。但是，如果栅极驱动电路采用单型晶体管构成的电路需要外加电容及漏电流较大，因此，存在稳定性不佳及功耗较大的问题。

技术实现要素：

本发明提供一种栅极驱动电路、显示面板和显示装置，以解决相关技术中的不足。

根据本发明实施例的第一方面，提供一种栅极驱动电路，包括：输出保持模块、输出模块与输出缓冲模块；所述输出保持模块的输出端与所述输出模块的输入端连接，所述输出模块的输出端与所述输出缓冲模块的输入端连接，所述输出缓冲模块的输出端为所述栅极驱动电路的输出端；所述输出保持模块用于根据第一扫描信号与第二扫描信号控制所述输出模块输出的第三扫描信号在第一时段内为第一电平、在所述第一时段之外为第二电平；所述第一电平与所述第二电平不同；所述第一扫描信号、所述第二扫描信号、所述第三扫描信号不同；所述输出缓冲模块用于对所述第三扫描信号进行整形缓冲后输出；

所述输出保持模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管与与非门；所述第一晶体管、所述第二晶体管与所述第三晶体管为第一类型晶体管，所述第四晶体管为第二类型晶体管；所述第一晶体管的源极用于输入所述第一扫描信号，所述第一晶体管的栅极用于输入第二扫描信号，所述第一晶体管的漏极与所述与非门的第一输入端连接，所述与非门的第二输入端用于输入所述第一扫描信号；所述第一晶体管的栅极还与所述第二晶体管的栅极连接，所述第二晶体管的源极与第一电源连接，所述第二晶体管的漏极与所述第三晶体管的源极连接，所述第三晶体管的栅极与所述第四晶体管的栅极并接后与所述与非门的输出端连接，所述第三晶体管的漏极与所述第四晶体管的漏极并接的节点与所述与非门的第一输入端连接，所述第四晶体管的源极与第二电源连接，所述节点为所述输出保持模块的输出端。

在一个实施例中，所述输出模块包括第五晶体管、传输门与第一反相器；所述第五晶体管为所述第一类型晶体管；所述第五晶体管的源极与所述第一电源连接，所述第五晶体管的栅极用于输入第一使能信号，所述第五晶体管的漏级与所述输出保持模块的输出端连接，所述第五晶体管的漏级还与所述传输门的第一控制端连接，所述第五晶体管的漏级还与所述第一反相器的输入端连接，所述第一反相器的输出端与所述传输门的第二控制端连接，所述传输门的输入端用于输入时钟信号，所述传输门的输出端为所述输出模块的输出端。

在一个实施例中，所述输出缓冲模块包括第二反相器与第三反相器；

所述第二反相器的输入端与所述输出模块的输出端的连接，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端为所述输出缓冲模块的输出端。

由于输出缓冲模块包括第二反相器与第三反相器，第二反相器与第三反相器串联，这样可以对输出模块输出的信号进行整形缓冲，进而可以提高电路输出的稳定性。

在一个实施例中，所述输出缓冲模块还包括第六晶体管；所述第六晶体管为第一类型晶体管；所述第六晶体管的源极与所述第一电源连接，所述第六晶体管的栅极与所述第三反相器的输出端连接，所述第六晶体管的漏级与所述第三反相器的输入端连接。

由于第六晶体管的栅极与第三反相器的输出端连接，第六晶体管的漏级与第三反相器的输入端连接，这样，第六晶体管可以对电路的输出进行反馈调节，保证输出更稳定有效，可以进一步提升显示面板的性能，提升良率。

在一个实施例中，所述输出缓冲模块还包括第七晶体管；所述第七晶体管为第二类型晶体管；所述第七晶体管的漏级与所述第三反相器的输入端连接，所述第七晶体管的源极与所述第二电源连接，所述第七晶体管的栅极与所述第三反相器的输出端连接。

由于第七晶体管的漏级与第三反相器的输入端连接，第七晶体管的栅极与第三反相器的输出端连接，这样，第七晶体管可以对电路的输出进行反馈调节，保证输出更稳定有效，进一步提升显示面板的性能，提升良率。

在一个实施例中，所述栅极驱动电路还包括复位单元；所述复位单元用于对所述输出模块输出的第三扫描信号进行复位；所述复位单元的控制端与所述第一反相器的输出端连接，所述复位单元的使能端用于输入第二使能信号，所述复位单元的输出端与所述输出模块的输出端连接。

由于复位单元可以对输出模块输出的第三扫描信号进行复位，因此，可以实现显示面板全屏亮或全屏暗等特殊功能。

在一个实施例中，所述复位单元包括第八晶体管、第九晶体管与第十晶体管；所述第八晶体管与所述第九晶体管为所述第一类型晶体管，所述第十晶体管为所述第二类型晶体管；所述第八晶体管的源极与所述第一电源连接，所述第八晶体管的栅极为所述复位单元的控制端，所述第八晶体管的漏级与所述第九晶体管的源极连接，所述第九晶体管的栅极与所述第十晶体管的栅极并接后与所述复位单元的使能端连接，所述第九晶体管的漏级与所述第十晶体管的漏级并接后与所述复位单元的输出端连接，所述第十晶体管的源极与所述第二电源连接。

在一个实施例中，所述第一类型晶体管为p型晶体管，所述第二类型晶体管为n型晶体管；和/或，所述第一电源的电源电压大于所述第二电源的电源电压。

根据本发明实施例的第二方面，提供一种显示面板，包括上述的栅极驱动电路。

根据本发明实施例的第三方面，提供一种显示装置，包括上述的显示面板。

根据上述实施例可知，由于输出保持模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管与与非门，第一晶体管、第二晶体管与第三晶体管为第一类型晶体管，第四晶体管为第二类型晶体管，且由于第一类型晶体管与第二类型晶体管的特性互补作用，可使得电路输出稳定性更好及功耗更小。又由于输出保持模块使用的电子元器件数目少，进而减少了栅极驱动电路使用的电子元器件数目，可以减小功耗，还可以减小栅极驱动电路所占用的面积，利于实现显示面板的窄边框。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是根据本发明实施例示出的一种栅极驱动电路的框图；

图2是根据本发明实施例示出的一种栅极驱动电路的结构示意图；

图3是根据本发明实施例示出的一种时序示意图；

图4是根据本发明实施例示出的另一种栅极驱动电路的框图；

图5是根据本发明实施例示出的一种栅极驱动电路的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

本发明实施例提供一种栅极驱动电路，如图1至图2所示，该栅极驱动电路包括：输出保持模块11、输出模块12与输出缓冲模块13。

如图1所示，输出保持模块11的输出端与输出模块12的输入端连接，输出模块12的输出端与输出缓冲模块13的输入端连接，输出缓冲模块13的输出端为栅极驱动电路的输出端。输出保持模块11用于根据第一扫描信号stv_n-1与第二扫描信号stv_n+1控制输出模块12输出的第三扫描信号out在第一时段内为第一电平、在第一时段之外为第二电平。其中，第一电平与第二电平不同。第一扫描信号stv_n-1、第二扫描信号stv_n+1、第三扫描信号out不同。输出缓冲模块13用于对第三扫描信号out进行整形缓冲后输出。

例如，上述的第一扫描信号stv_n-1可以是第n-1行像素的扫描信号，第二扫描信号stv_n+1可以是第n+1行像素的扫描信号，第三扫描信号out可以是第n行像素的扫描信号。n为大于1正整数。第一电平可以小于第二电平，例如，第一电平可以是低电平，第二电平可以是高电平。也就是，如图3所示，第三扫描信号out在第一时段t2内为低电平，可以使第n行像素的像素电路中的开关管导通，进而可以点亮第n行像素，在第一时段t2之外的时段t1、t3、t4内第三扫描信号out为高电平，可以使第n行像素的像素电路中的开关管关闭。需要说明的是，第n行像素的像素电路中的开关管为pmos晶体管。

如图2所示，输出保持模块11包括第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4和与非门f。第一晶体管m1、第二晶体管m2与第三晶体管m3为第一类型晶体管，第四晶体管m4为第二类型晶体管。在本实施例中，第一类型晶体管为p型晶体管，第二类型晶体管为n型晶体管。p型晶体管可以是pmos晶体管，n型晶体管可以是nmos晶体管。

第一晶体管m1的源极用于输入第一扫描信号stv_n-1，第一晶体管m1的栅极用于输入第二扫描信号stv_n+1，第一晶体管m1的漏极和与非门f的第一输入端连接，与非门f的第二输入端用于输入第一扫描信号stv_n-1；第一晶体管m1的栅极还与第二晶体管m2的栅极连接，第二晶体管m2的源极与第一电源vgh连接，第二晶体管m2的漏极与第三晶体管m3的源极连接，第三晶体管m3的栅极与第四晶体管m4的栅极并接后和与非门f的输出端连接，第三晶体管m3的漏极与第四晶体管m4的漏极并接的节点g和与非门f的第一输入端连接，第四晶体管m4的源极与第二电源vgl连接，节点为输出保持模块11的输出端。

在本实施例中，第一电源vgh的电源电压大于第二电源vgl的电源电压。例如，第一电源vgh提供的电源电压为高电压，第二电源vgl提供的电源电压为低电压。

在本实施例中，当与非门f的第一输入端与第二输入端输入的信号均为高电平时，与非门f的输出端输出低电平，当与非门f的第一输入端与第二输入端中至少有一个输入的信号为低电平时，与非门f的输出端输出高电平。

如图2所示，输出模块12包括第五晶体管m5、传输门t与第一反相器inv1，第五晶体管m5为第一类型晶体管，即可以为pmos晶体管。第五晶体管m5的源极与第一电源vgh连接，第五晶体管m5的栅极用于输入第一使能信号en1，第五晶体管m5的漏级与输出保持模块11的输出端连接，亦即第五晶体管m5的漏级与上述的节点g连接，又或者说，第五晶体管m5的漏级与第三晶体管m3的漏级连接。第五晶体管m5的漏级还与传输门t的第一控制端连接，第五晶体管m5的漏级还与第一反相器inv1的输入端连接，第一反相器inv1的输出端与传输门t的第二控制端连接，传输门t的输入端用于输入时钟信号ck，传输门t的输出端为输出模块12的输出端。

在本实施例中，当传输门t的第一控制端为低电平、且传输门t的第二控制端为高电平时，传输门t导通，当传输门t的第一控制端为高电平、且传输门t的第二控制端为低电平时，传输门t关闭。其中，传输门t可以是cmos传输门，cmos传输门可由一个pmos晶体管与一个nmos晶体管并联构成。

在本实施例中，当第一反相器inv1的输入端输入的信号为高电平时，第一反相器inv1的输出端输出的信号为低电平。当第一反相器inv1的输入端输入的信号为低电平时，第一反相器inv1的输出端输出的信号为高电平。下文中的第二反相器inv2、第三反相器inv3与第一反相器inv1的工作原理相同。

如图2所示，输出缓冲模块13包括第二反相器inv2、第三反相器inv3、第六晶体管m6与第七晶体管m7。第六晶体管m6为第一类型晶体管，即为pmos晶体管。第七晶体管m7为第二类型晶体管，即为nmos晶体管。第二反相器inv2的输入端与输出模块12的输出端的连接，亦即，第二反相器inv2的输入端与传输门t的输出端的连接。第二反相器inv2的输出端与第三反相器inv3的输入端连接，第三反相器inv3的输出端为输出缓冲模块13的输出端。第六晶体管m6的源极与第一电源vgh连接，第六晶体管m6的栅极与第三反相器inv3的输出端连接，第六晶体管m6的漏级与第三反相器inv3的输入端连接。第七晶体管m7的漏级与第三反相器inv3的输入端连接，第七晶体管m7的源极与第二电源vgl连接，第七晶体管m7的栅极与第三反相器inv3的输出端连接。

在本实施例中，在栅极驱动电路正常工作时，第一使能信号en1为高电平。

如图3所示，在第二时段t1内，第一扫描信号stv_n-1为低电平，第二扫描信号stv_n+1为高电平，时钟信号ck为高电平，第一晶体管m1关闭，第二晶体管m2关闭，第三晶体管m3关闭，与非门f输出高电平，第四晶体管m4导通，第一反相器inv1输出高电平，传输门t导通，第二反相器inv2输出低电平，第三反相器inv3输出高电平，第三扫描信号out为高电平。

如图3所示，在第一时段t2内，第一扫描信号stv_n-1为低电平，第二扫描信号stv_n+1为高电平，时钟信号ck为低电平，第二晶体管m2关闭，第四晶体管m4导通，与非门f输出高电平，第一反相器inv1输出高电平，传输门t导通，第二反相器inv2输出高电平，第三反相器inv3输出低电平，第三扫描信号out为低电平。

如图3所示，在第三时段t3内，第一扫描信号stv_n-1为高电平，第二扫描信号stv_n+1为低电平，时钟信号ck为高电平，第一晶体管m1导通，第二晶体管m2导通，第三晶体管m3导通，与非门f输出低电平，第一反相器inv1输入高电平输出低电平，传输门t关闭，第二反相器inv2输入高电平输出低电平，第三反相器inv3输入低电平输出高电平，第三扫描信号out为高电平。

如图3所示，在第四时段t4内，第一扫描信号stv_n-1为高电平，第二扫描信号stv_n+1为低电平，时钟信号ck为低电平，第一晶体管m1导通，第二晶体管m2导通，第三晶体管m3导通，与非门f输出低电平，第一反相器inv1输入高电平输出低电平，传输门t关闭，第二反相器inv2输入高电平输出低电平，第三反相器inv3输入低电平输出高电平，第三扫描信号out为高电平。

在本实施例中，由于输出保持模块包括第一晶体管第二晶体管、第三晶体管、第四晶体管与与非门，第一晶体管、第二晶体管与第三晶体管为第一类型晶体管，第四晶体管为第二类型晶体管，且由于第一类型晶体管与第二类型晶体管的特性互补作用，可使得电路输出稳定性更好及功耗更小。又由于输出保持模块使用的电子元器件数目少，进而减少了栅极驱动电路使用的电子元器件数目，可以减小功耗，还可以减小栅极驱动电路所占用的面积，有利于实现显示面板的窄边框，进而可以有利于市场竞争力。

本发明实施例通过提出一种cmos结构的栅极驱动电路，完全采用数字信号，利用n型晶体管与p型晶体管的特性互补作用，可使得栅极驱动电路的输出稳定性更好且功耗更小。

在本实施例中，由于输出缓冲模块包括第二反相器与第三反相器，第二反相器与第三反相器串联，这样可以对输出模块输出的信号进行整形缓冲，进而可以提高栅极驱动电路输出的稳定性。

在本实施例中，由于第三反相器与第六晶体管组成了反向回路，且第三反相器与第七晶体管也组成了反向回路，可以起到反馈作用，可以保证栅极驱动电路输出第三扫描信号更加稳定有效，可以进一步提升显示面板的性能，提升良率。其中，反向回路也可以称为反馈回路。

本发明实施例还提供一种栅极驱动电路。如图4至图5所示，本实施例中，在上述实施例的基础上，栅极驱动电路还包括复位单元14。复位单元14用于对输出模块12输出的第三扫描信号out进行复位。复位单元14的控制端与第一反相器inv1的输出端连接，复位单元14的使能端用于输入第二使能信号en2，复位单元14的输出端与输出模块12的输出端连接。

本实施例中，如图5所示，复位单元14包括第八晶体管m8、第九晶体管m9与第十晶体管m10；第八晶体管m8与第九晶体管m9为第一类型晶体管，即为pmos晶体管，第十晶体管m10为第二类型晶体管，即为nmos晶体管。

第八晶体管m8的源极与第一电源vgh连接，第八晶体管m8的栅极为复位单元14的控制端，即第八晶体管m8的栅极与第一反相器inv1的输出端连接，第八晶体管m8的漏级与第九晶体管m9的源极连接，第九晶体管m9的栅极与第十晶体管m10的栅极并接后与复位单元14的使能端连接，第九晶体管m9的漏级与第十晶体管m10的漏级并接后与复位单元14的输出端连接，即第九晶体管m9的漏级与第十晶体管m10的漏级并接后与传输门t的输出端连接，第十晶体管m10的源极与第二电源vgl连接。

本实施例中，在栅极驱动电路正常工作时，第一使能信号en1为高电平，第二使能信号en2为低电平。在第二时段t1内，第八晶体管m8关闭，第九晶体管m9导通，或者说处于临界状态，第十晶体管m10关闭。在第一时段t2内，第八晶体管m8关闭，第九晶体管m9导通，或者说处于临界状态，第十晶体管m10关闭。在第三时段t3内，第八晶体管m8导通，第九晶体管m9导通，第十晶体管m10关闭。在第四时段t4内，第八晶体管m8导通，第九晶体管m9导通，第十晶体管m10关闭。

本实施例中，当第一使能信号en1为低电平，第二使能信号en2为低电平时，传输门t关闭，栅极驱动电路进行强制复位，输出的第三扫描信号out为高电平。当第一使能信号en1为低电平，第二使能信号en2为高电平时，传输门t关闭，栅极驱动电路进行强制复位，输出的第三扫描信号out为低电平。这样，可以实现显示面板全屏亮或全屏暗等特殊功能。

本发明的实施例还提出了一种显示面板。该显示面板包括上述任一实施例所述的栅极驱动电路。

本实施例中，显示面板可以是oled(organiclight-emittingdiode，有机发光二极管)显示面板或led(light-emittingdiode，发光二极管)显示面板，但不限于此。

本实施例中，显示面板可以是柔性屏显示面板、可弯折屏显示面板、可折叠屏显示面板、硬屏显示面板、打孔屏显示面板或全面屏显示面板。

在本实施例中，由于输出保持模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管与与非门，第一晶体管、第二晶体管与第三晶体管为第一类型晶体管，第四晶体管为第二类型晶体管，且由于第一类型晶体管与第二类型晶体管的特性互补作用，可使得电路输出稳定性更好及功耗更小。又由于输出保持模块使用的电子元器件数目少，进而减少了栅极驱动电路使用的电子元器件数目，可以减小功耗，还可以减小栅极驱动电路所占用的面积，利于实现显示面板的窄边框，进而有利于提高市场竞争力。

本发明的实施例还提出了一种显示装置。该显示装置包括显示模组，还包括上述任一实施例所述的显示面板。其中，显示模组可以包括偏光片、触控面板与玻璃盖板等，但不限于此。

在本实施例中，由于输出保持模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管与与非门，第一晶体管、第二晶体管与第三晶体管为第一类型晶体管，第四晶体管为第二类型晶体管，且由于第一类型晶体管与第二类型晶体管的特性互补作用，可使得电路输出稳定性更好及功耗更小。又由于输出保持模块使用的电子元器件数目少，进而减少了栅极驱动电路使用的电子元器件数目，可以减小功耗，还可以减小栅极驱动电路所占用的面积，利于实现显示面板的窄边框，进而有利于提高市场竞争力。

需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。

本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。