一种覆晶薄膜及显示装置的制作方法

本实用新型涉及显示技术领域，尤其涉及一种覆晶薄膜及显示装置。

背景技术：

目前，显示装置中常利用COF(Chip On Film，覆晶薄膜)将显示面板上的信号输入端子与PCB(Printed Circuit Board，印刷电路板)绑定。

为了实现窄边框，显示面板常采用单边驱动方式，即如图1和图2所示，显示面板10上的信号输入端子设置在显示面板10的同一边，信号输入端子通过多个COF20与PCB30绑定。如图2所示，COF20包括设置在衬底201上的芯片202、设置在衬底201一边的输入端子203以及设置在衬底201另一边的输出端子204，输入端子203与PCB30绑定(Bonding)，输出端子204与显示面板10上的信号输入端子绑定。

技术实现要素：

本实用新型的实施例提供一种覆晶薄膜及显示装置，可解决覆晶薄膜中相邻两个子输出端子之间的间距较小的问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：

一方面，提供一种覆晶薄膜，用于将显示面板上的信号输入端子与印刷电路板连接，包括：第一衬底；设置在所述第一衬底上的至少一个芯片；设置在所述第一衬底上的第一输入端子和第一输出端子；所述第一输入端子用于与所述印刷电路板连接；所述第一输出端子包括多个第一子输出端子，所述第一子输出端子用于与所述显示面板上的数据信号输入端子连接；其中，所述第一输出端子中未设置与所述显示面板上的栅极信号输入端子连接的子输出端子。

在一些实施例中，所述覆晶薄膜包括两个所述芯片。

在一些实施例中，所述第一输出端子中的所有子输出端子排列成一排。

在另一些实施例中，所述第一输出端子中的所有子输出端子排列成两排。

在一些实施例中，所述第一输出端子还包括第二子输出端子，所述第二子输出端子用于与所述显示面板上的公共电极信号输入端子连接。

在一些实施例中，所述第一输出端子还包括Dummy子输出端子和NULL子输出端子，所述第一输出端子中的所述Dummy子输出端子和所述NULL子输出端子相对于其它子输出端子靠近每排子输出端子的边缘；其中，所述Dummy子输出端子用于与所述显示面板上的Dummy信号输入端子连接，所述NULL子输出端子处于悬空状态。

另一方面，提供一种显示装置，包括显示面板、印刷电路板、第一覆晶薄膜以及连接部；所述第一覆晶薄膜为上述的覆晶薄膜；所述显示面板包括多个栅极信号输入端子和多个数据信号输入端子；所述多个栅极信号输入端子通过所述连接部与所述印刷电路板连接；所述多个数据信号输入端子通过所述第一覆晶薄膜与所述印刷电路板绑定；其中，所述第一覆晶薄膜的第一输入端子与所述印刷电路板连接，所述第一覆晶薄膜的多个第一子输出端子与多个所述数据信号输入端子一一对应绑定。

在一些实施例中，所述多个栅极信号输入端子位于所述多个数据信号输入端子的两侧；其中，位于所述多个数据信号输入端子一侧的所述栅极信号输入端子通过一个所述连接部与所述印刷电路板连接。

在一些实施例中，所述显示面板包括GOA电路，所述栅极信号输入端子与所述GOA电路连接；所述连接部为柔性电路板，所述柔性电路板的一端与所述栅极信号输入端连接，另一端与所述印刷电路板连接。

在一些实施例中，所述另一端与所述印刷电路板连接包括所述另一端绑定在印刷电路板上；或者，所述另一端与所述印刷电路板连接包括所述另一端通过连接器与所述印刷电路板连接。

在一些实施例中，所述显示面板包括栅线，所述栅极信号输入端子与所述栅线连接；所述连接部为第二覆晶薄膜，所述第二覆晶薄膜包括设置在第二衬底上的至少一个芯片、多个第二输入端子和多个第二输出端子；所述多个第二输入端子与所述印刷电路板绑定，所述多个第二输出端子与所述多个栅极信号输入端子一一对应绑定。

本实用新型实施例提供一种COF及显示装置，由于第一COF上的第一输出端子包括多个第一子输出端子，因此多个第一子输出端子可以与显示面板上的多个数据信号输入端子一一对应绑定，从而将数据信号输入端子与PCB绑定。

在此基础上，相对于相关技术中COF上的第一输出端子既包括与显示面板上的数据信号输入端子绑定的子输出端子，又包括与显示面板上的栅极信号输入端子绑定的子输出端子，本实用新型实施例提供的第一COF中的第一输出端子包括与显示面板上的数据信号输入端子绑定的第一子输出端子，且未设置与显示面板上的栅极信号输入端子绑定的子输出端子，因而第一COF中的第一输出端子包括的子输出端子的数量减小。在第一COF中第一衬底的尺寸不变的情况下，由于本实用新型实施例中第一COF中的第一输出端子包括的子输出端子的数量减小，因而第一COF中的第一输出端子包括的子输出端子之间的间距增大，这样一来，在第一COF的多个第一子输出端子与显示面板上的多个数据信号输入端子一一对应绑定时，可以避免Bonding Miss及Short风险。此外，由于第一COF中的第一输出端子未设置与显示面板上的栅极信号输入端子绑定的子输出端子，因而避免了大量冗余的与显示面板上的栅极信号输入端子绑定的子输出端子占据第一COF的空间，避免了与栅极信号输入端子绑定的子输出端子挤压第一子输出端子，且第一COF上的子输出端子都可以与显示面板上的信号输入端子连接，从而提高了第一COF上子输出端子的利用率。

此外，由于数据信号输入端子和栅极信号输入端子分别通过第一COF和连接部与PCB连接，因而连接部上与栅极信号输入端子连接的端子之间的间距以及显示面板上栅极信号输入端子之间的间距可以设置的较大，从而降低了连接部与显示面板上的栅极信号输入端子连接的风险，保证了栅极信号的强度和传输质量。

附图说明

为了更清楚地说明本实用新型实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种显示面板通过COF与PCB绑定的结构示意图；

图2为图1中A处的放大结构示意图；

图3为现有技术提供的一种显示面板上信号输入端子的排布示意图；

图4为相关技术提供的一种COF的结构示意图；

图5为本实用新型实施例提供的一种显示装置的结构示意图；

图6a为本实用新型实施例提供的一种第一COF的结构示意图一；

图6b为本实用新型实施例提供的一种第一COF的结构示意图二；

图7为本实用新型实施例提供的一种第一COF的结构示意图三；

图8为本实用新型实施例提供的一种第一COF的结构示意图四；

图9为本实用新型实施例提供的一种第一COF的结构示意图五；

图10为本实用新型实施例提供的一种第一COF的结构示意图六；

图11为本实用新型实施例提供的一种栅极信号输入端子中各信号输入端子的数量及设置位置示意图；

图12a为本实用新型实施例提供的一种FPC的结构示意图；

图12b为图12a中B处的放大结构示意图；

图13为本实用新型实施例提供的一种FPC通过连接器与PCB连接的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

随着显示技术的飞速发展，人们对显示面板显示效果的要求越来越高，大尺寸高分辨率显示面板的需求量日趋增大。对于大尺寸高分辨率显示面板，信号线的数量增多，这样与信号线连接的信号输入端子的数量就增多。相关技术在设计COF时，采用一个COF20包括一个芯片202(1 Chip in 1 Film)的方式时，一般需要48个COF20将信号输入端子与PCB30绑定，而有限的空间内难以排布这么多COF20，因而常采用一个COF20包括两个芯片202(2 Chip in 1 Film)的方式设计COF。

然而，采用一个COF20包括两个芯片202时，COF20中输出端子204包括的子输出端子的数量就会增加，从而导致相邻两个子输出端子的之间的间距非常小，一般不足30um，这样一来，显示面板10上的信号输入端子与COF20上的输出端子204绑定时会出现Bonding Miss(绑定错位)及Short(短路)风险。

如图3所示，显示面板10上的信号输入端子包括数据信号(Data Signal)输入端子102和栅极信号如PLG(Pattern Line On Glass)信号输入端子101，对于单边驱动显示面板，数据信号输入端子102和栅极信号输入端子101设置在同一边，且数据信号输入端子102设置在中间位置，栅极信号输入端子101设置在边缘位置。相关技术中的COF20，如图4所示，输出端子204包括多个子输出端子C和位于多个子输出端子C两侧的多个子输出端子D，子输出端子C用于与显示面板10上的数据信号输入端子102连接，子输出端子D用于与显示面板10上的栅极信号输入端子101连接。在显示面板10与多个COF20绑定时，由于只有位于边缘位置的COF20上最外侧的子输出端子D与栅极信号输入端子连接(具体的，最左侧的COF上左侧的子输出端子D与栅极信号输入端子连接，最右侧的COF上右侧的子输出端子D与栅极信号输入端子连接)，而中间位置的COF20上的子输出端子C与数据信号输入端子连接，子输出端子D处于悬空(NC)状态(即子输出端子D不与任何信号输入端子连接)，因而COF20上输出端子204的利用率不高，且大量的子输出端子D占据了COF20的空间，从而导致输出端子204中相邻两个子输出端子的之间的间距非常小。

基于此，本实用新型实施例提供一种显示装置，如图5所示，包括显示面板10、PCB30、第一COF40以及连接部50；如图3所示，显示面板10包括多个栅极信号输入端子101和多个数据信号输入端子102；多个栅极信号输入端子101通过连接部50与PCB30连接；多个数据信号输入端子102通过第一COF40与PCB30绑定。

显示面板10上的信号输入端子包括但不限于栅极信号输入端子101、数据信号输入端子102以及公共电极信号输入端子等。应当理解到数据信号输入端子102与显示面板10上的数据线连接。当显示面板10包括GOA电路时，栅极信号输入端子101与GOA电路连接，GOA电路还与栅线连接；当显示面板10不包括GOA电路时，栅极信号输入端子101与栅线连接。

参考图1，现有技术中的栅极信号输入端子101和数据信号输入端子102均通过COF20与PCB30绑定，参考图5，本实用新型实施例中的栅极信号输入端子101通过连接部50与PCB30连接，数据信号输入端子102通过第一COF40与PCB30绑定，因此实现了栅极信号输入端子101和数据信号输入端子102的分离绑定。

本实用新型实施例提供一种第一COF40，如图6a和图6b所示，以下对第一COF40的结构进行详细的描述。

第一COF40包括：第一衬底401；设置在第一衬底401上的至少一个IC(Integrated Circuit，集成电路或芯片)402；设置在第一衬底401上的第一输入端子403和第一输出端子404；第一输入端子403用于与PCB30连接；第一输出端子404包括多个第一子输出端子4041，第一子输出端子4041用于与显示面板10上的数据信号输入端子102连接；其中，第一输出端子404中未设置与显示面板10上的栅极信号输入端子101连接的子输出端子。

需要说明的是，多个数据信号输入端子102通过第一COF40与PCB30绑定时，第一COF40的第一输入端子403与PCB30连接，第一COF40的多个第一子输出端子4041与显示面板10上的多个数据信号输入端子102一一对应绑定。

在一些实施例中，如图6b所示，第一COF40包括设置在第一衬底401上的一个IC402。在另一些实施例中，如图6a所示，第一COF40包括设置在第一衬底401上的两个IC402。在另一些实施例中，第一COF40包括设置在第一衬底401上的两个以上IC402。考虑到，一方面，第一COF40中第一衬底401的面积有限，不能设置较多的IC402；另一方面由于第一COF40中IC402的数量增加，第一输出端子404中子输出端子的数量就会增加，因而若第一COF40包括太多IC402，则第一输出端子404中子输出端子的数量增加，从而可能会导致第一输出端子404中子输出端子之间的间距(Bonding Pitch)非常小，甚至接触。基于上述，本实用新型实施例优选的，第一COF40包括的IC402数量最多为两个。

在此基础上，若一个第一COF40包括一个IC402，则第一COF40上设置的第一子输出端子4041数量较少，在显示面板10上的数据信号输入端子102的数量不变，且多个数据信号输入端子102通过第一COF40与PCB30绑定的情况下，需要设置多个第一COF40。而显示面板10的尺寸有限，有限的空间内难以排布很多第一COF40，因此本实用新型实施例优选的，第一COF40包括两个IC402。

本领域技术人员应该明白，多个第一子输出端子4041与显示面板10上的多个数据信号输入端子102一一对应绑定，当第一COF40上多个第一子输出端子4041之间的间距发生变化时，显示面板10上的多个数据信号输入端子102之间的间距也会相应发生变化。

在一些实施例中，第一输出端子404中子输出端子的数量大于第一输入端子403的数量。

此外，对于第一子输出端子4041的数量不进行限定，可以根据需要进行设置。一般地，若第一COF40包括一个IC402，则第一COF40包括960个第一子输出端子4041；若第一COF40包括两个IC402，则第一COF40包括1920个第一子输出端子4041。

以显示面板10上的栅极信号输入端子101为176个(数据信号输入端子102一侧的栅极信号输入端子101为88个)，数据信号输入端子102和其它子输入端子为1932个为例，相关技术在设计COF时，由于COF既包括与栅极信号输入端子101连接的子输出端子，又包括与数据信号输入端子102连接的子输出端子，因此相关技术中COF上子输出端子的数量共计为2108个，而本实用新型实施例例中，第一COF40不包括与栅极信号输入端子101连接的子输出端子，因此第一COF40上子输出端子的数量为1932个，相对于相关技术，第一COF40上子输出端子的数量减少了176个。

以下提供具体的实施例详细计算第一COF40上相邻子输出端子之间的间距。如图7所示，a为第一COF40上涨Cu区宽度，第一COF40的总宽度为70mm时，涨Cu区的极限宽度为63000μm，b为第一COF40上对位标记图案(Align Mark)的宽度，两边各为300μm，通过计算可以得到第一COF40上子输出端子的总宽度c为62400μm，进而可以计算得到：当本实用新型实施例第一输出端子404中的所有子输出端子排列成一排时，相邻子输出端子之间的间距(即Lead Pitch)d约为32(62400/1932)μm；而相关技术中相邻子输出端子之间的间距d约为29(62400/2108)μm。由于相关技术中相邻子输出端子之间的间距不足30μm，因而相关技术中的COF与显示面板10绑定时，Bonding Miss风险极高，而本实用新型实施例中，由于相邻子输出端子之间的间距大于30μm，因而利用本实用新型实施例提供的第一COF40与显示面板10绑定时，可以避免Bonding Miss风险。

本实用新型实施例提供一种第一COF40，由于第一COF40上的第一输出端子404包括多个第一子输出端子4041，因此多个第一子输出端子4041可以与显示面板10上的多个数据信号输入端子102一一对应绑定，从而将数据信号输入端子102与PCB30绑定。

在此基础上，相对于相关技术中COF上的第一输出端子404既包括与显示面板10上的数据信号输入端子102绑定的子输出端子，又包括与显示面板10上的栅极信号输入端子101绑定的子输出端子，本实用新型实施例提供的第一COF40中的第一输出端子404包括与显示面板10上的数据信号输入端子102绑定的第一子输出端子4041，且未设置与显示面板10上的栅极信号输入端子101绑定的子输出端子，因而第一COF40中的第一输出端子404包括的子输出端子的数量减小。在第一COF40中第一衬底401的尺寸不变的情况下，由于本实用新型实施例中第一COF40中的第一输出端子404包括的子输出端子的数量减小，因而第一COF40中的第一输出端子404包括的子输出端子之间的间距增大，这样一来，在第一COF40的多个第一子输出端子4041与显示面板10上的多个数据信号输入端子102一一对应绑定时，可以避免Bonding Miss及Short风险。此外，由于第一COF40中的第一输出端子404未设置与显示面板10上的栅极信号输入端子101绑定的子输出端子，因而避免了大量冗余的与显示面板10上的栅极信号输入端子101绑定的子输出端子占据第一COF40的空间，避免了与栅极信号输入端子101绑定的子输出端子挤压第一子输出端子4041，且第一COF40上的子输出端子都可以与显示面板10上的信号输入端子连接，从而提高了第一COF40上子输出端子的利用率。

此外，由于数据信号输入端子102和栅极信号输入端子101分别通过第一COF40和连接部50与PCB30连接，因而连接部50上与栅极信号输入端子101连接的端子之间的间距以及显示面板10上栅极信号输入端子101之间的间距可以设置的较大，从而降低了连接部50与显示面板10上的栅极信号输入端子101连接的风险，保证了栅极信号的强度和传输质量。

本实用新型实施例提供的第一COF40适用于将1G1D架构下显示面板10上的数据信号输入端子与PCB30绑定，也适用于将2G2D架构下显示面板10(例如8K分辨率120Hz刷新率下的显示面板10)上的数据信号输入端子与PCB30绑定。

为了便于第一COF40上的第一输出端子404与显示面板10上的信号输入端子绑定，因而本实用新型实施例优选的，如图6a和图6b所示，第一输出端子404中的所有子输出端子排列成一排，或者，如图8所示，第一输出端子404中的所有子输出端子排列成两排。

在第一输出端子404与显示面板10上的信号输入端子绑定时，若第一输出端子404中的所有子输出端子排列成两排，为了避免两排子输出端子相互影响，因而第一COF40还包括设置在第一衬底401上的绝缘层，两排子输出端子中一排子输出端子通过位于绝缘层上方的走线与显示面板10上的信号输入端子绑定，另一排子输出端子通过位于绝缘层下方的走线与显示面板10上的信号输入端子绑定。

本实用新型实施例，在第一COF40上的第一输出端子404包括的子输出端子的数量相同的情况下，相对于将第一输出端子404中的所有子输出端子排列成一排，将第一输出端子404中的所有子输出端子排列成两排，可以进一步增大相邻子输出端子之间的间距。相对于将第一输出端子404中的所有子输出端子排列成两排，将第一输出端子404中的所有子输出端子排列成一排，可以简化第一COF40的制作工艺，降低第一COF40的制作成本。

在一些实施例中，如图9所示，第一输出端子404还包括第二子输出端子4042，第二子输出端子4042用于与显示面板10上的公共电极信号输入端子连接。

应当理解到，显示面板10上的公共电极信号输入端子与显示面板10上的公共电极线连接。

此处，当多个子输出端子排列成一排时，对于第二子输出端子4042和第一子输出端子4041的设置位置不进行限定，可以是第二子输出端子4042中的至少一个设置在相邻第一子输出端子4041之间；也可以是如图9所示，第二子输出端子4042相对于第一子输出端子4041设置在每排子输出端子的边缘。在此基础上，可以在多个第一子输出端子4041的一侧设置第二子输出端子4042；也可以在多个第一子输出端子4041的两侧均设置第二子输出端子4042。

对于一个第一COF40中第一输出端子404包括的第二子输出端子4042的数量不进行限定，可以根据需要进行设置。当第一COF40包括两个IC402时，本实用新型实施例优选的，第一输出端子404包括8个第二子输出端子4042。在一些实施例中，可以在第一子输出端子4041的两侧各设置4个第一子输出端子4041。

本实用新型实施例，第一输出端子404还包括第二子输出端子4042，第二子输出端子4042用于与显示面板10上的公共电极信号输入端子连接，这样便可以通过第一COF40将显示面板10上的公共电极线与PCB30绑定。

在一些实施例中，如图10所示，第一输出端子404还包括Dummy(虚拟)子输出端子和NULL(空值)子输出端子，第一输出端子404中的Dummy子输出端子和NULL子输出端子相对于其它子输出端子靠近每排子输出端子的边缘；其中，Dummy子输出端子用于与显示面板10上的Dummy信号输入端子(Dummy信号输入端子与显示面板10上的Dummy信号线连接)连接，NULL子输出端子处于悬空状态(即不与显示面板10上的任何信号输入端子连接)。此处，Dummy子输出端子和NULL子输出端子通过第一COF40上的走线与PCB30绑定。

需要说明的是，可以在第一子输出端子4041的一侧设置Dummy子输出端子和NULL子输出端子；也可以在第一子输出端子4041的两侧均设置Dummy子输出端子和NULL子输出端子。在此基础上，可以是Dummy子输出端子相对于NULL子输出端子靠近每排子输出端子的边缘；也可以是NULL子输出端子相对于Dummy子输出端子靠近每排子输出端子的边缘。本实用新型实施例优选的，如图10所示，Dummy子输出端子相对于NULL子输出端子靠近每排子输出端子的边缘。

本实用新型实施例中，由于第一输出端子404还包括Dummy子输出端子和NULL子输出端子，且Dummy子输出端子和NULL子输出端子相对于其它子输出端子靠近每排子输出端子的边缘，因而Dummy子输出端子和NULL子输出端子可以起到保护第一输出端子404中其它子输出端子的作用。

基于上述，当显示面板10上的多个数据信号输入端子102通过第一COF40与PCB30绑定时，对于第一COF40的数量不进行限定，可以根据需要进行相应设置。

在如图3所示，多个栅极信号输入端子101位于多个数据信号输入端子102的两侧的情况下，为了便于多个栅极信号输入端子101通过连接部50与PCB30连接，因此本实用新型实施例优选的，如图5所示，位于多个数据信号输入端子102一侧的栅极信号输入端子101通过一个连接部50与PCB30连接。

对于连接部50的类型不进行限定，以能将多个栅极信号输入端子101与PCB30连接为准。

当显示面板10包括GOA(Gate On Array，栅极驱动电路制作于阵列基板上)电路时，栅极信号输入端子101与GOA电路连接。GOA电路包括STV(开启信号)输入端、CLK(时钟信号)输入端、VDDO输入端、VDDE输入端、LVGL输入端、VGL输入端、GOUT输入端、VCOM输入端、FEED输入端、GND(接地)端、Dummy输入端、Null输入端。相应地，栅极信号输入端子101包括与STV输入端连接的信号输入端子、与CLK输入端连接的信号输入端子、与VDDO输入端连接的信号输入端子、与VDDE输入端连接的信号输入端子、与LVGL输入端连接的信号输入端子、与VGL输入端连接的信号输入端子、与GOUT输入端连接的信号输入端子、与VCOM输入端连接的信号输入端子、与FEED输入端连接的信号输入端子、与GND端连接的信号输入端子、与Dummy输入端连接的信号输入端子以及与Null输入端连接的信号输入端子。对于栅极信号输入端子101中各个信号输入端子的数量以及设置位置不进行限定，可以根据需要进行设置。示例的，栅极信号输入端子101中各个信号输入端子的数量以及设置位置如图11所示，栅极信号输入端子101由右向左，从1号到84号依次排列。

在显示面板10包括GOA电路，栅极信号输入端子101与GOA电路连接的情况下，在一些实施例中，连接部50如图12a所示为FPC(Flexible Printed Circuit，柔性电路板)，FPC的一端与栅极信号输入端子101连接，另一端与PCB30连接。

需要说明的是，FPC的另一端与PCB30连接，在一些实施例中，FPC的另一端绑定在PCB30上；在另一些实施例中，如图13所示，FPC的另一端通过连接器(Connector，简称CNT)60与PCB30连接。

基于上述，当FPC的另一端通过连接器60与PCB30连接时，需要操作人员单独插拔对应。当FPC的另一端绑定在PCB30上，需要多一道绑定工艺。

以下提供一种具体的实施例详细计算FPC上相邻子端子之间的间距。如图12a所示，FPC的总宽度e为7745μm，如图12b所示，FPC上的端子(lead)到FPC边缘的间距f为800μm，FPC上对位标记图案(Align Mark)的宽度g为300μm，以总端子数为84个为例，相邻端子之间的间隙h(space)以及端子的宽度i(Lead Width)都为35μm，因此相邻端子之间的间距(pitch)j(j＝i+h)为70μm。由此可以看出，本实用新型实施例中与栅极信号输入端子101相连的FPC中相邻子输出端子之间的间距远大于相关COF中相邻子输出端子之间的间距，从而保证了栅极信号强度及传输质量。FPC上的对位标记图案用于供绑定设备对位。

在一些实施例中，显示面板10包括栅线，栅极信号输入端子101与栅线连接；连接部50为第二COF，第二COF包括设置在第二衬底上的至少一个IC(也称为栅极驱动IC)、多个第二输入端子和多个第二输出端子；多个第二输入端子与PCB30绑定，多个第二输出端子与多个栅极信号输入端子101一一对应绑定。

本实用新型实施例，当连接部50为第二COF时，可以通过第二COF将多个栅极信号输入端子101与PCB30连接。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。