一种像素电路和显示面板的制作方法

本实用新型实施例涉及显示技术领域，尤其涉及一种像素电路和显示面板。

背景技术：

随着显示技术的发展，人们对显示效果的要求也越来越高。

现有显示面板中，通常包括多个像素电路和发光器件，通过像素电路驱动发光器件发光来进行显示。

然而现有显示面板中存在短期残影的问题，使得显示效果较差。

技术实现要素：

本实用新型提供一种像素电路和显示面板，以改善短期残影，提高显示效果。

第一方面，本实用新型实施例提供了一种像素电路，包括：数据写入模块、驱动模块、存储模块、第一发光控制模块、第二发光控制模块、发光模块和第一初始化模块；

数据写入模块用于响应第一扫描信号输入端输入的扫描信号导通后将数据电压写入驱动模块的控制端；

第一发光控制模块的控制端与像素电路的第一发光控制信号输入端电连接，第二发光控制模块的控制端与像素电路的第二发光控制信号输入端电连接，驱动模块的第一端通过第一发光控制模块连接至第一电源电压输入端，驱动模块的第二端通过第二发光控制模块连接至发光模块的第一端，发光模块的第二端连接至第二电源电压输入端；存储模块用于存储驱动模块的控制端的电位；

第一初始化模块包括控制端、第一端和第二端，第一初始化模块的第一端与第二发光控制信号输入端电连接，所述第一初始化模块的第二端与所述驱动模块的控制端电连接；或者所述像素电路包括初始化电压输入端，所述第一初始化模块的第一端与所述初始化电压输入端电连接，第一初始化模块的第二端与驱动模块的控制端电连接，第一初始化模块用于在自身控制端输入的控制信号的控制下，对驱动模块的控制端进行初始化。

可选的，像素电路还包括：第二初始化模块，第二初始化模块包括控制端、第一端和第二端，第二初始化模块的第一端与第一电源电压输入端电连接，第二初始化模块的第二端与驱动模块的第一端电连接；第二初始化模块用于在自身控制端输入信号的控制下，对驱动模块的第一端进行初始化。

可选的，像素电路还包括：第二初始化模块，第二初始化模块包括控制端、第一端和第二端，第二初始化模块的第一端与第二发光控制信号输入端电连接，第二初始化模块的第二端与驱动模块的第一端电连接；第二初始化模块用于在自身控制端输入信号的控制下，对驱动模块的第一端进行初始化。

可选的，所述第一初始化模块的第一端与所述第二发光控制信号输入端电连接，所述第一初始化模块的第二端与所述驱动模块的控制端电连接，第一发光控制信号输入端与第二发光控制信号输入端为同一输入端。

可选的，所述第一初始化模块的第一端与所述第二发光控制信号输入端电连接，所述第一初始化模块的第二端与所述驱动模块的控制端电连接，像素电路包括第二扫描信号输入端，第一初始化模块的控制端和第二初始化模块的控制端均与第二扫描信号输入端电连接。

可选的，像素电路还包括第三初始化模块，第三初始化模块的控制端与第二扫描信号输入端电连接，第三初始化模块的第一端与像素电路的初始化电压输入端电连接，第三初始化模块的第二端与发光模块的第一端电连接。

可选的，像素电路还包括第四初始化模块，第四初始化模块的控制端与像素电路的第三扫描信号输入端电连接，第四初始化模块的第一端与像素电路的初始化电压输入端电连接，第四初始化模块的第二端与驱动模块的控制端电连接。

可选的，第一初始化模块的第一端与初始化电压输入端电连接；像素电路还包括：第二初始化模块，第二初始化模块包括控制端、第一端和第二端，第二初始化模块的第一端与初始化电压输入端电连接，第二初始化模块的第二端与驱动模块的第一端电连接；第二初始化模块用于在自身控制端输入信号的控制下，对驱动模块的第一端进行初始化。

可选的，第一初始化模块的第一端与初始化电压输入端电连接，第一初始化模块的控制端与第二扫描信号输入端电连接；

像素电路还包括：第二初始化模块，第二初始化模块包括控制端、第一端和第二端，第二初始化模块的第一端与第二发光控制信号输入端或初始化电压输入端电连接，第二初始化模块的第二端与驱动模块的第一端电连接；

像素电路还包括第三初始化模块和第三扫描信号输入端，第三初始化模块的控制端与第三扫描信号输入端电连接，第三初始化模块的第一端与像素电路的初始化电压输入端电连接，第三初始化模块的第二端与第二发光控制模块的第一端电连接；

第二初始化模块的控制端与第二扫描信号输入端或第三扫描信号输入端电连接。

可选的，数据写入模块的控制端与第一扫描信号输入端电连接，数据写入模块的第一端与数据电压输入端电连接，数据写入模块的第二端与驱动模块的第一端电连接；存储模块的第一端与驱动模块的控制端电连接，存储模块的第二端与第一电源电压输入端电连接；

像素电路还包括补偿模块，补偿模块的控制端与像素电路的第一扫描信号输入端电连接，补偿模块的第一端与驱动模块的第二端电连接，补偿模块的第二端与驱动模块的控制端电连接。

第二方面，本实用新型实施例还提供了一种显示面板，该显示面板包括第一方面提供的像素电路。

本实用新型实施例提供了一种像素电路和显示面板，通过设置像素电路包括第一初始化模块，第一初始化模块的第一端与第二发光控制信号输入端或初始化电压输入端电连接，第一初始化模块的第二端与驱动模块的控制端电连接，第一初始化模块用于在自身控制端输入的控制信号的控制下，对驱动模块的控制端进行初始化；并且第一发光控制模块可在第一发光控制信号输入端输入信号的控制下导通，第一电源电压输入端输入的高电平信号传输至驱动模块第一端；进而使得在第一初始化阶段，驱动模块的控制端和第一端的电位固定，且在包括该像素电路的显示面板中各像素电路中的驱动模块在第一初始化阶段控制端电位相同，第一端电位也相同，即使得各像素电路中驱动模块的工作状态相同，当驱动模块为驱动晶体管时，上一帧驱动发光器件显示不同灰阶的驱动晶体管可恢复到相同的工作状态，使得各驱动晶体管的有源层、栅极绝缘层以及有源层和栅极绝缘层的界面处载流子的捕获和释放基本一致，使得由不同灰阶向同一灰阶转换时，驱动电流的大小相同，发光器件的发光亮度一致，进而改善残影，提高显示效果。

附图说明

图1是本实用新型实施例提供的一种像素电路的结构示意图；

图2是本实用新型实施例提供的一种像素电路的工作时序图；

图3是本实用新型实施例提供的另一种像素电路的结构示意图；

图4是本实用新型实施例提供的另一种像素电路的结构示意图；

图5是本实用新型实施例提供的另一种像素电路的工作时序图；

图6是本实用新型实施例提供的另一种像素电路的结构示意图；

图7是本实用新型实施例提供的另一种像素电路的结构示意图；

图8是本实用新型实施例提供的另一种像素电路的结构示意图；

图9是本实用新型实施例提供的另一种像素电路的结构示意图；

图10是本实用新型实施例提供的另一种像素电路的工作时序图；

图11是本实用新型实施例提供的另一种像素电路的结构示意图；

图12是本实用新型实施例提供的另一种像素电路的工作时序图；

图13是本实用新型实施例提供的另一种像素电路的结构示意图；

图14是本实用新型实施例提供的另一种像素电路的结构示意图；

图15是本实用新型实施例提供的另一种像素电路的结构示意图；

图16是本实用新型实施例提供的另一种像素电路的结构示意图；

图17是本实用新型实施例提供的另一种像素电路的工作时序图；

图18是本实用新型实施例提供的另一种像素电路的结构示意图；

图19是本实用新型实施例提供的另一种像素电路的驱动时序图；

图20是本实用新型实施例提供的另一种像素电路的结构示意图；

图21是本实用新型实施例提供的另一种像素电路的结构示意图；

图22是本实用新型实施例提供的另一种像素电路的驱动时序图；

图23是本实用新型实施例提供的另一种像素电路的结构示意图；

图24是本实用新型实施例提供的另一种像素电路的驱动时序图；

图25是本实用新型实施例提供的另一种像素电路的结构示意图；

图26是本实用新型实施例提供的另一种像素电路的结构示意图；

图27是本实用新型实施例提供的另一种像素电路的结构示意图；

图28是本实用新型实施例提供的另一种像素电路的驱动时序图；

图29是本实用新型实施例提供的另一种像素电路的结构示意图；

图30是本实用新型实施例提供的另一种像素电路的驱动时序图；

图31是本实用新型实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

正如背景技术中所述，现有显示面板中存在短期残影的问题，例如显示面板中原来显示不同灰阶的发光器件向同一灰阶切换时发光亮度不同，使得显示效果较差。经发明人研究发现，出现上述问题的原因在于，现有显示面板通常包括多个像素电路，像素电路包括驱动发光器件发光的驱动晶体管，驱动晶体管通过控制流过发光器件的驱动电流来控制发光器件的发光亮度。驱动晶体管产生的驱动电流大小与驱动晶体管的栅源电压差相关，不同显示灰阶下，驱动晶体管的栅源电压差大小不同。驱动晶体管栅源电压差的不同，使得驱动晶体管的工作状态存在差异，进而使得在驱动晶体管的有源层、栅极绝缘层以及有源层和栅极绝缘层的界面处载流子的捕获和释放程度存在差异，导致由不同灰阶向同一灰阶转换时，驱动晶体管的驱动电流大小不同，最终导致发光亮度的差异，形成残影。并且现有技术中，对驱动晶体管栅极进行初始化时，驱动晶体管的源极通常处于浮置状态，进而使得栅极电位的改变也会引起源极电位的改变，使得驱动晶体管的复位不充分，短期残影现象仍然存在。

基于上述问题，本实用新型实施例提供一种像素电路，该像素电路包括：数据写入模块、驱动模块、存储模块、第一发光控制模块、第二发光控制模块、发光模块和第一初始化模块；

数据写入模块用于响应第一扫描信号输入端输入的扫描信号导通后将数据电压写入驱动模块的控制端；

第一发光控制模块的控制端与像素电路的第一发光控制信号输入端电连接，第二发光控制模块的控制端与像素电路的第二发光控制信号输入端电连接，驱动模块的第一端通过第一发光控制模块连接至第一电源电压输入端，驱动模块的第二端通过第二发光控制模块连接至发光模块的第一端，发光模块的第二端连接至第二电源电压输入端；存储模块用于存储驱动模块的控制端的电位；

第一初始化模块包括控制端、第一端和第二端；

第一初始化模块的第一端与第二发光控制信号输入端电连接，第一初始化模块的第二端与驱动模块的控制端电连接；或者像素电路包括初始化电压输入端，第一初始化模块的第一端与初始化电压输入端电连接，第一初始化模块的第二端与驱动模块的控制端电连接；

第一初始化模块用于在自身控制端输入的控制信号的控制下，对驱动模块的控制端进行初始化。

其中，驱动模块可以是驱动晶体管，驱动晶体管的栅极可作为驱动模块的控制端，驱动晶体管的第一极可作为驱动模块的第一端，其中驱动晶体管的第一极可以是驱动晶体管的源极或漏极。以下以驱动模块为驱动晶体管为例进行说明。

具体的，该像素电路的工作过程可以包括第一初始化阶段、数据写入阶段和发光阶段。其中，第一初始化模块的第一端与第二发光控制信号输入端电连接时，在第一初始化阶段，第二发光控制信号输入端输入的信号可以与第一电源电压输入端输入的信号相同，可选的，第一电源电压输入端输入高电平信号，则第二发光控制信号输入端输入的信号也为高电平信号。第一初始化模块的第一端与初始化电压输入端电连接时，在第一初始化阶段，初始化电压输入端输入的信号可以与第一电源电压输入端输入的信号相同，可选的，第一电源电压输入端输入高电平信号，则初始化电压输入端输入的信号也为高电平信号。在第一初始化阶段，第一发光控制模块在第一发光控制信号输入端输入信号的控制下导通，第一电源电压输入端输入的高电平信号传输至驱动晶体管的第一极(即驱动模块的第一端)；第一初始化模块在其自身控制端输入信号的控制下导通，将第二发光控制信号输入端或初始化电压输入端输入的输入的高电平信号传输至驱动晶体管的栅极(即驱动模块的控制端)，进而使得在第一初始化阶段，驱动晶体管的栅极和第一极的电位固定，即驱动模块的控制端和第一端的电位固定，实现对驱动晶体管的完全复位，进而使得驱动发光模块在上一帧显示不同灰阶的驱动晶体管的栅极电位和源极电位都固定，且在包括该像素电路的显示面板中各像素电路中的驱动晶体管在第一初始化阶段栅极电位相同，源极电位也相同，即使得各像素电路中驱动晶体管的工作状态相同，即第一初始化阶段上一帧驱动发光器件显示不同灰阶的驱动晶体管可恢复到相同的工作状态，使得各驱动晶体管内部的有源层、栅极绝缘层以及有源层和栅极绝缘层的界面处载流子的捕获和释放程度基本一致，进而使得由不同灰阶向同一灰阶转换时，驱动晶体管的驱动电流的大小相同，相应的发光模块的发光亮度一致，进而改善残影，提高显示效果。

本实用新型实施例提供的像素电路，通过设置像素电路包括第一初始化模块，第一初始化模块的第一端与第二发光控制信号输入端或初始化电压输入端电连接，第一初始化模块的第二端与驱动模块的控制端电连接，第一初始化模块用于在自身控制端输入的控制信号的控制下，对驱动模块的控制端进行初始化；并且第一发光控制模块可在第一发光控制信号输入端输入信号的控制下导通，第一电源电压输入端输入的高电平信号传输至驱动模块第一端，进而使得在第一初始化阶段，驱动模块的控制端和第一端的电位固定，且在包括该像素电路的显示面板中各像素电路中的驱动模块在第一初始化阶段控制端电位相同，第一端电位也相同，即使得各像素电路中驱动模块的工作状态相同，当驱动模块为驱动晶体管时，上一帧驱动发光器件显示不同灰阶的驱动晶体管可恢复到相同的工作状态，使得各驱动晶体管的有源层、栅极绝缘层以及有源层和栅极绝缘层的界面处载流子的捕获和释放基本一致，使得由不同灰阶向同一灰阶转换时，驱动电流的大小相同，发光器件的发光亮度一致，进而改善残影，提高显示效果。

以上是本实用新型的核心思想，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本实用新型保护的范围。

图1是本实用新型实施例提供的一种像素电路的结构示意图，参考图1，像素电路包括：数据写入模块110、驱动模块120、存储模块130、第一发光控制模块140、第二发光控制模块150、发光模块160和第一初始化模块171。

数据写入模块110的控制端与第一扫描信号输入端scan1电连接，数据写入模块110的第一端与像素电路的数据电压输入端vdata电连接，数据写入模块110的第二端与驱动模块120的控制端电连接；

驱动模块120的第一端与第一发光控制模块140的第二端电连接，驱动模块120的第二端与第二发光控制模块150的第一端电连接；

第一发光控制模块140的控制端与第一发光控制信号输入端em1电连接，第一发光控制模块140的第一端与第一电源电压输入端vdd电连接；

第二发光控制模块150的控制端与第二发光控制信号输入端em2电连接，第二发光控制模块150的第二端与第二电源电压输入端vss电连接；

第一初始化模块171的控制端与像素电路的第二扫描信号输入端scan2电连接，第一初始化模块171的第一端与第二发光控制信号输入端em2电连接，第一初始化模块171的第二端与驱动模块120的控制端电连接。

图2是本实用新型实施例提供的一种像素电路的工作时序图，图2所示工作时序可适用于图1所示的像素电路。参考图1和图2，该像素电路的工作过程包括第一初始化阶段t11、数据写入阶段t12和发光阶段t13。以第一电源电压输入端vdd输入的信号为高电平信号，第二电源电压输入端vss输入的信号为低电平信号为例进行说明，像素电路中的各模块在自身的控制端输入低电平信号导通为例进行说明。

在第一初始化阶段t11，第二扫描信号输入端scan2输入低电平信号，第一初始化模块171导通，第二发光控制信号输入端em2输入的高电平信号通过导通的第一初始化模块171传输至驱动模块120的控制端；第一发光控制信号输入端em1输入低电平信号，第一发光控制模块140导通，并将第一电源电压输入的高电平信号传输至驱动模块120的第一端。即在第一初始化阶段，驱动模块120的控制端和第一端的电位固定，实现对驱动模块120的完全复位。

在数据写入阶段t12，第一扫描信号输入端scan1输入低电平信号，数据写入模块110导通，数据电压输入端vdata输入的数据电压通过导通的数据写入模块110传输至驱动模块120的控制端，存储模块130对驱动模块120控制端和第一端之间的电位进行存储。

在发光阶段t13，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，第一发光控制模块140和第二发光控制模块150导通，驱动模块120驱动发光模块160发光。

图3是本实用新型实施例提供的另一种像素电路的结构示意图，图3所示像素电路可对应图1所示像素电路中将各模块细化为具体元件后的像素电路，参考图3，可选的，数据写入模块110包括第一晶体管t1，驱动模块120包括第二晶体管t2，第一发光控制模块140包括第三晶体管t3，第二发光控制模块150包括第四晶体管t4，第一初始化模块171包括第五晶体管t5，存储模块130包括存储电容c1，发光模块160包括有机发光器件d1；

第一晶体管t1的栅极与第一扫描信号输入端scan1电连接，第一晶体管t1的第一极与像素电路的数据电压输入端vdata电连接，第一晶体管t1的第二极与第二晶体管t2的栅极电连接；

第二晶体管t2的第一极与第三晶体管t3的第二极电连接，第二晶体管t2的第二极与第四晶体管t4的第一极电连接；

第三晶体管t3的栅极与第一发光控制信号输入端em1电连接，第三晶体管t3的第一极与第一电源电压输入端vdd电连接；

第四晶体管t4的栅极与第二发光控制信号输入端em2电连接，第四晶体管t4的第二极与有机发光器件d1的第一极电连接，有机发光器件d1的第二极连接至第二电源电压输入端vss；

第五晶体管t5的栅极与像素电路的第二扫描信号输入端scan2电连接，第五晶体管t5的第一极与第二发光控制信号输入端em2电连接，第五晶体管t5的第二极与第二晶体管t2的栅极电连接。

图2所示工作时序同样适用于图3所示像素电路，并且，图3中第一晶体管t1的导通或关断状态与图1中数据写入模块110的导通关断状态相同，图3中第二晶体管t2导通或关断状态与图1中驱动模块120的导通关断状态相同，图3中第三晶体管t3导通或关断状态与图1中第一发光控制模块140的导通关断状态相同，图3中第四晶体管t4导通或关断状态与图1中第二发光控制模块150的导通关断状态相同，图3中第五晶体管t5导通或关断状态与图1中第一初始化模块171的导通关断状态相同，在此不再赘述。

本实施例提供的像素电路，通过在第一初始化阶段t11，分别将驱动模块120的控制端和第一端写入固定电位，使得驱动模块120在第一初始化阶段t11被完全复位，进而使得驱动发光模块160在上一帧显示不同灰阶的驱动模块120具有相同的初始工作状态，当驱动模块120为驱动晶体管时，驱动晶体管内部载流子捕获和释放程度基本一致，进而使得驱动模块120产生的驱动电流大小一致，相应的发光模块160的发光亮度一致，进而改善残影，提高显示效果。

图4是本实用新型实施例提供的另一种像素电路的结构示意图，参考图4，可选的，像素电路还包括：第二初始化模块172，第二初始化模块172包括控制端、第一端和第二端，第二初始化模块172的第一端与第一电源电压输入端vdd电连接，第二初始化模块172的第二端与驱动模块120的第一端电连接；第二初始化模块172用于在自身控制端输入信号的控制下，对驱动模块120的第一端进行初始化。

图5是本实用新型实施例提供的另一种像素电路的工作时序图，图5所示工作时序可适用于图4所示像素电路，参考图4和图5，该像素电路的工作过程可以包括第一初始化阶段t21、数据写入阶段t22和发光阶段t23。其中，图4以第一初始化模块171的控制端连接第一控制信号输入端ctrl1，第二初始化模块172的控制端连接第二控制信号输入端ctrl2为例进行示出。以下实施例均以第一电源电压输入端vdd输入的信号为高电平信号，第二电源电压输入端vss输入的信号为低电平信号为例进行说明，像素电路中的各模块在自身的控制端输入低电平信号导通为例进行说明。

在第一初始化阶段t21，第一控制信号输入端ctrl1输入低电平信号，第一初始化模块171导通，将第二扫描信号输入端scan2输入的高电平信号传输至驱动模块120的控制端；第二控制信号输入端ctrl2输入低电平信号，第二初始化模块172导通，将第一电源电压输入端vdd输入的高电平信号传输至驱动模块120的第一端，进而在第一初始化阶段实现对驱动模块120的完全复位，有利于改善残影现象。

在数据写入阶段t22，第一扫描信号输入端scan1输入低电平信号，数据写入模块110导通，数据电压输入端vdata输入的数据电压通过导通的数据写入模块110传输至驱动模块120的控制端，存储模块130对驱动模块120控制端和第一端之间的电位进行存储。

在发光阶段t23，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，第一发光控制模块140和第二发光控制模块150导通，驱动模块120驱动发光模块160发光。

图6是本实用新型实施例提供的另一种像素电路的结构示意图，参考图6，可选的，像素电路还包括：第二初始化模块172，第二初始化模块172包括控制端、第一端和第二端，第二初始化模块172的第一端与第二发光控制信号输入端em2电连接，第二初始化模块172的第二端与驱动模块120的第一端电连接；第二初始化模块172用于在自身控制端输入信号的控制下，对驱动模块120的第一端进行初始化。

图5所示工作时序同样适用于图6所示的像素电路，参考图5和图6，在第一初始化阶段，第一控制信号输入端ctrl1输入低电平信号，第一初始化模块171导通，将第二扫描信号输入端scan2输入的高电平信号传输至驱动模块120的控制端；第二控制信号输入端ctrl2输入低电平信号，第二初始化模块172导通，将第二发光控制信号输入端em2输入的高电平信号传输至驱动模块120的第一端，进而在第一初始化阶段实现对驱动模块120的完全复位，有利于改善残影现象。

在数据写入阶段t22，第一扫描信号输入端scan1输入低电平信号，数据写入模块110导通，数据电压输入端vdata输入的数据电压通过导通的数据写入模块110传输至驱动模块120的控制端，存储模块130对驱动模块120控制端和第一端之间的电位进行存储。

在发光阶段t23，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，第一发光控制模块140和第二发光控制模块150导通，驱动模块120驱动发光模块160发光。

图7是本实用新型实施例提供的另一种像素电路的结构示意图，参考图7，可选的，第一初始化模块171的第一端与第二发光控制信号输入端em2电连接，第一初始化模块171的第二端与驱动模块120的控制端电连接，第一发光控制信号输入端em1与第二发光控制信号输入端em2为同一输入端。

具体的，根据图5所示像素电路的工作时序可知，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入的信号时序相同，因此，可将像素电路的第一发光控制信号输入端em1和第二发光控制信号输入端em2作为一个共同的输入端(图7中以第一发光控制模块140的控制端和第二发光控制模块150的控制端均与第二发光控制信号输入端em2为例进行示出)，进而使得在包括该像素电路的显示面板中，该共同输入端与一条发光控制信号线连接即可，进而可以减少显示面板中的布线数量，使得显示面板的布线简化，有利于提高像素密度。

图8是本实用新型实施例提供的另一种像素电路的结构示意图，参考图8，可选的，第一初始化模块171的第一端与第二发光控制信号输入端em2电连接，第一初始化模块171的第二端与驱动模块120的控制端电连接，像素电路还包括第二扫描信号输入端scan2，第一初始化模块171的控制端和第二初始化模块172的控制端均与第二扫描信号输入端scan2电连接。

具体的，根据图4所示像素电路、图6所示像素电路以及图5所示像素电路的工作时序可知，连接第一初始化模块171控制端的第一控制信号输入端ctrl1、连接第二初始化模块172控制端的第二控制信号输入端ctrl2输入的信号时序相同，因此，可将第一初始化模块171的控制端和第二初始化模块172的控制端与相同的信号输入端连接，即都连接于第二扫描信号输入端scan2，进而使得在包括该像素电路的显示面板中，像素电路的第一初始化模块171的控制端和第二初始化模块172的控制端与一条扫描线连接即可，进而可以减少显示面板中的布线数量，使得显示面板的布线简化，有利于提高像素密度。

需要说明的是，图8只是将图4所示像素电路的与第一初始化模块171的控制端连接的第一控制信号输入端ctrl1和与第二初始化模块172的控制端连接的第二控制信号输入端ctrl2合并为第二扫描信号输入端scan2为例进行了示意性示出，图6所示像素电路的与第一初始化模块171的控制端连接的第一控制信号输入端ctrl1和与第二初始化模块172的控制端连接的第二控制信号输入端ctrl2也可合并为第二扫描信号输入端scan2，在此不再示出。

图9是本实用新型实施例提供的另一种像素电路的结构示意图，参考图9，可选的，像素电路还包括第三初始化模块173，第三初始化模块173的控制端与第二扫描信号输入端scan2电连接，第三初始化模块173的第一端与像素电路的初始化电压输入端vref电连接，第三初始化模块173的第二端与发光模块160的第一端电连接。

图10是本实用新型实施例提供的另一种像素电路的工作时序图，参考图9和图10，图9所示像素电路的工作过程可以包括第一初始化阶段t31、数据写入阶段t32和发光阶段t33。

在第一初始化阶段t31，第二扫描信号输入端scan2输入低电平信号，第一初始化模块171、第二初始化模块172和第三初始化模块173导通，第二发光控制信号输入端em2输入的高电平信号通过导通的第一初始化模块171传输至驱动晶体管的第一端，第一电源电压输入端vdd输入的高电平信号通过导通的第二初始化模块172传输至驱动模块120的第一端，进而实现对驱动模块120的完全复位，进而有利于改善短期残影现象。初始化电压输入端vref输入的初始化电压传输至发光模块160的第一端，进而对发光模块160的第一端进行复位，进而避免上一帧显示时发光模块160第一端的残留电荷对本帧显示的干扰，提高显示效果。

在数据写入阶段t32，第一扫描信号输入端scan1输入低电平信号，数据写入模块110导通，数据电压输入端vdata输入的数据电压通过导通的数据写入模块110传输至驱动模块120的控制端，存储模块130对驱动模块120控制端和第一端之间的电位进行存储。

在发光阶段t33，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，第一发光控制模块140和第二发光控制模块150导通，驱动模块120驱动发光模块160发光。

图11是本实用新型实施例提供的另一种像素电路的结构示意图，参考图11，可选的，像素电路还包括第四初始化模块174，第四初始化模块174的控制端与像素电路的第三扫描信号输入端scan3电连接，第四初始化模块174的第一端与像素电路的初始化电压输入端vref电连接，第四初始化模块174的第二端与驱动模块120的控制端电连接。

图12是本实用新型实施例提供的另一种像素电路的工作时序图，参考图11和图12，图11所示像素电路的工作过程可以包括第一初始化阶段t41、第二初始化阶段t42、数据写入阶段t43和发光阶段t44。

在第一初始化阶段t41，第二扫描信号输入端scan2输入低电平信号，第一初始化模块171导通，第二发光控制信号输入端em2输入的高电平信号通过导通的第一初始化模块171传输至驱动模块120的控制端；第一发光控制信号输入端em1输入低电平信号，第一发光控制模块140导通，并将第一电源电压输入的高电平信号传输至驱动模块120的第一端。即在第一初始化阶段，驱动模块120的控制端和第一端的电位固定，实现对驱动模块120的完全复位。

在第二初始化阶段t42，第三扫描信号输入端scan3输入低电平信号，第四初始化模块174导通，初始化电压输入端vref输入的初始化电压通过导通的第四初始化模块174传输至驱动晶体管的控制端。其中，初始化电压小于第二发光控制模块150输入端输入的高电平信号，并且初始化电压可以小于任一灰阶对应的数据电压，进而使得在数据写入阶段之前，初始化电压输入端vref被写入较低电压，使得在数据写入阶段数据电压更容易写入到驱动模块120的控制端。

在数据写入阶段t43，第一扫描信号输入端scan1输入低电平信号，数据写入模块110导通，数据电压输入端vdata输入的数据电压通过导通的数据写入模块110传输至驱动模块120的控制端，存储模块130对驱动模块120控制端和第一端之间的电位进行存储。

在发光阶段t44，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，第一发光控制模块140和第二发光控制模块150导通，驱动模块120驱动发光模块160发光。

图13是本实用新型实施例提供的另一种像素电路的结构示意图，参考图13，可选的，数据写入模块110的控制端与第一扫描信号输入端scan1电连接，数据写入模块110的第一端与数据电压输入端vdata电连接，数据写入模块110的第二端与驱动模块120的第一端电连接；存储模块130的第一端与驱动模块120的控制端电连接，存储模块130的第二端与第一电源电压输入端vdd电连接；

像素电路还包括补偿模块180，补偿模块180的控制端以及数据写入模块110的控制端均与像素电路的第一扫描信号输入端scan1电连接，补偿模块180的第一端与驱动模块120的第二端电连接，补偿模块180的第二端与驱动模块120的控制端电连接。

图12所示工作时序同样适用于图13所示像素电路，参考图12和图13，图13所示像素电路的工作过程可以包括第一初始化阶段t41、第二初始化阶段t42、数据写入阶段t43和发光阶段t44。

在第一初始化阶段t41，第二扫描信号输入端scan2输入低电平信号，第一初始化模块171导通，第二发光控制信号输入端em2输入的高电平信号通过导通的第一初始化模块171传输至驱动模块120的控制端；第一发光控制信号输入端em1输入低电平信号，第一发光控制模块140导通，并将第一电源电压输入的高电平信号传输至驱动模块120的第一端。即在第一初始化阶段，驱动模块120的控制端和第一端的电位固定，实现对驱动模块120的完全复位。

在第二初始化阶段t42，第三扫描信号输入端scan3输入低电平信号，第四初始化模块174导通，初始化电压输入端vref输入的初始化电压通过导通的第四初始化模块174传输至驱动晶体管的控制端。其中，初始化电压小于第二发光控制模块150输入端输入的高电平信号，并且初始化电压可以小于任一灰阶对应的数据电压，进而使得在数据写入阶段之前，初始化电压输入端vref被写入较低电压，使得在数据写入阶段数据电压更容易写入到驱动模块120的控制端。

在数据写入阶段t43，第一扫描信号输入端scan1输入低电平信号，数据写入模块110和补偿模块180导通，数据电压输入端vdata输入的数据电压通过导通的数据写入模块110、驱动模块120和补偿模块180写入到驱动模块120的控制端，实现数据电压的写入，当驱动模块120为驱动晶体管时，可在此阶段实现对驱动晶体管阈值电压的补偿，从而使得驱动电流不受阈值电压的影响。

在发光阶段t44，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，驱动模块120驱动发光模块160发光。

图14是本实用新型实施例提供的另一种像素电路的结构示意图，该像素电路可对应图13中像素电路各模块细化为具体元件后的像素电路，参考图14，可选的，数据写入模块110包括第一晶体管t1，驱动模块120包括第二晶体管t2，第一发光控制模块140包括第三晶体管t3，第二发光控制模块150包括第四晶体管t4，第一初始化模块171包括第五晶体管t5，补偿模块180包括第六晶体管t6，第四初始模块包括第七晶体管t7，存储模块130包括存储电容c1，发光模块160包括有机发光器件d1；

第一晶体管t1的栅极与第一扫描信号输入端scan1电连接，第一晶体管t1的第一极与像素电路的数据电压输入端vdata电连接，第一晶体管t1的第二极与第二晶体管t2的第一极电连接；

第二晶体管t2的栅极与第六晶体管t6的第二极电连接，第二晶体管t2的第一极与第三晶体管t3的第二极电连接，第二晶体管t2的第二极与第四晶体管t4的第一极电连接；

第三晶体管t3的栅极与第一发光控制信号输入端em1电连接，第三晶体管t3的第一极与第一电源电压输入端vdd电连接；

第四晶体管t4的栅极与第二发光控制信号输入端em2电连接，第四晶体管t4的第二极与有机发光器件d1的第一极电连接；

第五晶体管t5的栅极与像素电路的第二扫描信号输入端scan2电连接，第五晶体管t5的第一极与第二发光控制信号输入端em2电连接，第五晶体管t5的第二极与第二晶体管t2的栅极电连接；

第六晶体管t6的栅极与第一扫描信号输入端scan1电连接，第六晶体管t6的第一极与第二晶体管t2的第二极电连接；

第七晶体管t7的栅极与像素电路的第三扫描信号输入端scan3电连接，第七晶体管t7的第一极与像素电路的初始化电压输入端vref电连接，第七晶体管t7的第二极与第二晶体管t2的栅极电连接；

存储电容c1的两端分别与第二晶体管t2的栅极以及第一电源电压输入端vdd电连接；

有机发光器件d1的第二极与第二电源电压输入端vss电连接。

图12所示工作时序同样适用于图14所示像素电路，在此不再赘述。

图15是本实用新型实施例提供的另一种像素电路的结构示意图，参考图15，在图14所示像素电路的基础上，该像素电路还包括第八晶体管t8，其中第八晶体管t8的栅极与第二扫描信号输入端scan2电连接，第八晶体管t8的第一极与初始化信号输入端电连接，第八晶体管t8的第二极与发光器件的第一极电连接。

图12所示像素电路的工作时序同样适用于图15所示像素电路，参考图12和图15，图15所示像素电路的工作过程可以包括第一初始化阶段t41、第二初始化阶段t42、数据写入阶段t43和发光阶段t44。

在第一初始化阶段t41，第二扫描信号输入端scan2输入低电平信号，第五晶体管t5导通，第二发光控制信号输入端em2输入的高电平信号通过第五晶体管t5传输至第二晶体管t2的栅极；第八晶体管t8导通，初始化电压输入端vref输入的初始化电压通过导通的第八晶体管t8传输至有机发光器件d1的第一极。第一发光控制信号输入端em1输入低电平信号，第三晶体管t3导通，第一电源电压输入端vdd输入的高电平信号传输至第二晶体管t2的第一极，进而实现对第二晶体管t2的完全复位。

在第二初始化阶段t42，第三扫描信号输入端scan3输入低电平信号，初始化电压通过导通的第七晶体管t7传输至第二晶体管t2的栅极。

在数据写入阶段t43，第一扫描信号输入端scan1输入低电平信号，第一晶体管t1和第六晶体管t6导通，数据电压通过导通的第一晶体管t1、第二晶体管t2和第六晶体管t6传输至第二晶体管t2的栅极，完成数据电压的写入和对第二晶体管t2阈值电压的补偿。

在发光阶段t44，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，第三晶体管t3和第四晶体管t4导通，第二晶体管t2驱动有机发光器件d1发光。

以上各实施例中均为第一初始化模块171的第一端与第二发光信号输入端em2电连接时像素电路的工作过程，以下对第一初始化模块171的第一端与初始化电压输入端vref电连接时的像素电路工作过程进行说明。

图16是本实用新型实施例提供的另一种像素电路的结构示意图，参考图16，像素电路包括：数据写入模块210、驱动模块220、存储模块230、第一发光控制模块240、第二发光控制模块250、发光模块260和第一初始化模块271。

数据写入模块210的控制端与第一扫描信号输入端scan11电连接，数据写入模块210的第一端与像素电路的数据电压输入端vdata电连接，数据写入模块210的第二端与驱动模块220的控制端电连接；

驱动模块220的第一端与第一发光控制模块240的第二端电连接，驱动模块220的第二端与第二发光控制模块250的第一端电连接；

第一发光控制模块240的控制端与第一发光控制信号输入端em1电连接，第一发光控制模块240的第一端与第一电源电压输入端vdd电连接；

第二发光控制模块250的控制端与第二发光控制信号输入端em2电连接，第二发光控制模块250的第二端与第二电源电压输入端vss电连接；

第一初始化模块271的控制端与像素电路的第二扫描信号输入端scan12电连接，第一初始化模块271的第一端与初始化电压输入端vref电连接，第一初始化模块271的第二端与驱动模块220的控制端电连接。

图17是本实用新型实施例提供的另一种像素电路的工作时序图，图17所示工作时序可适用于图16所示的像素电路。参考图16和图17，该像素电路的工作过程包括第一初始化阶段t10、第二初始化阶段t20，数据写入阶段t30和发光阶段t40。以第一电源电压输入端vdd输入的信号为高电平信号，第二电源电压输入端vss输入的信号为低电平信号为例进行说明，像素电路中的各模块在自身的控制端输入低电平信号导通为例进行说明。

在第一初始化阶段t10，第二扫描信号输入端scan12输入低电平信号，第一初始化模块271导通，初始化电压输入端vref输入的高电平信号通过导通的第一初始化模块271传输至驱动模块220的控制端；第一发光控制信号输入端em1输入低电平信号，第一发光控制模块240导通，并将第一电源电压输入端vdd输入的高电平信号传输至驱动模块220的第一端。即在第一初始化阶段t10，驱动模块220的控制端和第一端的电位固定，实现对驱动模块220的完全复位。

在第二初始化阶段t20，第二扫描信号输入端scan12输入低电平信号，第一初始化模块271导通，初始化电压输入端vref输入的低电平信号通过导通的第一初始化模块271传输至驱动模块220的控制端；进而使得驱动模块220的控制端电位被初始化为较低电位信号，进而使得后续阶段数据电压写入驱动模块220的控制端相对容易实现。

在数据写入阶段t30，第一扫描信号输入端scan11输入低电平信号，数据写入模块210导通，数据电压输入端vdata输入的数据电压通过导通的数据写入模块210传输至驱动模块220的控制端，存储模块230对驱动模块220控制端和第一端之间的电位进行存储。

在发光阶段t40，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，第一发光控制模块240和第二发光控制模块250导通，驱动模块220驱动发光模块260发光。

需要说明的是，上述驱动时序中，第二初始化阶段t20也可省略，即像素电路的工作过程只包括第一初始化阶段t10、数据写入阶段t30和发光阶段t40。

图18是本实用新型实施例提供的另一种像素电路的结构示意图，参考图18，可选的，第一初始化模块271的第一端与初始化电压输入端vref电连接；像素电路还包括：第二初始化模块272，第二初始化模块272包括控制端、第一端和第二端，第二初始化模块272的第一端与第一电源电压输入端vdd电连接，第二初始化模块272的第二端与驱动模块220的第一端电连接；第二初始化模块272用于在自身控制端输入信号的控制下，对驱动模块220的第一端进行初始化。可选的，第二初始化模块272的控制端可连接第二扫描信号输入端scan12。

以下实施例均以第一电源电压输入端vdd输入的信号为高电平信号，第二电源电压输入端vss输入的信号为低电平信号为例进行说明，像素电路中的各模块在自身的控制端输入低电平信号导通为例进行说明。

图19是本实用新型实施例提供的另一种像素电路的驱动时序图，图19所示驱动时序可用于驱动图18所示的像素电路，参考图18和图19，在第一初始化阶段t01，第二扫描信号输入端scan12输入低电平信号，第一初始化模块271导通，初始化电压输入端vref输入的高电平信号通过导通的第一初始化模块271传输至驱动模块220的控制端；第二初始化模块272导通，并将第一电源电压输入端vdd输入的高电平信号传输至驱动模块220的第一端。即在第一初始化阶段，驱动模块220的控制端和第一端的电位固定，实现对驱动模块220的完全复位。

在第二初始化阶段t02第二初始化模块272导通，在数据写入阶段t03和发光阶段t04第二初始化模块272关断，第二初始化阶段t02、数据写入阶段t03和发光阶段t04除第二初始化模块272以外的模块的导通或关断状态分别与上述实施例中第二初始化阶段t20、在数据写入阶段t30、和发光阶段t40过程相同，在此不再赘述。

通过图19所示时序可知，对于图18所示像素电路中，第一发光控制信号输入端em1和第二发光信号输入端em2输入的信号可相同，因此二者可合并为一个端子，进而减少像素电路的输入端，使得在显示面板中第一发光控制信号输入端em1和第二发光信号输入端em2连接相同的发光控制线即可，进而有利于减少显示面板中信号线数量。

图20是本实用新型实施例提供的另一种像素电路的结构示意图，参考图20，可选的，像素电路还包括：第二初始化模块272，第二初始化模块272包括控制端、第一端和第二端，第二初始化模块272的第一端与第二发光控制信号输入端em2电连接，第二初始化模块272的第二端与驱动模块220的第一端电连接；第二初始化模块272用于在自身控制端输入信号的控制下，对驱动模块220的第一端进行初始化。

图19所示工作时序同样适用于图20所示的像素电路，参考图19和图20，在第一初始化阶段t01，第二扫描信号输入端scan12输入低电平信号，第一初始化模块271导通，初始化电压输入端vref输入的高电平信号通过导通的第一初始化模块271传输至驱动模块220的控制端；第二初始化模块272导通，并将第二扫描信号输入端em2输入的高电平信号传输至驱动模块220的第一端。即在第一初始化阶段t01，驱动模块220的控制端和第一端的电位固定，实现对驱动模块220的完全复位。

在第二初始化阶段t02第二初始化模块272导通，在数据写入阶段t03和发光阶段t04第二初始化模块272关断，第二初始化阶段t02、数据写入阶段t03和发光阶段t04除第二初始化模块272以外的模块的导通或关断状态分别与上述实施例中第二初始化阶段t20、在数据写入阶段t30、和发光阶段t40过程相同，在此不再赘述。

通过图19所示时序可知，对于图20所示像素电路中，第一发光控制信号输入端em1和第二发光信号输入端em2输入的信号可相同，因此二者可合并为一个端子，进而减少像素电路的输入端，使得在显示面板中第一发光控制信号输入端em1和第二发光信号输入端em2连接相同的发光控制线即可，进而有利于减少显示面板中信号线数量。

需要说明的是，图19所示驱动时序中，第二初始化阶段t02也可省略，即像素电路的工作过程只包括第一初始化阶段t01、数据写入阶段t03和发光阶段t04。

图21是本实用新型实施例提供的另一种像素电路的结构示意图，参考图21，可选的，第一初始化模块271的第一端与初始化电压输入端vref电连接；像素电路还包括：第二通初始化模块272，第二通初始化模块272包括控制端、第一端和第二端，第二通初始化模块272的第一端与初始化电压输入端vref电连接，第二通初始化模块272的第二端与驱动模块的第一端电连接；第二通初始化模块272用于在自身控制端输入信号的控制下，对驱动模块的第一端进行初始化。

图22是本实用新型实施例提供的另一种像素电路的驱动时序图，该驱动时序可用于驱动图21所示的像素电路，参考图21和图22，像素电路的工作过程可分为第一初始化阶段t001、第二初始化阶段t002、数据写入阶段t003和发光阶段t004。

在第一初始化阶段t001，第二扫描信号输入端scan12输入低电平信号，第一初始化模块271导通，初始化电压输入端vref输入的高电平信号通过导通的第一初始化模块271传输至驱动模块220的控制端；第二初始化模块272导通，初始化电压输入端vref输入的高电平信号通过导通的第二初始化模块传输至驱动模块的第一端。即在第一初始化阶段，驱动模块220的控制端和第一端的电位固定，实现对驱动模块220的完全复位。

在第二初始化阶段t002第二初始化模块272导通，在数据写入阶段t003和发光阶段t004第二初始化模块272关断，第二初始化阶段t002、数据写入阶段t003和发光阶段t004除第二初始化模块272以外的模块的导通或关断状态分别与上述实施例中第二初始化阶段t20、在数据写入阶段t30、和发光阶段t40过程相同，在此不再赘述。

通过图22所示时序可知，对于图21所示像素电路中，第一发光控制信号输入端em1和第二发光信号输入端em2输入的信号可相同，因此二者可合并为一个端子，进而减少像素电路的输入端，使得在显示面板中第一发光控制信号输入端em1和第二发光信号输入端em2连接相同的发光控制线即可，进而有利于减少显示面板中信号线数量。

需要说明的是，图22所示驱动时序中，第二初始化阶段t002也可省略，即像素电路的工作过程只包括第一初始化阶段t001、数据写入阶段t003和发光阶段t004。

图23是本实用新型实施例提供的另一种像素电路的结构示意图，参考图23，可选的，像素电路还包括第三初始化模块273和第三扫描信号输入端scan13，第三通初始化模块273的控制端与第三扫描信号输入端scan13电连接，第三通初始化模块273的第一端与像素电路的初始化电压输入端vref电连接，第三通初始化模块273的第二端与第二发光控制模块250的第一端电连接。

可选的，第一扫描信号输入端scan11也与第三扫描信号输入端scan13电连接。图24是本实用新型实施例提供的另一种像素电路的驱动时序图，该驱动时序可用于驱动图23所示像素电路，参考图23和图24，该像素电路的工作过程包括第一初始化阶段t100、第二初始化阶段t200、数据写入阶段t300和发光阶段t400。

在第一初始化阶段t100，第三扫描信号输入端scan13输入低电平信号，第一初始化模块271导通，初始化电压输入端vref输入的高电平信号通过导通的第一初始化模块271传输至驱动模块220的控制端；第一发光控制信号输入端em1输入低电平信号，第一发光控制模块240导通，并将第一电源电压输入的高电平信号传输至驱动模块220的第一端。即在第一初始化阶段，驱动模块220的控制端和第一端的电位固定，实现对驱动模块220的完全复位。

在第二初始化阶段t200，第三扫描信号输入端scan13输入低电平信号，第三初始化模块273导通；第二发光控制信号输入端em2输入低电平信号，第二发光控制模块导通，初始化电压输入端vref输入的低电平信号通过导通的第三初始化模块273和第二发光控制模块250传输至发光模块260的第一端，进而实现对发光模块260第一端的复位；并且，在第二初始化阶段t200，第一初始化模块导通，初始化电压输入端vref输入的低电平信号被传输至驱动模块220的控制端，使得驱动模块220的控制端电位被初始化为较低电位信号，进而使得后续阶段数据电压写入驱动模块220的控制端相对容易实现。

图23所示像素电路中第三初始化模块273在数据写入阶段t300和发光阶段t400关断，图23所示像素电路中数据写入模块210、驱动模块220、存储模块230、第一发光控制模块240、第二发光控制模块250、发光模块260以及第一初始胡模块271在数据写入阶段t300和发光阶段t400状态与上述实施例中数据写入阶段t30和发光阶段t40过程相同，在此不再赘述。

图25是本实用新型实施例提供的另一种像素电路的结构示意图，参考图25，在像素电路包括第二初始化模块272、第三初始化模块273和第三扫描信号输入端scan13，第三初始化模块273的控制端与第三扫描信号输入端scan13电连接，第三初始化模块273的第一端与像素电路的初始化电压输入端vref电连接，第三初始化模块273的第二端与第二发光控制模块250的第一端电连接。参考图25，数据写入模块210的控制端与第一扫描信号输入端scan11电连接，第一初始化模块271的控制端和第二初始化模块272的控制端均与第二扫描信号输入端scan12电连接，第三初始化模块273的控制端与第三扫描信号输入端scan13电连接。

图26是本实用新型实施例提供的另一种像素电路的结构示意图，该驱动时序可用于驱动图25所示像素电路，参考图25和图26，该像素电路的工作过程包括第一初始化阶段t101、第二初始化阶段t102、数据写入阶段t103和发光阶段t104。

在第一初始化阶段t101，第二扫描信号输入端scan12输入低电平信号，第一初始化模块271导通，初始化电压输入端vref输入的高电平信号通过导通的第一初始化模块271传输至驱动模块220的控制端；第二初始化模块272导通，并将初始化电压输入端vref输入的高电平信号传输至驱动模块220的第一端。即在第一初始化阶段，驱动模块220的控制端和第一端的电位固定，实现对驱动模块220的完全复位。

在第二初始化阶段t102，第三扫描信号输入端scan13输入低电平信号，第三初始化模块273导通；第二发光控制信号输入端em2输入低电平信号，第二发光控制模块导通，初始化电压输入端vref输入的低电平信号通过导通的第三初始化模块273和第二发光控制模块250传输至发光模块260的第一端，进而实现对发光模块260第一端的复位。

图25所示像素电路中第二初始化模块272和第三初始化模块273在数据写入阶段t103和发光阶段t104关断，图25所示像素电路中数据写入模块210、驱动模块220、存储模块230、第一发光控制模块240、第二发光控制模块250、发光模块260以及第一初始胡模块271在数据写入阶段t103和发光阶段t104状态与上述实施例中数据写入阶段t30和发光阶段t40过程相同，在此不再赘述。

图27是本实用新型实施例提供的另一种像素电路的结构示意图，参考图27，可选的，数据写入模块210的控制端与第一扫描信号输入端scan11电连接，数据写入模块210的第一端与数据电压输入端vdata电连接，数据写入模块210的第二端与驱动模块220的第一端电连接；存储模块230的第一端与驱动模块220的控制端电连接，存储模块230的第二端与第一电源电压输入端vdd电连接；

像素电路还包括补偿模块280，补偿模块280的控制端与像素电路的第一扫描信号输入端scan11电连接，补偿模块280的第一端与驱动模块220的第二端电连接，补偿模块280的第二端与驱动模块220的控制端电连接。

图28是本实用新型实施例提供的另一种像素电路的驱动时序图，图28所示工作时序可用于驱动图27所示像素电路，参考图27和图28，图27所示像素电路的工作过程可以包括第一初始化阶段t110、第二初始化阶段t120、数据写入阶段t130和发光阶段t140。

在第一初始化阶段t110，第二扫描信号输入端scan12输入低电平信号，第一初始化模块271导通，初始化电压输入端vref输入的高电平信号通过导通的第一初始化模块271传输至驱动模块220的控制端；第一发光控制信号输入端em1输入低电平信号，第一发光控制模块240导通，并将第一电源电压输入的高电平信号传输至驱动模块220的第一端。即在第一初始化阶段，驱动模块220的控制端和第一端的电位固定，实现对驱动模块220的完全复位。

在第二初始化阶段t120，第二扫描信号输入端scan2和第三扫描信号输入端scan13输入低电平信号，第一初始化模块271和第三初始化模块273导通，初始化电压输入端vref输入的初始化电压通过导通的第一初始化模块271传输至驱动晶体管的控制端。其中，初始化电压小于第二发光控制模块250输入端输入的高电平信号，并且初始化电压可以小于任一灰阶对应的数据电压，进而使得在数据写入阶段之前，初始化电压输入端vref被写入较低电压，使得在数据写入阶段数据电压更容易写入到驱动模块220的控制端。并且，第二发光控制信号输入端em2输入低电平信号，第二发光控制模块250导通，因此初始化电压输入端vref输入的初始化电压通过导通的第三初始化模块273和第二发光控制模块250传输至发光模块260的第一端，进而实现对发光模块260的初始化。

在数据写入阶段t130，第一扫描信号输入端scan11输入低电平信号，数据写入模块210和补偿模块280导通，数据电压输入端vdata输入的数据电压通过导通的数据写入模块210、驱动模块220和补偿模块280写入到驱动模块220的控制端，实现数据电压的写入，当驱动模块220为驱动晶体管时，可在此阶段实现对驱动晶体管阈值电压的补偿，从而使得驱动电流不受阈值电压的影响。

在发光阶段t140，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，驱动模块220驱动发光模块260发光。

图29是本实用新型实施例提供的另一种像素电路的结构示意图，参考图29，可选的，数据写入模块210的控制端与第一扫描信号输入端scan11电连接，数据写入模块210的第一端与数据电压输入端vdata电连接，数据写入模块210的第二端与驱动模块220的第一端电连接；存储模块230的第一端与驱动模块220的控制端电连接，存储模块230的第二端与第一电源电压输入端vdd电连接；

像素电路还包括补偿模块280，补偿模块280的控制端与像素电路的第一扫描信号输入端scan11电连接，补偿模块280的第一端与驱动模块220的第二端电连接，补偿模块280的第二端与驱动模块220的控制端电连接；

第一初始化模块271的第一端与初始化电压输入端vref电连接，第一初始化模块271的控制端与第二扫描信号输入端scan12电连接；

像素电路还包括：第二初始化模块272，第二初始化模块272包括控制端、第一端和第二端，第二初始化模块272的第一端与第二发光控制信号输入端em2或初始化电压输入端vref电连接，第二初始化模块272的第二端与驱动模块的第一端电连接；

像素电路还包括第三初始化模块273和第三扫描信号输入端scan13，第三初始化模块273的控制端与第三扫描信号输入端scan13电连接，第三初始化模块273的第一端与像素电路的初始化电压输入端vref电连接，第三初始化模块273的第二端与第二发光控制模块250的第一端电连接；

第二初始化模块272的控制端与第二扫描信号输入端scan12或第三扫描信号输入端scan13电连接。

图30是本实用新型实施例提供的另一种像素电路的驱动时序图，图30所示工作时序可用于驱动图29所示像素电路，参考图29和图30，图29所示像素电路的工作过程可以包括初始化阶段t1、数据写入阶段t2和发光阶段t3。

在初始化阶段t1，第二扫描信号输入端scan12输入低电平信号，第一初始化模块271导通，初始化电压输入端vref输入的低电平信号通过导通的第一初始化模块271传输至驱动模块220的控制端；第一扫描信号输入端scan11、第三扫描信号输入端scan13和第二发光控制信号输入端em2输入低电平信号，第二初始化模块272导通、第三初始化模块273导通以及第二发光控制模块250导通，并将初始化电压输入端vref输入的低电平信号或者第二发光控制信号输入端em2输入的低电平信号传输至驱动模块220的第一端。即在第一初始化阶段，驱动模块220的控制端和第一端的电位固定，实现对驱动模块220的完全复位。并且，初始化电压输入端vref输入的初始化电压通过导通的第三初始化模块和第二发光控制模块250传输至发光模块260的第一端，实现对发光模块260的初始化。

在数据写入阶段t2，第一扫描信号输入端scan11输入低电平信号，数据写入模块210和补偿模块280导通，数据电压输入端vdata输入的数据电压通过导通的数据写入模块210、驱动模块220和补偿模块280写入到驱动模块220的控制端，实现数据电压的写入，当驱动模块220为驱动晶体管时，可在此阶段实现对驱动晶体管阈值电压的补偿，从而使得驱动电流不受阈值电压的影响。

在发光阶段t3，第一发光控制信号输入端em1和第二发光控制信号输入端em2输入低电平信号，驱动模块220驱动发光模块260发光。

本实用新型实施例还提供了一种显示面板，图31是本实用新型实施例提供的一种显示面板的结构示意图，参考图31，该显示面板10包括本实用新型任意实施例提供的像素电路100，显示面板还包括多条扫描线(s1、s2、s3、s4……)和多条数据线(d1、d2、d3、d4……)，每条扫描线可连接一行像素电路，每条数据线可连接一列像素电路。

本实用新型实施例提供的显示面板，包括本实用新型任意实施例提供的像素电路，通过设置像素电路包括第一初始化模块，第一初始化模块的第一端与第二发光控制信号输入端电连接，第一初始化模块的第二端与驱动模块的控制端电连接，第一初始化模块用于在自身控制端输入的控制信号的控制下，对驱动模块的控制端进行初始化；进而使得在第一初始化阶段，驱动模块的控制端和第一端的电位固定，且在包括该像素电路的显示面板中各像素电路中的驱动模块在第一初始化阶段控制端电位相同，第一端电位也相同，即使得各像素电路中驱动模块的工作状态相同，即上一帧驱动发光器件显示不同灰阶的驱动晶体管可恢复到相同的工作状态，使得各驱动晶体管的有源层、栅极绝缘层以及有源层和栅极绝缘层的界面处载流子的捕获和释放基本一致，使得由不同灰阶向同一灰阶转换时，驱动电流的大小相同，发光器件的发光亮度一致，进而改善残影，提高显示效果。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。