GOA电路及显示面板的制作方法

本申请涉及显示技术领域，具体涉及一种goa电路及显示面板。

背景技术：

阵列基板栅极驱动技术(gatedriveronarray，简称goa)，是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式，从而可以省掉栅极驱动电路部分，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。现有技术中的goa电路结构复杂，信号线众多且排布密集，因而对goa电路稳定性的要求很高。而goa电路中不同goa单元之间存在的结构或tft制程(thinfilmtransisto，薄膜晶体管)等差异，会降低goa电路的稳定性。

技术实现要素：

本申请实施例提供一goa电路及显示面板，以解决goa电路中各级goa单元之间存在差异，从而降低goa电路稳定性的技术问题。

本申请实施例提供一种goa电路，包括：

多个级联设置的goa单元，所述goa单元中包括第一goa单元和第二goa单元，所述第一goa单元和所述第二goa单元均设置有第一节点；其中，

所述第一goa单元包括一重置模块，所述重置模块接入低电平信号以及控制信号，并电性连接于所述第一节点，所述重置模块用于在所述控制信号的控制下，将所述第一节点的电位下拉至所述低电平信号的电位；

所述第二goa单元包括一虚拟重置模块，所述虚拟重置模块与所述重置模块对应设置，且所述虚拟重置模块用于降低所述第一goa单元与所述第二goa单元之间的差异。

在本申请实施例提供的goa电路中，所述重置模块包括一晶体管，所述晶体管的栅极电性连接于所述控制信号，所述晶体管的源极电性连接于所述低电平信号，所述晶体管的漏极电性连接于所述第一节点；所述虚拟重置模块包括一虚拟晶体管，所述虚拟晶体管与所述晶体管对应设置。

在本申请实施例提供的goa电路中，所述虚拟晶体管中未设置有源层。

在本申请实施例提供的goa电路中，所述虚拟晶体管的栅极电性连接于所述控制信号，所述虚拟晶体管的源极电性连接于所述低电平信号，所述虚拟晶体管的漏极电性连接于所述第一节点。

在本申请实施例提供的goa电路中，所述虚拟晶体管的源极、漏极以及栅极中，至少一个电极空载。

在本申请实施例提供的goa电路中，所述晶体管与所述虚拟晶体管为同种类型的晶体管。

在本申请实施例提供的goa电路中，所述goa电路中的晶体管可以是低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。

在本申请实施例提供的goa电路中，所述虚拟晶体管与所述晶体管采用相同的工艺制成。

在本申请实施例提供的goa电路中，所述第二goa单元接入起始信号，所述起始信号与所述控制信号为同一信号。

相应的，本申请实施例还提供一种显示面板，其包括以上任一项所述的goa电路。

本申请实施例提供一种goa电路及显示面板，该goa电路包括多个级联设置的goa单元，该goa单元包括第一goa单元和第二goa单元，通过在第二goa单元中设置虚拟重置模块，且该虚拟重置模块与第一goa单元中的重置模块对应设置，从而降低了第一goa单元与第二goa单元之间的差异，提高了goa电路的稳定性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的goa电路中第一goa单元的第一结构示意图；

图2是本申请实施例提供的goa电路中第二goa单元的第一结构示意图；

图3本申请实施例提供的8ck信号goa电路的信号时序图；

图4是本申请实施例提供的goa电路中第一goa单元的第二结构示意图；

图5是本申请实施例提供的goa电路中第二goa单元的第二结构示意图；

图6是本申请实施例提供的晶体管的结构示意图；

图7是本申请实施例提供的虚拟晶体管的结构示意图；

图8是本申请实施例提供的goa电路中第二goa单元的第三结构示意图；

图9是本申请实施例提供的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。

本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为漏极、输出端为源极。此外本申请实施例所采用的晶体管可以包括p型晶体管和/或n型晶体管两种，其中，p型晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

此外本申请实施例以8ck信号goa电路进行介绍，但本申请的原理同样适用于2ck、4ck、6ck等多ck信号goa电路。因此本申请中的实施例介绍不能理解为对本申请的限定。

本申请实施例提供的goa电路包括多级级联的goa单元，该goa单元包括第一goa单元和第二goa单元。请参阅图2和图3，图2是本申请实施例提供的goa电路中第一goa单元20的第一结构示意图，图3是本申请实施例提供的goa电路中第二goa单元30的第一结构示意图。如图2和图3所示，第一goa单元20和第二goa单元30均设置有第一节点qn。其中，第一goa单元20包括一重置模块106。重置模块106接入低电平信号vss以及控制信号reset，并电性连接于第一节点qn。重置模块106用于在控制信号reset的控制下，将第一节点qn的电位下拉至低电平信号vss的电位。第二goa单元30包括一虚拟重置模块107。虚拟重置模块107与重置模块106对应设置，且虚拟重置模块107用于降低第一goa单元20与第二goa单元30之间的差异。

其中，所述虚拟重置模块107和重置模块106对应设置指的是虚拟重置模块107和重置模块106在相应goa单元中的设置位置保持一致，以提高第一goa单元和第二goa单元的结构一致性。

此外，重置模块106在第一goa单元20中，用于在控制信号reset的控制下，将第一节点qn的电位下拉至低电平信号vss的电位。但是，虚拟重置模块107在第二goa单元30中不进行任何信号的传输。具体设置时，同参阅图2，可以断开虚拟重置模块107与控制信号reset、第一节点qn或者低电平信号vss等信号之间的连接，使虚拟重置模块107不进行信号传输。

在一些实施例中，也可以将虚拟重置模块107中的具体器件保持在不参与信号传输的状态，本申请实施例对此不做具体设定。

本申请实施例提供一种goa电路，goa电路包括多个级联设置的goa单元。其中，goa单元中包括第一goa单元20和第二goa单元30，通过在第二goa单元30中设置不进行信号传输的虚拟重置模块107，且该虚拟重置模块107与第一goa单元中的重置模块106对应设置，从而降低了第一goa单元与第二goa单元之间的差异，提高了goa电路的稳定性。

在本申请实施例中，第一goa单元20和第二goa单元30均包括上拉控制模块101、下传模块102、上拉模块103、下拉模块104、下拉维持模块105以及自举电容cbt。

其中，上拉控制模块101接入第n-4级级传信号st(n-4)及第n-4级扫描信号g(n-4)，并电性连接于第一节点qn，用于上拉第一节点qn的电位。下传模块102接入低电平信号以vss及时钟信号ckn，用于输出本级级传信号gn。上拉模块103接入时钟信号ckn，并电性连接于第一节点qn与第二节点m，用于输出本级扫描信号gn。下拉模块104接入低电平vss及第n+4级扫描信号g(n+4)，并电性连接于第一节点qn、第二节点m以及第三节点p，用于下拉第一节点qn与本级扫描信号gn的电位。下拉维持模块105接入低电平信号vss，并电性连接于第一节点qn和第三节点p，用于在下拉模块104下拉第一节点qn的电位后将第一节点qn的电位维持在低电平信号vss的电位。自举电容cbt的第一端电性连接于第一节点qn，自举电容的第二端电性连接于所述第二节点m。

此外，第一goa单元20还包括一重置模块106。重置模块106接入低电平信号vss以及控制信号reset，并电性连接于第一节点qn。重置模块106用于在控制信号reset的控制下，进一步将第一节点qn的电位下拉至低电平信号vss的电位。而第二goa单元30中设置虚拟重置模块107。虚拟重置模块107重置模块106对应设置，但在第二goa单元30中不进行信号的传输。

可以理解的是，如图1和图2所示，上拉控制模块101接入第n-4级级传信号st(n-4)及第n-4级扫描信号g(n-4)，并电性连接于第一节点qn，用于上拉第一节点qn的电位。然而，在goa电路的前四级goa单元中，无法提供第n-4级级传信号st(n-4)及第n-4级扫描信号g(n-4)。因此，如图3所示，在本申请实施例中，第二goa单元30(前四级goa单元)接入起始信号st。由于起始信号st与控制信号reset为同一信号，因此在第二goa单元30中设置不进行信号传输的虚拟重置模块107，避免在上拉控制模块101上拉第一节点qn的电位时，虚拟重置模块107下拉第一节点qn的电位，同时减少第一goa单元20与第二goa单元30之间的差异。

此外，在一些实施例中，例如在8ck信号goa电路中，同参阅图3，由于时钟信号ck1-ck8的设置，8个goa单元为一个级传循环，因此，通常前八级goa单元(第二goa单元30)均会设置虚拟重置模块107。

需要说明的是，本申请实施例提供的goa电路结构仅为更好地理解本申请的原理，不能理解为对本申请的限定。且上述上拉控制模块101、下传模块102、上拉模块103、下拉模块104以及下拉维持模块105中的具体电路连接可根据实际需求进行设置，本申请对此不作具体限定。

请参阅图4，图4是本申请实施例提供的第一goa单元的第二结构示意图。如图4所示，重置模块106包括一晶体管t1。晶体管t1的栅极电性连接于控制信号reset。晶体管t1的源极电性连接于低电平信号vss。晶体管t1的漏极电性连接于第一节点qn。晶体管t1用于在控制信号reset的控制下，进一步将第一节点qn的电位下拉至低电平信号vss的电位。

请参阅图5，图5是本申请实施例提供的第二goa单元的第二结构示意图。如图5所示，虚拟重置模块107包括一虚拟晶体管t2，虚拟晶体t2与晶体管t1对应设置。在一些实施例中，在虚拟晶体管t2的源极、漏极以及栅极中，至少一个电极空载。虚拟晶体管t2与晶体管t1的膜层结构一致，但虚拟晶体管t2由于接入信号的不完整性，不能进行信号的传输，因此不会对第二goa单元30的线路产生影响。同时，由于虚拟晶体管t2与晶体管t1的膜层结构一致，进一步简化了工艺制程，降低了第一goa单元20与第二goa单元30之间的差异。

请参阅图6，图6是本申请实施例提供的晶体管t1的结构示意图。如图6所示，晶体管t1包括但不限于层叠设置在基板10上的栅极11、第一介电绝缘层12、有源层13、第二介电绝缘层14、源极15以及漏极16。其中，各膜层的具体结构为常规的现有技术，本申请对此不再赘述。需要说明的是以底栅结构的晶体管为例进行介绍，但不能理解为对本申请的限定。

在一些实施例中，请参阅图7，图7是本申请实施例提供的虚拟晶体管t2的结构示意图。如图7所示，虚拟晶体管t2与晶体管t1的不同之处在于，虚拟晶体管t2中未设置有源层13。即虚拟晶体管t2保留了与晶体管t1相同的形貌，但不能进行信号的传输。该设置可以提高工艺制程中的金属刻蚀均匀性，同时避免虚拟晶体管t2对第二goa单元30的线路产生影响，进而提高goa电路的稳定性。

进一步的，请参阅图8，未设置有源层13的虚拟晶体管t2的栅极电性连接于控制信号reset。虚拟晶体管t2的源极电性连接于低电平信号vss。虚拟晶体管t2的漏极电性连接于第一节点gn。该设置在虚拟晶体管t2不能进行信号传输的基础上，能够进一步提高第一goa单元20与第二goa单元30之间的各信号连接线的刻蚀均一性，从而提高第一goa单元20与第二goa单元30之间的一致性。

在本申请实施例中，虚拟晶体管t2与晶体管t1采用相同的工艺制成，可以简化工艺制程，提高产率。

进一步的，在本申请实施例中，虚拟晶体管t2和晶体管t1是同种类型的薄膜晶体管。因此，goa电路中形成同种类型的多个虚拟晶体管t2和晶体管t1，简化了工艺制程，能够有效节约产能。但本申请实施例不能理解为对本申请的限定。

需要说明的是，重置模块106的具体电路结构不限于包括一晶体管t1。虚拟重置模块107的具体电路结构不限于包括一虚拟晶体管t2。重置模块106和虚拟重置模块107的具体电路结构可根据实际需求进行设置，在符合本申请原理的基础上，本申请对此不作限定。

在本申请实施例中，goa电路中的晶体管可以是低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管。具体可根据实际需求进行设置，本申请实施例对此不作限定。

请参阅图9，图9为本申请实施例提供的显示面板的结构示意图。如图5所示，该显示面板包括显示区域100以及集成设置在显示区域100边缘上的goa电路200；其中，该goa电路200与上述的goa电路的结构和原理类似，这里不再赘述。需要说明的是，本申请实施例提供的显示面板以goa电路200设置在显示区域100一侧的单侧驱动方式为例进行介绍，但不能理解为对本申请的限制。在一些实施例中，也可根据显示面板的实际需求采用双侧驱动等其他驱动方式，本申请对此作具体限定。

本申请实施例提供一种显示面板，该显示面板包括一goa电路200，该goa电路200包括多个级联设置的goa单元。该goa单元中包括第一goa单元和第二goa单元，通过在第二goa单元中设置虚拟重置模块，且该虚拟重置模块与第一goa单元中的重置模块对应设置，从而降低了第一goa单元与第二goa单元之间的差异，提高了goa电路的稳定性，进而提高了显示面板的综合性能。

以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。