信号提供电路、信号提供方法及显示装置与流程

本公开涉及显示技术领域，特别涉及一种信号提供电路、信号提供方法及显示装置。

背景技术：

液晶显示(liquidcrystaldisplay，lcd)装置因其成本低、解析度高、对比度高和显示色彩较为丰富等优点被广泛应用于显示领域中。

目前，lcd装置包括lcd面板和栅极驱动电路，lcd面板包括多行像素，每个像素包括薄膜晶体管、与该薄膜晶体管连接的像素电极、公共电极以及位于像素电极和公共电极之间的液晶分子。栅极驱动电路与薄膜晶体管连接，栅极驱动电路用于通过薄膜晶体管为与薄膜晶体管所连接的像素电极充电，以驱动液晶分子偏转。且栅极驱动电路一般可以从第一行像素开始逐行为像素电极充电，即逐行扫描像素。

但是，由于薄膜晶体管存在漏电问题，且不同刷新频率(即不同扫描速率)下的漏电问题严重程度不同，因此导致采用不同刷新频率扫描以显示一幅图像时，该图像的显示效果较差。

技术实现要素：

本公开提供了一种信号提供电路、信号提供方法及显示装置，可以解决相关技术中图像显示效果较差的问题，所述技术方案如下：

一方面，提供了一种信号提供电路，所述信号提供电路包括：信号产生电路和信号转换电路；

所述信号产生电路分别与所述信号转换电路和栅极驱动电路连接，所述信号产生电路用于产生起始信号，并将所述起始信号输出至所述信号转换电路和所述栅极驱动电路，所述起始信号用于控制所述栅极驱动电路按照目标刷新频率工作；

所述信号转换电路还分别与第一电源端和第二电源端连接，所述信号转换电路用于响应于来自所述第一电源端的第一电源信号和来自所述第二电源端的第二电源信号，将所述起始信号转换为直流参考信号，并将所述直流参考信号输出至所述信号产生电路；

所述信号产生电路还用于响应于所述直流参考信号产生时钟信号，并将所述时钟信号输出至所述栅极驱动电路，所述时钟信号用于控制所述栅极驱动电路向其所连接的栅线输出栅极驱动信号，且所述时钟信号的目标电平与所述直流参考信号的电位相等，所述目标电平为控制所述栅极驱动电路输出的栅极驱动信号的电位为无效电位的电平。

可选的，所述起始信号为方波信号；所述信号转换电路包括：第一转换子电路和第二转换子电路；

所述第一转换子电路分别与所述信号产生电路、所述第一电源端、所述第二电源端和所述第二转换子电路连接，所述第一转换子电路用于响应于所述第一电源信号和所述第二电源信号，将所述起始信号由方波信号转换为非方波信号，并将所述非方波信号输出至所述第二转换子电路；

所述第二转换子电路还与所述信号产生电路连接，所述第二转换子电路用于将所述非方波信号转换为直流参考信号，并将所述直流参考信号输出至所述信号产生电路。

可选的，所述第二转换子电路包括：低通滤波器，所述低通滤波器用于对所述非方波信号进行低通滤波处理得到直流参考信号。

可选的，所述第二转换子电路包括：低通滤波器和信号处理器；

所述低通滤波器分别与所述第一转换子电路和所述信号处理器连接，所述低通滤波器用于对所述非方波信号进行低通滤波处理得到备选参考信号，并将所述备选参考信号输出至所述信号处理器；

所述信号处理器还与所述信号产生电路连接，所述信号处理器用于对所述备选参考信号进行信号处理得到直流参考信号，并将所述直流参考信号输出至所述信号产生电路，所述信号处理包括放大处理和反相处理中的至少一种。

可选的，所述信号处理器包括：第一放大器和反相器；

所述第一放大器分别与所述低通滤波器和所述反相器连接，所述第一放大器用于对所述备选参考信号进行放大处理得到目标参考信号，并将所述目标参考信号输出至所述反相器；

所述反相器还与所述信号产生电路连接，所述反相器用于对所述目标参考信号进行反相处理得到直流参考信号，并将所述直流参考信号输出至所述信号产生电路，所述直流参考信号的电位较所述目标参考信号的电位小。

可选的，所述第二转换子电路还与第三电源端连接，所述低通滤波器包括：第一电阻、第二电阻、第三电阻、第四电阻、第二放大器、第一电容和第二电容；

所述第一电阻的一端与所述第一转换子电路连接，所述第一电阻的另一端与所述第二电阻的一端连接；

所述第二电阻的另一端与所述第二放大器的正相输入端连接；

所述第三电阻的一端与所述第三电源端连接，所述第三电阻的另一端与所述第二放大器的负相输入端和所述第四电阻的一端连接；

所述第四电阻的另一端与所述第二放大器的输出端连接；

所述第一电容的一端与所述第一电阻的另一端连接，所述第一电容的另一端与所述第二放大器的输出端连接；

所述第二电容的一端与所述第三电源端连接，所述第二电容的另一端与所述第二电阻的另一端连接。

可选的，所述第一转换子电路还与第三电源端连接，所述第一转换子电路包括：第三电容、第四电容、第五电容、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第三放大器、第一二极管、第二二极管、第一晶体管、第二晶体管和稳压管；

所述第三电容的一端与所述信号产生电路连接，所述第三电容的另一端与所述第一二极管的输入端和所述第五电阻的一端连接；

所述第五电阻的另一端与所述第三电源端连接；所述第一二极管的输出端与所述第三放大器的负相输入端连接；

所述第六电阻的一端与所述第二电源端连接，所述第六电阻的另一端与所述第七电阻的一端和所述第三放大器的负相输入端连接；

所述第七电阻的另一端与所述第二晶体管的第二极连接；所述第二晶体管的第一极与所述第三电源端连接；

所述第八电阻的一端与所述第一电源端连接，所述第八电阻的另一端分别与所述第九电阻的一端和所述第四电容的一端连接，且一并连接至所述第三放大器的正相输入端；

所述第九电阻的另一端与所述第一晶体管的第二极连接；所述第四电容的另一端与所述第三电源端连接；

所述第一晶体管的第一极与所述第三电源端连接；所述第一晶体管的栅极分别与所述第十电阻的一端和所述第十一电阻的一端连接；

所述第十电阻的另一端分别与所述第十二电阻的一端和所述第二二极管的输出端连接，所述第十一电阻的另一端与所述第三电源端连接；

所述第二二极管的输入端与所述第三放大器的输出端连接；所述第十二电阻的另一端分别与所述第二晶体管的栅极和所述第十三电阻的一端连接；所述第十三电阻的另一端与所述第三电源端连接；

所述第十四电阻的一端与所述第一电源端连接，所述第十四电阻的另一端与所述第二晶体管的第二极连接；

所述稳压管的输出端分别与所述第二晶体管的第二极和所述第十五电阻的一端连接，所述稳压管的输入端与所述第三电源端连接；

所述第十五电阻的另一端与所述第五电容的一端连接，且一并连接至所述第二转换子电路；所述第五电容的另一端与所述第三电源端连接。

可选的，所述信号产生电路为时序控制器。

另一方面，提供了一种信号提供方法，所述方法应用于如上述方面所述的信号提供电路中，所述方法包括：

信号产生电路产生起始信号；

所述信号产生电路将所述起始信号输出至栅极驱动电路和信号转换电路，所述起始信号用于控制所述栅极驱动电路按照目标刷新频率工作；

第一电源端提供第一电源信号，第二电源端提供第二电源信号，所述信号转换电路响应于所述第一电源信号和所述第二电源信号，将所述起始信号转换为直流参考信号；

所述信号转换电路将所述直流参考信号输出至所述信号产生电路；

所述信号产生电路响应于所述直流参考信号产生时钟信号；

所述信号产生电路将所述时钟信号输出至所述栅极驱动电路，所述时钟信号用于控制所述栅极驱动电路向其所连接的栅线输出栅极驱动信号，且所述时钟信号的目标电平与所述直流参考信号的电位相等，所述目标电平为控制所述栅极驱动电路输出的栅极驱动信号的电位为无效电位的电平。

又一方面，提供了一种显示装置，所述显示装置包括：显示面板，栅极驱动电路，以及如上述方面所述的信号提供电路；

所述信号提供电路与所述栅极驱动电路连接，所述信号提供电路用于向所述栅极驱动电路输出起始信号和时钟信号；

所述栅极驱动电路还与所述显示面板中的多条栅线连接，所述栅极驱动电路用于响应于所述起始信号和所述时钟信号，向所述多条栅线依次输出栅极驱动信号。

综上所述，本公开提供的技术方案带来的有益效果至少可以包括：

本公开实施例提供了一种信号提供电路、信号提供方法及显示装置，其中，该信号提供电路包括信号产生电路和信号转换电路。由于信号转换电路可以基于控制栅极驱动电路刷新频率的起始信号，生成直流参考信号；且由于信号产生电路可以基于该直流参考信号产生时钟信号，来控制栅极驱动电路通过栅线向薄膜晶体管输出栅极驱动信号，因此通过采用信号转换电路灵活生成直流参考信号，可以使得不同刷新频率下，栅极驱动电路向薄膜晶体管输出的栅极驱动信号不同，进而使得薄膜晶体管在不同刷新频率下漏电问题严重程度差异较小，改善了采用不同刷新频率扫描以显示一幅图像时的显示效果。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开实施例提供的一种像素的结构示意图；

图2是本公开实施例提供的一种信号提供电路的结构示意图；

图3是本公开实施例提供的另一种信号提供电路的结构示意图；

图4是本公开实施例提供的又一种信号提供电路的结构示意图；

图5是本公开实施例提供的再一种信号提供电路的结构示意图；

图6是本公开实施例提供的再一种信号提供电路的结构示意图；

图7是本公开实施例提供的一种信号转换电路的结构示意图；

图8是本公开实施例提供的另一种信号转换电路的结构示意图；

图9是本公开实施例提供的一种信号提供方法的流程图；

图10是本公开实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本公开实施例中，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本公开实施例所采用的开关晶体管可以包括p型开关晶体管和n型开关晶体管中的任一种，其中，p型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，n型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本公开各个实施例中的多个信号都对应有第一电位和第二电位。第一电位和第二电位仅代表该信号的电位有2个状态量，不代表全文中第一电位或第二电位具有特定的数值。

图1示出了一种lcd面板中位于同一列且相邻的两个像素的结构示意图。如图1，每个像素p1可以包括：薄膜晶体管m1，与薄膜晶体管m1连接的像素电极vg，公共电极vcom以及位于像素电极vg和公共电极vcom之间的液晶分子。且参考图1，该像素电极vg和公共电极vcom可以等效为一个液晶电容clc，像素电极vg与公共电极vcom的走线之间还可以形成一个存储电容cst。

另，每个薄膜晶体管m1的栅极可以与一条栅线连接，如，图1所示的位于第n-1行第一列的像素p1包括的薄膜晶体管m1的栅极与栅线gn-1连接；位于第n行第一列的像素p1包括的薄膜晶体管m1的栅极与栅线gn连接。位于同一列的每个薄膜晶体管m1的第一极可以与同一条数据线连接，如，图1所示的位于第一列的两个像素p1包括的薄膜晶体管m1的第一极均与数据线d1连接。每个薄膜晶体管m1的第二极可以与像素电极vg连接。

以图1示出的两个像素p1为例：栅极驱动电路可以向栅线gn-1和栅线gn依次输出有效电位的栅极驱动信号。对于每个像素p1而言，当栅极驱动电路向其所连接的栅线输出有效电位的栅极驱动信号时，该像素p1包括的薄膜晶体管m1可以开启，数据线d1可以向该像素p1包括的像素电极vg写入数据信号，从而使得该像素p1包括的液晶分子在像素电极vg和公共电极vcom的压差作用下发生偏转，该像素p1发光。且当栅极驱动电路向某条栅线(如，gn-1)输出无效电位的栅极驱动信号时，与该栅线连接的像素p1可以在其包括的存储电容cst存储的电压作用下保持发光状态。但受参考设置和电压精度等因素影响，该无效电位的栅极驱动信号无法保证与该栅线连接的薄膜晶体管m1处于理想的关断状态，即该薄膜晶体管m1会存在漏电流。进而，导致存储电容cst存储的电压通过未完全关断的薄膜晶体管m1流向数据线d1，即导致存储电容cst向数据线d1漏电，相应的，存储电容cst存储的电荷会发生变化，根据电容公式可知，存储电容cst两端压差会减小，进而导致像素电极和公共电极之间的压差发生变化，液晶分子偏转出现异常，相应的，导致像素p1发光亮度出现异常。

并且，由于在某刷新频率下，一帧扫描时长内向每行像素写入数据信号的时间是一定的，即为每行像素进行充电的时间是一定的，因此可知，刷新频率越小，栅极驱动电路向栅线(如，gn-1)输出无效电位的栅极驱动信号的时长越长。即像素p1在存储电容cst存储的电压作用下发光时长越长。进而，导致漏电时间较长，亮度异常较为明显。若以不同刷新频率扫描以显示一幅图像时，因不同刷新频率下漏电严重程度不同，进而即会导致图像出现闪烁，即显示效果较差。如，以目前较为流行的动态频率刷新技术(即，freesync)支持的显示面板，相邻两帧扫描对应的刷新频率分别为48赫兹(hz)和75hz，显示l255灰阶画面，且亮度规格≤0.3尼特(nit)/hz为例，测试得出：48hz相对于75hz的亮度小1.4尼特(nit)，明显大于亮度规格，无法满足亮度规格标准。

本公开实施例提供了一种信号提供电路，可以基于栅极驱动电路的刷新频率灵活生成不同的时钟信号，使得栅极驱动电路在不同刷新频率下向栅线输出的栅极驱动信号不同，进而使得不同刷新频率下薄膜晶体管的漏电严重程度差异较小，避免漏电程度差异较大而造成图像显示异常的现象。

图2是本公开实施例提供的一种信号提供电路的结构示意图。如图2所示，该信号提供电路可以包括：信号产生电路10和信号转换电路20。

该信号产生电路10可以分别与信号转换电路20和栅极驱动电路01连接。该信号产生电路10可以用于产生起始信号(如，图2示出的stv信号)，并将起始信号分别输出至信号转换电路20和栅极驱动电路01。

其中，该起始信号可以用于控制栅极驱动电路01按照目标刷新频率工作，即该起始信号决定了栅极驱动电路向其所连接的各条栅线依次输出栅极驱动信号的速率。如，该目标刷新频率可以为75hz。

该信号转换电路20还可以分别与第一电源端vdd+和第二电源端vdd-连接。该信号转换电路20可以用于响应于来自第一电源端vdd+的第一电源信号和来自第二电源端vdd-的第二电源信号，将起始信号转换为直流参考信号(如，图2示出的vref信号)，并将直流参考信号输出至信号产生电路10。

示例的，该信号转换电路20可以在第一电源端vdd+输出第一电源信号，且第二电源端vdd-输出第二电源信号时，在第一电源信号和第二电源信号的控制下，将起始信号转换为直流参考信号。

可选的，该第一电源端vdd+和第二电源端vdd-可以为直流电源端，即该第一电源端vdd+和第二电源端vdd-可以持续提供电源信号。且该第一电源信号的电位相对于第二电源信号可以为高电位(即，第一电源信号的电位大于第二电源信号的电位)，如，该第一电源信号的电位可以为1.8伏特(v)或3.3v；该第二电源信号的电位可以为0v、-1.8v或-3.3v。且，该信号转换电路20转换得到的直流参考信号的电位相对于第一电源信号的电位可以为低电位。在本公开实施例中，高电位可以称为有效电位，低电位可以称为无效电位。

该信号产生电路10还可以用于响应于直流参考信号产生时钟信号(如，图2示出的clk信号)，并将时钟信号输出至栅极驱动电路01。

其中，该时钟信号可以用于控制栅极驱动电路01向其所连接的栅线输出栅极驱动信号。且，该时钟信号的目标电平与该直流参考信号的电位可以相等，该目标电平可以为控制该栅极驱动电路输出的栅极驱动信号的电位为无效电位的电平。也即是，假设栅极驱动电路01是在时钟信号为低电平时，向栅线输出无效电位的栅极驱动信号，则该时钟信号的低电平可以与直流参考信号的电位相等。即，生成的直流参考信号的电位可以为低电位。

综上所述，本公开实施例提供了一种信号提供电路，该信号提供电路包括信号产生电路和信号转换电路。由于信号转换电路可以基于控制栅极驱动电路刷新频率的起始信号，生成直流参考信号；且由于信号产生电路可以基于该直流参考信号产生时钟信号，来控制栅极驱动电路通过栅线向薄膜晶体管输出栅极驱动信号，因此通过采用信号转换电路灵活生成直流参考信号，可以使得不同刷新频率下，栅极驱动电路向薄膜晶体管输出的栅极驱动信号不同，进而使得薄膜晶体管在不同刷新频率下漏电问题严重程度差异较小，改善了采用不同刷新频率扫描以显示一幅图像时的显示效果。

可选的，起始信号可以为方波信号。且，本公开下述实施例均以高电位为有效电位，低电位为无效电位为例，对信号提供电路进行赘述：

图3是本公开实施例提供的另一种信号提供电路的结构示意图。如图3所示，该信号转换电路20可以包括：第一转换子电路201和第二转换子电路202。

其中，第一转换子电路201可以分别与信号产生电路10、第一电源端vdd+、第二电源端vdd-和第二转换子电路202连接。该第一转换子电路201可以用于响应于第一电源信号和第二电源信号，将起始信号由方波信号转换为非方波信号，并将非方波信号输出至第二转换子电路202。例如，该第一转换子电路201可以将起始信号由方波信号转换为三角波信号。

该第二转换子电路202还可以与信号产生电路10连接。该第二转换子电路202可以用于将非方波信号转换为直流参考信号，并将直流参考信号输出至信号产生电路10。

可选的，图4是本公开实施例提供的又一种信号提供电路的结构示意图。如图4所示，该第二转换子电路202可以包括：低通滤波器2021。

其中，该低通滤波器2021可以用于对非方波信号进行低通滤波处理得到直流参考信号。即假设该非方波信号为三角波信号，则该低通滤波器2021可以将该三角波信号的峰值滤除，从而得到直流参考信号。

可选的，图5是本公开实施例提供的又一种信号提供电路的结构示意图。如图5，该第二转换子电路202可以包括：低通滤波器2021和信号处理器2022。

其中，该低通滤波器2021可以分别与第一转换子电路201和信号处理器2022连接。该低通滤波器2021可以用于对非方波信号进行低通滤波处理得到备选参考信号，并将备选参考信号输出至信号处理器2022。

该信号处理器2022还可以与信号产生电路10连接。该信号处理器2022可以用于对备选参考信号进行信号处理得到直流参考信号，并将直流参考信号输出至信号产生电路10。

可选的，该信号处理可以包括放大处理和反相处理中的至少一种。通过采用放大器对低通滤波器处理得到的信号进行放大处理，可以保证输出的信号的稳定性。需要说明的是，反相处理的前提是：若低通滤波器2021处理得到的信号不为无效电位时，一般才会对低通滤波器2021处理得到的信号进行反相处理。当然，若高电位为无效电位，则可以将低通滤波器替换为高通滤波器。

以包括放大处理和反相处理为例，图6是本公开实施例提供的又一种信号提供电路的结构示意图。如图6所示，该信号处理器2022可以包括：第一放大器a1和反相器f1。

其中，该第一放大器a1可以分别与低通滤波器2021和反相器f1连接。该第一放大器a1可以用于对备选参考信号进行放大处理得到目标参考信号(如，图6示出的v0信号)，并将目标参考信号输出至反相器f1。

该反相器f1还可以与信号产生电路10连接。该反相器f1可以用于对目标参考信号进行反相处理得到直流参考信号，并将直流参考信号输出至信号产生电路10。其中，该直流参考信号的电位较目标参考信号的电位小。

以不包括信号处理器2022为例，图7示出了本公开实施例提供的一种信号在转换电路的结构示意图；以包括信号处理器2022为例，图8示出了本公开实施例提供的另一种信号在转换电路的结构示意图。

如图7和图8所示，第一转换子电路201和第二转换子电路202还可以与第三电源端连接。可选的，如图7和图8，本公开实施例记载的第三电源端可以为地端gnd，或者，第三电源端和第二电源端可以为同一电源端。

参考图7和图8，低通滤波器2021可以包括：第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第二放大器n1、第一电容c1和第二电容c2。

其中，第一电阻r1的一端可以与第一转换子电路201连接，第一电阻r1的另一端可以与第二电阻r2的一端连接。第二电阻r2的另一端可以与第二放大器n1的正相输入端连接。第三电阻r3的一端可以与第三电源端gnd连接，第三电阻r3的另一端可以与第二放大器n1的负相输入端和第四电阻r4的一端连接。第四电阻r4的另一端可以与第二放大器n1的输出端连接。第一电容c1的一端可以与第一电阻r1的另一端连接，第一电容c1的另一端可以与第二放大器n1的输出端连接。第二电容c2的一端可以与第三电源端gnd连接，第二电容c2的另一端可以与第二电阻r2的另一端连接。

第一转换子电路201可以包括：第三电容c3、第四电容c4、第五电容c5、第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8、第九电阻r9、第十电阻r10、第十一电阻r11、第十二电阻r12、第十三电阻r13、第十四电阻r14、第十五电阻r15、第三放大器n2、第一二极管vd1、第二二极管vd2、第一晶体管t1、第二晶体管t2和稳压管vs。第三电容c3可以为微分电容。

其中，第三电容c3的一端可以与信号产生电路10连接(图中未示出)，第三电容c3的另一端可以与第一二极管vd1的输入端和第五电阻r5的一端连接。第五电阻r5的另一端可以与第三电源端连接。第一二极管vd1的输出端可以与第三放大器n2的负相输入端连接。第六电阻r6的一端可以与第二电源端vdd-连接，第六电阻r6的另一端可以与第七电阻r7的一端和第三放大器n2的负相输入端连接。第七电阻r7的另一端可以与第二晶体管t2的第二极连接。第二晶体管t2的第一极与第三电源端连接。

第八电阻r8的一端可以与第一电源端vdd+连接，第八电阻r8的另一端可以分别与第九电阻r9的一端和第四电容c4的一端连接，且一并连接至第三放大器n2的正相输入端。第九电阻r9的另一端可以与第一晶体管t1的第二极连接。第四电容c4的另一端可以与第三电源端连接。第一晶体管t1的第一极可以与第三电源端连接。第一晶体管t1的栅极可以分别与第十电阻r10的一端和第十一电阻r11的一端连接。第十电阻r10的另一端可以分别与第十二电阻r12的一端和第二二极管vd2的输出端连接，第十一电阻r11的另一端可以与第三电源端连接。第二二极管vd2的输入端可以与第三放大器n2的输出端连接。第十二电阻r12的另一端可以分别与第二晶体管t2的栅极和第十三电阻r13的一端连接。第十三电阻r13的另一端可以与第三电源端连接。第十四电阻r14的一端可以与第一电源端vdd+连接，第十四电阻r14的另一端可以与第二晶体管t2的第二极连接。稳压管vs的输出端可以分别与第二晶体管t2的第二极和第十五电阻r15的一端连接，稳压管vs的输入端可以与第三电源端连接。第十五电阻r15的另一端可以与第五电容c5的一端连接，且一并连接至第二转换子电路202。第五电容c5的另一端可以与第三电源端连接。需要说明的是，图7和图8所示的第一转换子电路201也可以称为单稳态触发器。

可选的，在本公开实施例中，该信号产生电路10可以为时序控制器(timingcontroller，tcon)。

需要说明的是，上述实施例记载的晶体管可以均为n型晶体管，相应的，有效电位相对于无效电位为高电位。当然，各晶体管还可以采用p型晶体管，当该各个晶体管采用p型晶体管时，有效电位相对于无效电位为低电位。

综上所述，本公开实施例提供了一种信号提供电路，该信号提供电路包括信号产生电路和信号转换电路。由于信号转换电路可以基于控制栅极驱动电路刷新频率的起始信号，生成直流参考信号；且由于信号产生电路可以基于该直流参考信号产生时钟信号，来控制栅极驱动电路通过栅线向薄膜晶体管输出栅极驱动信号，因此通过采用信号转换电路灵活生成直流参考信号，可以使得不同刷新频率下，栅极驱动电路向薄膜晶体管输出的栅极驱动信号不同，进而使得薄膜晶体管在不同刷新频率下漏电问题严重程度差异较小，改善了采用不同刷新频率扫描以显示一幅图像时的显示效果。

图9是本公开实施例提供的一种信号提供方法的流程图，该方法可以应用于图2至图6任一所示的信号提供电路中。如图9所示，该方法可以包括：

步骤901、信号产生电路产生起始信号。

步骤902、信号产生电路将起始信号输出至栅极驱动电路和信号转换电路。

其中，该起始信号可以用于控制栅极驱动电路按照目标刷新频率工作。

步骤903、第一电源端提供第一电源信号，第二电源端提供第二电源信号，信号转换电路响应于第一电源信号和第二电源信号，将起始信号转换为直流参考信号。

步骤904、信号转换电路将直流参考信号输出至信号产生电路。

步骤905、信号产生电路响应于直流参考信号产生时钟信号。

步骤906、信号产生电路将时钟信号输出至栅极驱动电路。

其中，该时钟信号可以用于控制栅极驱动电路向其所连接的栅线输出栅极驱动信号。且该时钟信号的目标电平与所述直流参考信号的电位相等，该目标电平可以为控制栅极驱动电路输出的栅极驱动信号的电位为无效电位的电平。

综上所述，本公开实施例提供了一信号提供方法。由于信号转换电路可以基于控制栅极驱动电路刷新频率的起始信号，生成直流参考信号；且由于信号产生电路可以基于该直流参考信号产生时钟信号，来控制栅极驱动电路通过栅线向薄膜晶体管输出栅极驱动信号，因此通过采用信号转换电路灵活生成直流参考信号，可以使得不同刷新频率下，栅极驱动电路向薄膜晶体管输出的栅极驱动信号不同，进而使得薄膜晶体管在不同刷新频率下漏电问题严重程度差异较小，改善了采用不同刷新频率扫描以显示一幅图像时的显示效果。

以图8所示的信号提供电路，起始信号为方波信号，无效电位相对于有效电位为低电位，各晶体管为n型晶体管，第一电源信号相对于第二电源信号为高电位为例，对本公开实施例提供的信号提供电路的驱动原理进行说明：

当信号产生电路10向第一转换子电路201输出起始信号(如图8示出的stv)时，在起始信号的电位为低电平时，第一二极管vd1截止。第二电源端vdd-通过第六电阻r6将低电位的第二电源信号输出至第三放大器n2的反相输入端。即此时，第三放大器n2的负相输入端电位un为低电位。第一电源端vdd+通过第八电阻r8将高电位的第一电源信号输出至第三放大器n2的正相输入端，即此时，第三放大器n2的正相输入端电位up为高电位。因up大于un，故第三放大器n2的输出端输出高电位的信号，第二二极管vd2、第一晶体管t1和第二晶体管t2均导通。第三电源端gnd通过第一晶体管t1对第四电容c4进行放电，并通过第二晶体管t2将低电位输出至第二晶体管t2的第二极。即此时第二晶体管t2的第二极的电位为低电位。至此即产生了一个下降沿。

在起始信号的电位由低电平跳变为高电平时，起始信号经第三电容c3输出至第一二极管vd1，第一二极管vd1导通。起始信号的上升窄脉冲经第一二极管vd1输出至第三放大器n2的反相输入端，即此时，第三放大器n2的反相输入端的电位un为高电位。由于在起始信号的电位为低电平时，第三电源端gnd通过第一晶体管t1对第四电容c4进行放电，因此在起始信号为高电平时，第三放大器n2的正相输入端的电位渐渐变小。当un大于up时，第三放大器n3翻转，输出端输出低电平，第二二极管vd2截至，进而，第一晶体管t1和第二晶体管t2均关断。第一电源端vdd+通过第十四电阻r14向第二晶体管t2的第二极输出高电位的第一电源信号。至此即产生了一个上升沿。因起始信号在低电平和高电平之间不断翻转，因此可以不断产生一个下降沿、一个上升沿、一个下降沿和一个上升沿，从而使得方波信号变换为三角波信号。

另，在第一晶体管t1关断时，第一电源端vdd+可以重新通过第八电阻r8对第四电容c4充电。第三放大器n2的正相输入端的电位再次上升，当第四电容c4被充电至某一电位，使得第三放大器n2的正相输入端的电位up大于等于第三放大器n2的反相输入端的电位un时，第三放大器n2再次翻转并达到稳定状态。其中，各个电阻均为分压电阻，即进行分压。第二晶体管t2的第二极的电位，即产生的初始三角波可以经稳压管vs削减处理，变为较为平缓的波形。最终输出至低通滤波器2021。

低通滤波器2021可以将接收到的被消减的三角波信号的高电平滤除，仅使得其低电平信号通过，从而生成目标参考信号(如图8示出的v0)。该目标参考信号可以再通过第一放大器a1被放大处理后输出至反相器f1，反相器f1可以对该目标参考信号进行反相处理从而得到直流参考信号(如图8所示的vref)。

需要说明的是，在第二晶体管t2的第二极的电位为高电位，第三放大器n2的负相输入端的电位un保持高电平时，第三放大器n2的负相输入端的电位un的电位可以满足下述计算公式：

其中r6为第六电阻r6的阻值，r7为第七电阻r7的阻值，um为第二晶体管t2的第二极的高电位，vdd为第一电源端vdd+提供的第一电源信号的电位。

低通滤波器2021对三角波处理后，输出的信号的电位v0可以满足：

其中，r8为第八电阻r8的阻值，r9为第九电阻r9的阻值，um为第二晶体管t2的第二极的高电位，c4为第四电容c4的电容值，fi为起始信号的电位。

当然，对于图7所示不包括信号处理器2022的信号提供电路，最终输出至信号产生电路10的直流参考信号的计算公式满足上述公式(2)。基于上述描述和公式可知，通过合理的设置各个电阻的阻值和各个电容的容值大小，即可以产生较为合理的直流参考信号。

综上所述，本公开实施例提供了一信号提供方法。由于信号转换电路可以基于控制栅极驱动电路刷新频率的起始信号，生成直流参考信号；且由于信号产生电路可以基于该直流参考信号产生时钟信号，来控制栅极驱动电路通过栅线向薄膜晶体管输出栅极驱动信号，因此通过采用信号转换电路灵活生成直流参考信号，可以使得不同刷新频率下，栅极驱动电路向薄膜晶体管输出的栅极驱动信号不同，进而使得薄膜晶体管在不同刷新频率下漏电问题严重程度差异较小，改善了采用不同刷新频率扫描以显示一幅图像时的显示效果。

可选的，图10是本公开实施例提供的一种显示装置的结构示意图。如图10所示，该显示装置可以包括：显示面板100，栅极驱动电路01，以及如图2至图6任一所示的信号提供电路00。

信号提供电路00可以与栅极驱动电路01连接，信号提供电路00可以用于向栅极驱动电路01输出起始信号和时钟信号(如图10所示的stv和clk)。

另，栅极驱动电路01还可以与显示面板100中的多条栅线(如图10所示的g1至gn)连接，栅极驱动电路01可以用于响应于起始信号和时钟信号，向多条栅线依次输出栅极驱动信号。即，逐行驱动各行像素p1。

除此之外，参考图10，该显示面板100中还可以包括多条数据线(如图10所示的d1至dn)。该显示装置还可以包括：源极驱动电路02，信号提供电路00还可以与源极驱动电路02连接，信号提供电路00还可以产生数据信号，如图10所示的data，并输出至源极驱动电路02。源极驱动电路02可以用于响应于该数据信号，向其所连接的多条数据线输出数据电压。

对于每个像素而言，当栅极驱动电路01向其所连接的栅线输出有效电位的栅极驱动信号时，其所连接的数据线可以向其输出数据电压，像素发光。

可选的，该栅极驱动电路可以为由多个移位寄存器单元级联而成。该显示装置可以为：lcd显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框等任何具有显示功能的产品或部件。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的信号提供电路和显示装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。