时序控制器及其帧间标志的生成方法、显示装置与流程

本申请涉及显示技术领域，具体涉及一种时序控制器及其帧间标志的生成方法、显示装置。

背景技术：

现行高清电视(ud,ultrahighdefinition)及8k的时序控制器(tcon,timingcontroller)大多使用图像传输数字接口标准(vbo,v-by-one)接口。而现行tcon解压出来的vbo信号的时钟大都是74.25mhz，ud是8lanevbo，通常情况下它们会4lane(通道)或2lane组成一channel(路)。如果系统用74.25mhz的时钟作为系统时钟，则存在浪费资源的问题，即每个74.25mhz时钟处理8个像素(pixel)。图1为现有技术中正常画面与异常画面的对比图，图左为正常画面。一般进行时钟域的切换时，现行ip(本申请中所述ip指ip核，intellectualpropertycore)在垂直消隐(v-blank，也称为场消隐)会产生一个标志位信号用于对ip作一些处理，例如对一些寄存器清零等。但在前端信号的时钟信号发生变化时，如果帧间标志产生机制不健全的话，会导致帧间标志位出现异常，错将水平消隐(h-blank，也称行消隐)的de-blank误帧测为vs-blank(场同步消隐)。从而导致ip在接收时钟变化时不能正常工作，出现画面异常，如图1右方所示。

图2为解压后的vbo信号时序图。其中，de(dataenable)信号为有效数据选通信号，也称数据使能信号、有效数据信号，在液晶显示器电路中其表示符号有多种，如dsp、dsptmg、den、de等。de信号是一个高电平有效信号，在de信号的高电平期间所对应的视频数据信号被认为是有效数据信号。从图2可知，当前端的rx时钟(rx_clk)越小时，系统的时钟域的系统时钟(sys_clk)，对应的de信号高电平的计数是不变，相应的低电平计数就会增加。因为vs-blank的侦测机制是通过计数低电平个数来实现的，如果参数设置过小，容易造成误操作；反之如果参数设置过大，导致de信号低电平计数器的数据位宽要相应增加，就会造成硬体资源的上升，从而导致ic(integratedcircuit,集成电路)面积上升，成本就增加。

因此，有必要提供一种tcon帧间标志的生成方法，以克服上述缺陷。

技术实现要素：

本申请目的在于提供一种时序控制器及其帧间标志的生成方法、显示装置，减少帧间标志产生的异常情况。

根据本申请的第一方面，提供一种时序控制器帧间标志的生成方法，包括：s1、根据系统时钟下的第一de信号，生成第二de信号；s2、获取系统时钟下所述第二de信号为低电平时的时钟个数；s3、判断所述时钟个数是否等于一预设的数量阈值，若是，则执行步骤s4，否则返回执行所述步骤s2；s4、将所述时钟个数复位，并控制一消隐计数值自增；s5、判断所述消隐计数值是否等于一预设的消隐阈值，若是则执行步骤s6；否则返回执行所述步骤s4；s6、将帧间标志置位。

根据本申请的第二方面，提供一种时序控制器。包括：信号生成单元，用于根据系统时钟下的第一de信号，生成第二de信号；时钟计数单元，用于获取系统时钟下所述第二de信号为低电平时的时钟个数；时钟个数判断单元，用于判断所述时钟个数是否等于一预设的数量阈值，若是则调用消隐计数值自增单元，否则调用所述时钟计数单元；所述消隐计数值自增单元，用于将所述时钟个数复位，并控制一消隐计数值自增；消隐计数值判断单元，用于判断所述消隐计数值是否等于一预设的消隐阈值，若是则调用标志置位单元；否则调用所述消隐计数单元；所述标志置位单元，用于将帧间标志置位。

根据本申请的第三方面，提供一种显示装置，包括：至少一处理器；以及至少一存储器，用于存储一个或多个计算机可执行指令；其中，当所述可执行指令在被所述处理器执行时，使得本申请实施例中任一项信号校准方法被执行。

与现有技术相比，本申请的积极效果在于：通过提供更具兼容性、扩张性的帧间标志产生机制，减少帧间标志产生的异常情况，提升时序控制器的性能。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有技术中正常画面与异常画面的对比图。

图2为解压后的vbo信号时序图。

图3为本申请时序控制器帧间标志的生成方法的流程图。

图4为本申请时序控制器帧间标志的生成方法一实施例的详细流程图。

图5为本申请时序控制器的结构框图。

图6为本申请实施例提供的显示装置的结构示意图

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。除非另有明确具体的限定。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

请参考图3和图4，图3为本申请时序控制器帧间标志的生成方法的流程图。图4为本申请时序控制器帧间标志的生成方法一实施例的详细流程图。

如图3所示，本申请提供一种时序控制器帧间标志的生成方法，所述方法包括：

s1、根据系统时钟下的第一de信号，生成第二de信号；

s2、获取系统时钟下所述第二de信号为低电平时的时钟个数；

s3、判断所述时钟个数是否等于一预设的数量阈值，若是，则执行步骤s4，否则返回执行所述步骤s2；

s4、将所述时钟个数复位，并控制一消隐计数值自增；

s5、判断所述消隐计数值是否等于一预设的消隐阈值，若是则执行步骤s6；否则返回执行所述步骤s4继续更新所述消隐计数值；

s6、将帧间标志置位。

其中，de(dataenable)信号为有效数据选通信号，也称数据使能信号、有效数据信号，在液晶显示器电路中其表示符号有多种，如dsp、dsptmg、den、de等。de信号是一个高电平有效信号，在de信号的高电平期间所对应的视频数据信号被认为是有效数据信号。

以下根据图4，对上述方法所述s1至s5给出详细解释。其中，对于图4中使用一些代码或伪代码形式进行的流程表述，对于本领域技术人员，完全可以理解其背后的广义内涵，故不可理解为对本申请的限制。

关于步骤s1根据系统时钟下的第一de信号，生成第二de信号。

具体地，所述步骤s1进一步包括：在系统时钟下，若判定所述第一de信号处于下降沿则生成所述第二de信号de_gen，即产生m个时钟的高电平。其中，m代表视频分辨率的水平方向显示像素的个数。以ud(3840*2160)为例，则产生的m为3840。此外，为获得更好的观察效果，可对所述第二de信号de_gen进行相应的拉低操作。

关于步骤s2获取系统时钟下所述第二de信号为低电平时的时钟个数。

具体地，所述步骤s2进一步包括：s21.判断所述第二de信号de_gen是否为低电平，若是则执行步骤s22，否则执行步骤s23；s22、所述第二de信号de_gen为低电平时，控制所述时钟个数de_lcnt自增；s23、第二de信号de_gen不为低电平时，将所述时钟个数de_lcnt复位，并返回执行所述步骤s21的判断过程。

其中，步骤s22中所述自增操作，指使对应的操作数(即所述时钟个数de_lcnt)的值增加1；步骤s23中所述复位操作，指将对应的操作数(即所述时钟个数de_lcnt)赋值为零。

关于步骤s3判断所述时钟个数是否等于一预设的数量阈值，若是，则执行步骤s4，否则返回执行所述步骤s2：

具体地，判断步骤s22获取的所述时钟个数de_lcnt是否等于所述数量阈值de_set，若所述时钟个数de_lcnt等于所述数量阈值de_set，则执行步骤s4，否则返回执行所述步骤s21，继续获取所述时钟个数。所述数量阈值de_set，一般设定其值为m，m表示所述第二de信号为高电平时的时钟个数，即视频分辨率的水平方向显示像素的个数。

关于步骤s4将所述时钟个数复位，并控制一消隐计数值自增。

具体地，所述步骤s4进一步包括：s41、在所述时钟个数de_lcnt等于所述数量阈值de_set时，将所述时钟个数de_lcnt复位；s42、控制所述消隐计数值v_blank_line_cnt自增；s43、判断所述第二de信号de_gen是否为高电平，若所述第二de信号de_gen为高电平，则执行步骤s44；，否则进入所述步骤s5；s44、将所述消隐计数值v_blank_line_cnt复位，并结束。

其中，所述消隐计数值表示所述时钟个数等于所述数量阈值的次数，即所述消隐计数值v_blank_line_cnt代表有多少个(de_lcnt＝＝de_set)，因为一般用4bit进行计数，故其最大值为15。

此外，步骤s41中所述复位操作，指将对应的操作数(即所述时钟个数de_lcnt)赋值为零；步骤s42中所述自增操作，指使对应的操作数(即所述消隐计数值v_blank_line_cnt)的值增加1；步骤s44中所述复位操作，指将对应的操作数(即所述消隐计数值v_blank_line_cnt)赋值为零。

关于步骤s5判断所述消隐计数值是否等于一预设的消隐阈值，若是则将帧间标志置位；否则返回执行所述步骤s4继续更新所述消隐计数值：

所述步骤s5进一步包括：s51、判断所述消隐计数值v_blank_line_cnt是否等于所述消隐阈值v_blank_set，若所述消隐计数值

v_blank_line_cnt等于所述消隐阈值v_blank_set，则执行步骤s6；否则执行步骤s52；s52、将帧间标志vs_flag置为0，并返回执行所述步骤s42。其中，所述消隐阈值v_blank_set的取值范围为10～15。

关于步骤s6、将帧间标志置位：

若所述消隐计数值v_blank_line_cnt等于所述消隐阈值v_blank_set，则将帧间标志vs_flag置为1。

具体原理如下。

根据公式取出对应de_blank_cnt(新生成的水平方向的不显示的时钟个数)：

de_blank_cnt＝((m+n)*(1÷frx))*fold-(m+n)

其中，m代表视频分辨率的水平方向显示像素的个数，n代表其水平方向的不显示的时钟个数。frx代表输入的时钟对应的频率，fold对应系统时钟对应的分辨率。如对ud120hz，若设定v_blank_set为11，de_gen为4400，可求得frx为10hz，即10hz～120hz都可以保证帧间标志vs_flag机制正常工作。实现应用时，由于面板会出现严重闪烁，frx到20hz时都不会有应用。

本申请提出一种高效的时序控制器(tcon)的帧间标志生成方法，使得帧间标志vs_flag的产生具有兼容性，可以保证兼容rx_clk变动时，导致频率降低时，vs_flag也能正常地产生。本申请提出的时序控制器的帧间标志产生机制具备一定的扩张性，可防止在不同时钟效率的情况下出现异常和误操作，使得时序控制器的工作更稳健。

请参阅图5，图5为本申请提供的时序控制器的结构框图。如图5所示，本申请公开一种时序控制器5，包括：信号生成单元51，用于根据系统时钟下的第一de信号，生成第二de信号；时钟计数单元52，用于获取系统时钟下所述第二de信号为低电平时的时钟个数；时钟个数判断单元53，用于判断所述时钟个数是否等于一预设的数量阈值，若是则调用消隐计数值自增单元54，否则调用所述时钟计数单元52，继续获取所述时钟个数；所述消隐计数值自增单元54，用于将所述时钟个数复位，并控制一消隐计数值自增；消隐计数值判断单元55，用于判断所述消隐计数值是否等于一预设的消隐阈值，若是则调用标志置位单元56；否则调用所述消隐计数单元54；所述标志置位单元56，用于将帧间标志置位。

本实施例提出的时序控制器与上述实施例提出的时序控制器帧间标志的生成方法属于同一发明构思，上述各个模块的具体工作流程已在前文中说明，未在本实施例中详尽描述的技术细节均可参见上述实施例，在此不再赘述。并且本实施例具备执行时序控制器帧间标志的生成方法相同的有益效果。

请参阅图6，图6是本申请实施例提供的显示装置的结构示意图。如图6所示，所述显示装置6，包括：至少一处理器61；以及至少一存储器62，用于存储一个或多个计算机可执行指令；其中，当所述可执行指令在被所述处理器执行时，使得本申请实施例中任一项所述时序控制器帧间标志的生成方法被执行。所述存储器62存储有多条指令，所述多条指令适于由所述处理器61加载并执行如下步骤：

s1、根据系统时钟下的第一de信号，生成第二de信号；s2、获取系统时钟下所述第二de信号为低电平时的时钟个数；s3、判断所述时钟个数是否等于一预设的数量阈值，若是，则执行步骤s4，否则返回执行所述步骤s2；s4、将所述时钟个数复位，并控制一消隐计数值自增；s5、判断所述消隐计数值是否等于一预设的消隐阈值，若是则执行步骤s6；否则返回执行所述步骤s4；s6、将帧间标志置位。

图6中以一个处理器61为例；显示装置中的处理器61和存储器62可以通过总线或其他方式连接，图6中以通过总线连接为例。

存储器62作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本申请实施例中的时序控制器的信号校准方法对应的程序指令/模块(例如，如图5所示的各个模块)。处理器61通过运行存储在存储器62中的软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述的时序控制器帧间标志的生成方法。

存储器62主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据显示装置的使用所创建的数据等。

此外，存储器62可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器62可进一步包括相对于处理器61远程设置的存储器，这些远程的存储器可以通过网络连接至显示装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

本实施例提出的显示装置可用于实施一种高效的时序控制器(tcon)的帧间标志生成方法，使得帧间标志vs_flag的产生具有兼容性，可以保证兼容rx_clk变动时，导致频率降低时，vs_flag也能正常地产生。同时，使得时序控制器的帧间标志产生具备一定的扩张性，可防止在不同时钟效率的情况下出现异常和误操作，使得显示装置的工作更稳健。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种时序控制器及其帧间标志的生成方法、显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。