数据驱动电路和显示面板的制作方法

本申请涉及显示技术领域，尤其涉及一种数据驱动电路和显示面板。

背景技术：

随着显示技术的迅速发展，人们对显示面板的分辨率要求越来越高，因此显示面板中的数据线较多，所需要的源驱动器也越多，为减少源驱动器的数量，通常采用分时复用的方式来实现对每列数据线的充电。现有的分时复用数据驱动电路结构如图1所示，包括分时复用信号输入模块10和多个开关模块20，显示面板中数据线分为两组，第一组数据线包括从左至右第1条数据线d1、第3条数据线d3、...、第2n-1条数据线d(2n-1)，第二组数据线包括从左至右第2条数据线d2、第4条数据线d4、...、第2n条数据线d(2n)，为方便表示，图1中仅示出了d1至d4，其中d1至d4对应的开关模块20中依次包括晶体管t1、t2、t3和t4，且t1和t3的栅极连接于q点，t2和t4的栅极连接于p点。分时复用信号输入模块10中第一分时复用输入端11用于向q点输入控制第一组数据线的第一分时复用信号mux1，第二分时复用输入端12用于向p点输入控制第二组数据线的第二分时复用信号mux2，第一分时复用信号mux1和第二分时复用信号mux2交替输入。如图2所示，当第一分时复用信号mux1为高电位时，t1和t3打开，data1和data2给d1和d3输入信号，d1和d3的输出信号分别为data1’和data2’，之后第一分时复用信号mux1为低电位，t1和t3关闭，第二分时复用信号mux2由低电位转为高点位，此时t2和t4打开，data1和data2给d2和d4输入信号，d2和d4的输出信号分别为data1’和data2’。

然而，开关模块20中晶体管多采用nmos晶体管，nmos晶体管的rcloading会造成输出给数据线的数据信号的延迟，如图3和图4所示，使得输出的data1’信号的上升沿的时间较长，进而压缩对应的数据线的充电时间，使得数据线对应的像素充电不足。

因此，现有的显示面板存在像素充电不足的技术问题，需要改进。

技术实现要素：

本申请实施例提供一种数据驱动电路和显示面板，用以缓解现有的显示面板中像素充电不足的技术问题。

本申请提供一种数据驱动电路，包括：

分时复用信号输入模块，包括至少两个分时复用信号输入端，用于交替向不同的控制点输入分时复用信号，每个控制点对应控制一组数据线，每组数据线包括多条数据线；

多个开关模块，每个开关模块的输出端接入一条数据线，同组数据线对应的开关模块的第一输入端均连接于同一控制点，所述开关模块用于在对应的控制点电位和第一数据信号的控制下，向连接的数据线输出第二数据信号；

电位控制模块，对应至少一组数据线设置，且所述电位控制模块的第一输入端与本组数据线对应的第一分时复用信号输入端连接，所述电位控制模块的输出端与本组数据线对应的控制点连接，所述电位控制模块用于在第一驱动阶段，在所述第一分时复用信号输入端输入的第一分时复用信号的控制下，将对应控制点的电位拉高至第一高电位，在第二驱动阶段，在所述第一分时复用信号和所述第一数据信号的控制下，将对应控制点的电位由所述第一高电位拉高至第二高电位。

在本申请的数据驱动电路中，所述电位控制模块的第二输入端与下组数据线对应的第二分时复用信号输入端连接，所述电位控制模块还用于，在第三驱动阶段，在所述第一分时复用信号和所述第二分时复用信号输入端输入的第二分时复用信号的控制下，将所述控制点的电位拉低。

在本申请的数据驱动电路中，所述开关模块包括第一晶体管，所述第一晶体管的栅极与本组数据线对应的第一分时复用信号输入端连接于控制点，所述第一晶体管的第一电极接入第一数据信号，所述第一晶体管的第二电极与数据线连接。

在本申请的数据驱动电路中，所述电位控制模块包括第二晶体管和第三晶体管，所述第二晶体管的栅极和第一电极、以及第三晶体管的第一电极均接入所述第一分时复用信号，所述第二晶体管的第二电极和所述第三晶体管的第二电极均与所述第一晶体管的栅极连接于控制点，所述第三晶体管的栅极接入所述第二分时复用信号。

在本申请的数据驱动电路中，所述第一晶体管为nmos晶体管。

在本申请的数据驱动电路中，各组数据线包括的数据线数量相等。

在本申请的数据驱动电路中，每组数据线包括多条间隔设置的数据线，且各数据线之间间隔的数据线数量相等。

在本申请的数据驱动电路中，各组数据线中第i条数据线对应的开关模块的第二输入端均接入相同的第一数据信号。

在本申请的数据驱动电路中，各组数据线的开关模块和分时复用信号输出端之间均设置有电位控制模块。

本申请还提供一种显示面板，包括多列数据线和数据驱动电路，所述数据驱动电路为上述任一项所述的数据驱动电路。

有益效果：本申请提供一种数据驱动电路和显示面板，数据驱动电路包括分时复用信号输入模块、多个开关模块和电位控制模块；分时复用信号输入模块包括至少两个分时复用信号输入端，用于交替向不同的控制点输入分时复用信号，每个控制点对应控制一组数据线，每组数据线包括多条数据线；每个开关模块的输出端接入一条数据线，同组数据线对应的开关模块的第一输入端均连接于同一控制点，所述开关模块用于在对应的控制点电位和第一数据信号的控制下，向连接的数据线输出第二数据信号；电位控制模块对应至少一组数据线设置，且所述电位控制模块的第一输入端与本组数据线对应的第一分时复用信号输入端连接，所述电位控制模块的输出端与本组数据线对应的控制点连接，所述电位控制模块用于在第一驱动阶段，在所述第一分时复用信号输入端输入的第一分时复用信号的控制下，将对应控制点的电位拉高至第一高电位，在第二驱动阶段，在所述第一分时复用信号和所述第一数据信号的控制下，将对应控制点的电位由所述第一高电位拉高至第二高电位。本申请通过在分时复用信号输入模块和开关模块之间设置电位控制模块，对控制点的电位进行两次拉高，可以使得开关模块打开更加充分，输入给数据线的第二数据信号上升沿时间缩短，数据线对应像素充电率得到提升。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有技术中数据驱动电路的结构示意图。

图2为现有技术的数据驱动电路中各信号的时序图。

图3为现有技术的数据驱动电路中各信号的仿真图。

图4为图3中data1’信号的放大示意图。

图5为本申请实施例提供的数据驱动电路的结构示意图。

图6为本申请实施例提供的数据驱动电路中各信号的时序图。

图7为本申请实施例提供的数据驱动电路中各信号的仿真图。

图8为图7中data1’信号的放大示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

本申请实施例提供一种显示面板，用以缓解现有的显示面板中像素充电不足的技术问题。

如图5所示，本申请提供一种数据驱动电路，包括分时复用信号输入模块100、多个开关模块200和电位控制模块300；

分时复用信号输入模块100包括至少两个分时复用信号输入端，用于交替向不同的控制点输入分时复用信号，每个控制点对应控制一组数据线，每组数据线包括多条数据线；

每个开关模块200的输出端接入一条数据线，同组数据线对应的开关模块的第一输入端均连接于同一控制点，开关模块200用于在对应的控制点电位和第一数据信号的控制下，向连接的数据线输出第二数据信号；

电位控制模块300对应至少一组数据线设置，且电位控制模块300的第一输入端与本组数据线对应的第一分时复用信号输入端连接，电位控制模块300的输出端与本组数据线对应的控制点连接，电位控制模块300用于在第一驱动阶段，在第一分时复用信号输入端输入的第一分时复用信号的控制下，将对应控制点的电位拉高至第一高电位，在第二驱动阶段，在第一分时复用信号和第一数据信号的控制下，将对应控制点的电位由第一高电位拉高至第二高电位。

在显示面板中包括多列子像素，每列子像素连接一条数据线，通过数据线写入的数据信号进行驱动发光。为减少驱动芯片的数量，通常采用分时复用的方式，将显示面板中数据线分为至少两组，每组数据线包括多条数据线，且各组数据线包括的数据线数量相等，每组数据线由对应的分时复用信号控制写入数据信号的时间，各组数据线中第i条数据线均由一个驱动芯片控制输入数据信号。

在图5中，以分时复用信号输入模块100包括两个分时复用信号输入端，且电位控制模块300对应两组数据线设置为例，对各模块的工作原理进行说明。

显示面板中每组数据线中均包括多条数据线，每组数据线包括多条间隔设置的数据线，且各数据线之间间隔的数据线数量相等，当显示面板中所有数据线包括两组数据线时，第一组数据线包括从左至右第1条数据线d1、第3条数据线d3、...、第2n-1条数据线d(2n-1)，第二组数据线包括从左至右第2条数据线d2、第4条数据线d4、...、第2n条数据线d(2n)，为方便表示，图3中仅示出了d1至d4。

分时复用信号输入模块100包括第一分时复用信号输入端101和第二分时复用信号输入端102，第一分时复用信号输入端101用于向第一组数据线对应的控制点输入第一分时复用信号mux1，第二分时复用信号输入端102用于向第二组数据线对应的控制点输入第二分时复用信号mux2，第一分时复用信号mux1用于控制第一组数据线中数据信号的输出，第二分时复用信号mux2用于控制第二组数据线中数据信号的输出，分时复用信号输入模块100通过控制第一分时复用信号mux1和第二分时复用信号mux2交替输入至不同的控制点，进而控制第一组数据线中各条数据线和第一组数据线中各条数据线交替向对应列的子像素中写入数据信号。

每个开关模块200的输出端接入一条数据线，同组数据线对应的开关模块200的第一输入端均连接于同一控制点，开关模块200用于在对应的控制点电位和第一数据信号的控制下，向对应的数据线输入第二数据信号。在图5中，第一组数据线对应的开关模块200的第一输入端均连接于q点，第二组数据线对应的开关模块200的第一输入端均连接于p点，其中，q点为第一组数据线对应的控制点，p点为第二组数据线对应的控制点。

第一组数据线对应的开关模块200用于在q点电位和第一输入数据信号data1的控制下，向对应的数据线d1、d3、...、d(2n-1)写入第一输出数据信号data1’，第二组数据线对应的开关模块200用于在p点电位和第二输入数据信号data2的控制下，向对应的数据线d2、d4、...、d(2n)写入第二输出数据信号data2’，其中，第一输入数据信号data1为第一组数据线对应的第一数据信号，第一输出数据信号data1’为第一组数据线对应的第二数据信号，第二输入数据信号data2为第二组数据线对应的第一数据信号，第二输出数据信号data2’为第二组数据线对应的第二数据信号。

各组数据线中第i条数据线对应的开关模块200的第二输入端均接入相同的第一数据信号。在图5中，d1和d2分别为第一组数据线中第1条数据线和第二组数据线中第1条数据线，两者对应的开关模块200的第二输入端均接入第一输入数据信号data1，d3和d4分别为第一组数据线中第2条数据线和第二组数据线中第2条数据线，两者对应的开关模块200的第二输入端均接入第二输入数据信号data2。

电位控制模块300对应至少一组数据线设置，即可仅在一组数据线对应的分时复用信号输入端和开关模块200之间设置一个电位控制模块300，也可以在每组数据线对应的分时复用信号输入端和开关模块200之间均设置一个电位控制模块300。本实施例中第一组数据线对应的第一分时复用信号输入端101和开关模块100之间设置有一个电位控制模块300，第二组数据线对应的第二分时复用信号输入端102和开关模块100之间也设置有一个电位控制模块300。

此外，电位控制模块300的第二输入端与下组数据线对应的第二分时复用信号输入端102连接，电位控制模块300还用于，在第三驱动阶段，在第一分时复用信号mux1和第二分时复用信号输入端102输入的第二分时复用信号mux2的控制下，将控制点的电位拉低。

以第一组数据线对应的电位控制模块300为例，该电位控制模块300的输出端与第一组数据线对应控制点连接，也即与q点连接，电位控制模块300的第一输入端与对应的第一分时复用信号输入端101连接，电位控制模块300的第二输入端与下组数据线对应的第二分时复用信号输入端102连接，该电位控制模块300用于在第一驱动阶段，在第一分时复用信号输入端101输入的第一分时复用信号mux1的控制下，将q点的电位拉高至第一高电位，在第二驱动阶段，在第一分时复用信号mux1和第一数据信号data1的控制下，将q点的电位由第一高电位拉高至第二高电位，在第三驱动阶段，在第一分时复用信号mux1和第二分时复用信号输入端102输入的第二分时复用信号mux2的控制下，将q点的电位拉低。同样地，第二组数据线对应的电位控制模块300工作原理也相同，在此不再赘述。

在本实施例中，第一分时复用信号mux1和第二分时复用信号mux2交替输入，因此第一组数据线和第二组数据线也交替写入第二数据信号，当第一组数据线为本组数据线时，第二组数据线为下组数据线，当第二组数据线为本组数据线时，第一组数据线为下组数据线。依次类推，当数据线组数多于两组时，以当前分时复用信号工作阶段结束后，下一时刻输入的分时复用信号所对应的数据线为下组数据线。

需要说明的是，第一组数据线对应的电位控制模块300和第二组数据线对应的电位控制模块300工作时间不重叠，两者的工作时间交替进行。

具体地，开关模块200包括第一晶体管，第一晶体管的栅极与本组数据线对应的分时复用信号输入端连接于控制点，第一晶体管的第一电极接入第一数据信号，第一晶体管的第二电极与数据线连接。电位控制模块300包括第二晶体管和第三晶体管，第二晶体管的栅极和第一电极、以及第三晶体管的第一电极均接入第一分时复用信号，第二晶体管的第二电极和第三晶体管的第二电极均与第一晶体管的栅极连接于控制点，第三晶体管的栅极接入其他组数据线对应的第二分时复用信号。

在一种实施例中，第一晶体管为nmos晶体管，nmos工艺相较于cmos工艺要少2张到3张光罩，因此制造工艺简单，在高分辨率的显示面板中广泛应用。

如图5所示，数据驱动电路中包括晶体管t1、t2、t3、t4、t-mux1、t-mux1’、t-mux2、t-mux2’，其中t1和t3为第一组数据线对应的开关模块200中的第一晶体管，t2和t4为第二组数据线对应的开关模块200中的第一晶体管，t-mux1和t-mux1’分别为第一组数据线对应的电位控制模块300中的第二晶体管和第三晶体管，t-mux2和t-mux2’分别为第二组数据线对应的电位控制模块300中的第二晶体管和第三晶体管。

如图6所示，为数据驱动电路中各信号的时序图，此外，gate1和gate2分别为显示面板中第一行子像素和第二行子像素对应的像素驱动电路中栅极驱动信号，分别控制第一行子像素和第二行子像素的打开。

当gate1为高电位时，第一行子像素被打开，第一分时复用信号mux1和第二分时复用信号mux2交替打开，控制第一组数据线和第二组数据线交替向第一行子像素写入数据信号，当gate2为高电位时，第二行子像素被打开，第一分时复用信号mux1和第二分时复用信号mux2交替打开，控制第一组数据线和第二组数据线交替向第二行子像素写入数据信号，每行子像素对应的写入阶段均包括第一阶段t1、第二阶段t2、第三阶段t3和第四阶段t4，其中gate1为高电位时的第一阶段t1、第二阶段t2和第三阶段t3分别为第一组数据线对应的第一驱动阶段、第二驱动阶段和第三驱动阶段，gate1为高电位时的第三阶段t3、第四阶段t4为第二组数据线对应的第一驱动阶段和第二驱动阶段，gate2为高电位时的第一阶段t1为第二组数据线对应的第三驱动阶段。

在第一阶段t1，第一分时复用信号mux1为高电位，第二分时复用信号mux2为低电位，t-mux1打开，t-mux1’关断，第一分时复用信号mux1的高电位输入至晶体管t1和t3的栅极，将q点的电位拉高至第一高电位。

在第二阶段t2，第一分时复用信号mux1和第二分时复用信号mux2均为低电位，由于分时复用控制模块300中t-mux1和t-mux1’的存在，这些晶体管与t1的栅极的正对电容较大，因此这个电容会保持t1和t3的栅极电位为第一高电位，即q点保持第一高电位，同时，第一输入数据信号data1为高电位，基于悬浮电容的自举效应，可以将t1和t3的栅极电位拉高至第二高电位，即q点由第一高电位被拉高至第二高电位。此时，t1和t3充分打开，第一输入数据信号data1数值为5v，第二输入数据信号data2数值为-5v，第一输入数据信号data1和第二输入数据信号data2输入至t1和t3后，可以全摆幅输出对应的第一输出数据信号data1’和第二输出数据信号data2’，即第一输出数据信号data1’数值也为5v，第二输出数据信号data2’数值也为-5v，且二者的上升沿时间也较短，因此第一行子像素中第一组数据线对应的各子像素充电时间充足，充电率得到提升。

在第三阶段t3，第一分时复用信号mux1为低电位，第二分时复用信号mux2为高电位，t-mux2打开，t-mux2’关断，第二分时复用信号mux2的高电位输入至晶体管t2和t4的栅极，将p点的电位拉高至第一高电位。

在第四阶段t4，第一分时复用信号mux1和第二分时复用信号mux2均为低电位，由于分时复用控制模块300中t-mux2和t-mux2’的存在，这些晶体管与t2的栅极的正对电容较大，因此这个电容会保持t2和t4的栅极电位为第一高电位，即p点保持第一高电位，同时，第二输入数据信号data2为高电位，基于悬浮电容的自举效应，可以将t2和t4的栅极电位拉高至第二高电位，即p点由第一高电位被拉高至第二高电位。此时，t2和t4充分打开，第一输入数据信号data1数值为-5v，第二输入数据信号data2数值为5v，第一输入数据信号data1和第二输入数据信号data2输入至t2和t4后，可以全摆幅输出对应的第一输出数据信号data1’和第二输出数据信号data2’，即第一输出数据信号data1’数值也为-5v，第二输出数据信号data2’数值也为5v，且二者的上升沿时间也较短，因此第一行子像素中第二组数据线对应的各子像素充电时间充足，充电率得到提升。

如图3和图4所示，在现有技术中，data1’的上升沿时间是1.3us，最高充电电压是4.9v，而data1输入的初始电压是5v，即data1输入至t1后，输出波形产生了延迟，会造成对应子像素的充电时间不足。如图7和图8所示，在本申请中，q和p点在data1和data2输入时被拉高了很多，data1’的输出波形上升沿由1.3us下降到0.9us，data1’的最高电压也升高至5v，即本申请通过在分时复用信号输入模块100和开关模块200之间设置至少一个电位控制模块300，对控制点的电位进行两次拉高，使得开关模块200打开更加充分，从而增大了开关模块200的开态电流ion，输入给数据线的第二数据信号上升沿时间缩短，数据线对应像素充电率得到提升，且此设计对显示面板的边框尺寸几乎没有影响，因此结构简单，提升充电率效果明显。

此外，需要说明的是，本申请实施例中以包括两个分时复用信号的数据驱动电路为例进行说明，但本申请不以此为限，在包括三个或更多分时复用信号的数据驱动电路中也可设置分时复用控制模块，其工作原理对任意一种包括分时复用信号的数据驱动电路均适用。

本申请还提供一种显示面板，包括多列数据线和数据驱动电路，所述数据驱动电路为上述任一项所述的数据驱动电路。本申请的显示面板可以是液晶显示面板或oled显示面板，通过在数据驱动电路中分时复用信号输入模块和开关模块之间设置电位控制模块，对控制点的电位进行两次拉高，使得开关模块打开更加充分，输入给数据线的第二数据信号上升沿时间缩短，数据线对应像素充电率得到提升。

根据以上实施例可知：

本申请提供一种数据驱动电路和显示面板，数据驱动电路包括分时复用信号输入模块、多个开关模块和电位控制模块；分时复用信号输入模块包括至少两个分时复用信号输入端，用于交替向不同的控制点输入分时复用信号，每个控制点对应控制一组数据线，每组数据线包括多条数据线；每个开关模块的输出端接入一条数据线，同组数据线对应的开关模块的第一输入端均连接于同一控制点，所述开关模块用于在对应的控制点电位和第一数据信号的控制下，向连接的数据线输出第二数据信号；电位控制模块对应至少一组数据线设置，且所述电位控制模块的第一输入端与本组数据线对应的第一分时复用信号输入端连接，所述电位控制模块的输出端与本组数据线对应的控制点连接，所述电位控制模块用于在第一驱动阶段，在所述第一分时复用信号输入端输入的第一分时复用信号的控制下，将对应控制点的电位拉高至第一高电位，在第二驱动阶段，在所述第一分时复用信号和所述第一数据信号的控制下，将对应控制点的电位由所述第一高电位拉高至第二高电位。本申请通过在分时复用信号输入模块和开关模块之间设置电位控制模块，对控制点的电位进行两次拉高，使得开关模块打开更加充分，输入给数据线的第二数据信号上升沿时间缩短，数据线对应像素充电率得到提升。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种数据驱动电路和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。