显示装置的制作方法

显示装置
[0001]
相关申请的交叉引用
[0002]
本申请要求于2019年7月29日提交到韩国知识产权局的第10-2019-0092035号韩国专利申请的优先权及权益，该韩国专利申请的全部内容通过引用并入本文。
技术领域
[0003]
一个或多个实施方式涉及显示装置。


背景技术：

[0004]
随着用于视觉表达不同的电信号信息的显示领域的快速发展，已经推行了具有诸如轻量、薄且低功耗的优异特性的各种显示装置。显示装置可包括排列在显示区域中的多个像素和排列在显示区域周围的对像素进行驱动的驱动电路。


技术实现要素：

[0005]
一个或多个实施方式包括可减小死区并且增加显示区域的面积的显示装置。
[0006]
然而，本公开的实施方式的各方面和特征不限于以上方面和特征，并且本领域普通技术人员将从本公开的描述中清楚地理解本文中未提及的其它方面和特征。
[0007]
实施方式的附加的方面和特征将在下面的描述中部分地阐述，并且部分地将通过本描述而显而易见，或者可通过本公开的实施方式的实践而习得。
[0008]
根据一个或多个实施方式，显示装置可包括多个像素、第一驱动电路、第二驱动电路和第三驱动电路，其中，多个像素排列在具有非四边形形状的显示区域中，第一驱动电路包括多个第一子驱动电路，多个第一子驱动电路中的每个将第一信号输出到多个像素，第二驱动电路包括多个第二子驱动电路，多个第二子驱动电路中的每个将第二信号输出到多个像素，并且第三驱动电路包括多个第三子驱动电路，多个第三子驱动电路中的每个将第三信号输出到多个像素。显示区域外部的外围区域可包括第一外围区域和第二外围区域，第一外围区域和第二外围区域相对于显示区域彼此对称，显示区域在第一外围区域和第二外围区域之间。多个第一子驱动电路和多个第二子驱动电路可在第一外围区域中交替地以线排列。多个第三子驱动电路可在第二外围区域中以线排列。排列有多个第一子驱动电路中的一个的区域的尺寸和排列有多个第二子驱动电路中的一个的区域的尺寸之和可等于排列有多个第三子驱动电路中的一个的区域的尺寸。
[0009]
多个像素中的每个可包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管中的每个包括硅半导体，并且第三薄膜晶体管包括氧化物半导体。
[0010]
多个第一子驱动电路可连接到第一信号线，第一信号线连接到第一薄膜晶体管的栅电极并且在第一方向上延伸。多个第二子驱动电路可连接到第二信号线，第二信号线连接到第二薄膜晶体管的栅电极并且在第一方向上延伸。多个第三子驱动电路可连接到第三信号线，第三信号线连接到第三薄膜晶体管的栅电极并且在第一方向上延伸。
[0011]
多个像素中的每个可连接到第四信号线，第四信号线在与第一方向相交的第二方向上延伸。显示装置还可包括第四驱动电路和第五驱动电路，其中，第四驱动电路包括将第四信号输出到第四信号线的一个端部的多个第四子驱动电路，并且第五驱动电路包括将第五信号输出到第四信号线的另一端部的多个第五子驱动电路。多个第四子驱动电路和多个第五子驱动电路可分布在第一外围区域和第二外围区域中。
[0012]
多个第四子驱动电路和多个第五子驱动电路可分布在多个第一子驱动电路、多个第二子驱动电路和多个第三子驱动电路之间。
[0013]
多个第四子驱动电路和多个第五子驱动电路可排列在多对第一子驱动电路和第二子驱动电路之间。
[0014]
显示装置还可包括多个输出线，其中，多个输出线排列在外围区域中并且将第一信号线至第四信号线连接到多个第一子驱动电路至多个第五子驱动电路。
[0015]
多个输出线中的每个可包括在朝向显示区域的中心的方向上延伸的部分。
[0016]
外围区域可具有与显示区域的边缘的形状对应的形状。
[0017]
外围区域可包括具有与显示区域的边缘的形状对应的形状的区域以及具有与显示区域的边缘的形状不同的形状的区域。
[0018]
外围区域的具有与显示区域的边缘的形状不同的形状的区域的宽度可小于外围区域的具有与显示区域的边缘的形状对应的形状的区域的宽度。
[0019]
根据一个或多个实施方式，显示装置可包括多个信号线，其中，多个信号线在第一方向上延伸并且排列在具有非四边形形状的显示区域中。多个驱动电路可排列在显示区域外部的外围区域中并且将信号输出到多个信号线。多个输出线可排列在外围区域中并且将多个驱动电路连接到多个信号线。包括在多个驱动电路中的每个中的多个子驱动电路可在外围区域中以线排列。多个输出线中的每个可包括在朝向显示区域的中心的方向上延伸的部分。
[0020]
多个信号线可包括多个第一信号线、多个第二信号线和多个第三信号线。多个子驱动电路可包括将第一信号输出到多个第一信号线的多个第一子驱动电路、将第二信号输出到多个第二信号线的多个第二子驱动电路以及将第三信号输出到多个第三信号线的多个第三子驱动电路。外围区域可包括第一外围区域和第二外围区域，第一外围区域和第二外围区域相对于显示区域彼此对称，显示区域在第一外围区域和第二外围区域之间。多个第一子驱动电路和多个第二子驱动电路可在第一外围区域中交替地以线排列。多个第三子驱动电路可在第二外围区域中以线排列。排列有多个第一子驱动电路中的一个的区域的尺寸和排列有多个第二子驱动电路中的一个的区域的尺寸之和可等于排列有多个第三子驱动电路中的一个的区域的尺寸。
[0021]
多个信号线还可包括在与第一方向相交的第二方向上延伸并且排列在显示区域中的多个第四信号线。多个子驱动电路还可包括将第四信号输出到第四信号线的端部的多个第四子驱动电路以及将第五信号输出到第四信号线的另一端部的多个第五子驱动电路。多个第四子驱动电路和多个第五子驱动电路可分布在第一外围区域和第二外围区域中。
[0022]
多个第四子驱动电路和多个第五子驱动电路可分布在多个第一子驱动电路、多个第二子驱动电路和多个第三子驱动电路之间。
[0023]
多个第四子驱动电路和多个第五子驱动电路可排列在多对第一子驱动电路和第
二子驱动电路之间。
[0024]
外围区域可具有与显示区域的边缘的形状对应的形状。
[0025]
外围区域可包括具有与显示区域的边缘的形状对应的形状的区域以及具有与显示区域的边缘的形状不同的形状的区域。
[0026]
外围区域的具有与显示区域的边缘的形状不同的形状的区域的宽度可小于外围区域的具有与显示区域的边缘的形状对应的形状的区域的宽度。
[0027]
显示区域中可排列有与多个信号线连接的多个像素。多个像素中的每个可包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管中的每个包括硅半导体，并且第三薄膜晶体管包括氧化物半导体。
附图说明
[0028]
附图与说明书一起示出了本公开的主题的实施方式，并且与描述一起用于解释本公开的主题的实施方式的原理，其中
[0029]
图1是实施方式的显示装置的配置视图；
[0030]
图2是图1中所示的显示装置的显示面板的视图；
[0031]
图3是根据实施方式的像素的等效电路图；
[0032]
图4a和图4b是根据实施方式的显示装置的一部分的剖面视图；
[0033]
图5是根据实施方式的第一扫描驱动电路和发射控制电路的视图；
[0034]
图6是根据实施方式的第二扫描驱动电路的视图；
[0035]
图7是图2的区a1的实例的平面视图；
[0036]
图8是图2的区a2的实例的平面视图；
[0037]
图9是示出根据实施方式的驱动电路的尺寸的视图；
[0038]
图10是根据另一实施方式的显示装置的配置视图；
[0039]
图11是图10中所示的显示装置的显示面板的视图；
[0040]
图12a和图12b是根据实施方式的数据分配电路的视图；
[0041]
图13是根据实施方式的测试电路的视图；
[0042]
图14至图17分别是图11的区b1至区b4的实例的平面视图；
[0043]
图18是根据实施方式的输出线的排列的视图；
[0044]
图19是根据实施方式的输出线的排列的示例性视图；以及
[0045]
图20至图22是根据另一实施方式的显示装置的显示面板的视图。
具体实施方式
[0046]
现在将更加详细地参照实施方式，而实施方式的实例在附图中示出，其中相似的附图标记始终指示相似的元件。就这一点言，本实施方式可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。相应地，下面仅通过参照附图对实施方式进行描述以解释本描述的各方面。如本文中所使用的，术语“和/或者”包括相关所列项目中的一个或者多个的任何和所有组合。在整个公开内容中，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b这两者、a和c这两者、b和c这两者、a、b和c的全部或者其变体。
[0047]
将理解，虽然术语“第一”、“第二”等可在本文中用于描述各种部件，但是这些部件
不应受这些术语的限制。这些部件仅用于将一个部件与另一部件区分开。
[0048]
除非上下文中明确指示，否则如本文中所使用的单数形式“一”、“一个”和“该”也旨在包括复数形式。
[0049]
将进一步理解，本文中所使用的术语“包括”、“包括有”、“包含”和“包含有”具体说明所陈述特征或部件的存在，但不排除一个或多个其它特征或部件的存在或添加。
[0050]
将理解，当层、区或部件被称为在另一层、区或部件“上”时，其可直接或间接地在另一层、区或部件上。例如，可存在中间层、区或部件。
[0051]
如本文中所使用的，术语“使用”可被考虑为与术语“利用”同义。
[0052]
为了解释的便利，附图中的元件的尺寸可被夸大。换言之，由于附图中的部件的尺寸和厚度为了解释的便利而被任意地示出，因此下面的实施方式不限于此。
[0053]
在本说明书中，“a和/或b”意味着a或b、或者a和b。在本说明书中，“a和b中的至少一个”意味着a或b、或者a和b。
[0054]
如本文中所使用的，布线“在第一方向或第二方向上延伸”旨在意味着布线不仅可以直线延伸，而且可在第一方向或第二方向上以锯齿或曲线延伸。
[0055]
如本文中所使用的，术语“在平面视图中”意味着“从上方观察物体”，而术语“在剖面视图中”意味着“从侧面观察物体的垂直剖面”。如本文所使用的，“重叠”包括“在平面视图中重叠”和“在剖面视图中重叠”。
[0056]
在下文中，参照附图更详细描述本公开的实施方式。在附图中，相似的附图标记被赋予相似或对应的元件。
[0057]
图1是实施方式的显示装置10的配置视图。图2是图1中所示的显示装置10的显示面板110的视图。
[0058]
参照图1和图2，根据实施方式，显示装置10可包括显示面板110，并且显示面板110可包括衬底100。衬底100可包括显示区域da和在显示区域da外部的作为非显示区域的外围区域pa。
[0059]
衬底100可具有非四边形的形状。非四边形的形状可为例如圆形、椭圆形、其一部分为圆形的多边形、或四边形以外的多边形。
[0060]
显示区域da可具有与衬底100的形状对应的形状。图2示出了衬底100具有圆形形状并且显示区域da具有与衬底100的形状对应的圆形形状的实例，但是本公开不限于此。显示区域da可划分为围绕显示区域da的中心o的四个区域。显示区域da可包括在左上方的第一显示区域da1、在左下方的第二显示区域da2、在右上方的第三显示区域da3和在右下方的第四显示区域da4。外围区域pa可围绕显示区域da并且具有与显示区域da的边缘的形状对应的形状。外围区域pa可包括第一外围区域pa1、第二外围区域pa2和第三外围区域pa3和第四外围区域pa4，其中，第一外围区域pa1为第一显示区域da1的边缘的外围，第二外围区域pa2为第二显示区域da2的边缘的外围，第三外围区域为第三显示区域da3的边缘的外围，并且第四外围区域pa4为第四显示区域da4的边缘的外围。在显示区域da介入其间的情况下，第一外围区域pa1和第二外围区域pa2可分别与第三外围区域pa3和第四外围区域pa4对称。第一外围区域pa1和第三外围区域pa3可最小化或减小死区，并且第二外围区域pa2和第四外围区域pa4可最小化或减小死区。
[0061]
多个像素px和信号线可位于显示区域da中，并且信号线可将电信号施加到多个像
素px。多个像素px可包括第一像素px1、第二像素px2和第三像素px3，第一像素px1发射第一颜色的光，第二像素px2发射第二颜色的光，并且第三像素px3发射第三颜色的光。如图2中所示，包括第一像素px1、第二像素px2和第三像素px3的单位像素up可在显示区域da中在第一方向d1和第二方向d2上重复地排列。多个单位像素up可排列为对应于显示区域da的形状。例如，沿着显示区域da的边缘排列的多个单位像素up的行排列和列排列可生成阶梯差。
[0062]
多个信号线可包括多个数据线dl、多个第一扫描线sl1、多个第二扫描线sl2、多个第三扫描线sl3、多个第四扫描线sl4和多个发射控制线el，并且多个信号线可将电信号施加到多个像素px中的每个。多个数据线dl可各自在第一方向d1上延伸。多个第一扫描线sl1至第四扫描线sl4和多个发射控制线el可各自在第二方向d2上延伸。
[0063]
多个像素px中的每个可连接到多个第一扫描线sl1之中对应的第一扫描线sl1、多个第二扫描线sl2之中对应的第二扫描线sl2、多个第三扫描线sl3之中对应的第三扫描线sl3、多个第四扫描线sl4之中对应的第四扫描线sl4、多个发射控制线el之中对应的发射控制线el和多个数据线dl之中对应的数据线dl。
[0064]
外围区域pa可为未排列有像素px并且可定位有驱动电路的区域，驱动电路供给用于驱动像素px的信号。驱动电路可包括第一扫描驱动电路120、第二扫描驱动电路130、发射控制电路140和数据驱动电路150。第一扫描驱动电路120可连接到第一扫描线sl1和第二扫描线sl2，并且可将第一扫描信号gp1(参见图3)输出到第一扫描线sl1并且将第二扫描信号gp2(参见图3)输出到第二扫描线sl2。第二扫描驱动电路130可连接到第三扫描线sl3和第四扫描线sl4，并且可将第三扫描信号gn1(参见图3)输出到第三扫描线sl3并且将第四扫描信号gn2(参见图3)输出到第四扫描线sl4。发射控制电路140可连接到发射控制线el，并且可将发射控制信号em(参见图3)输出到发射控制线el。数据驱动电路150可连接到数据线dl，并且可将数据信号data(参见图3)输出到数据线dl。
[0065]
第一扫描驱动电路120、第二扫描驱动电路130和发射控制电路140可沿着显示区域da的边缘(例如，显示区域da的外围)排列在外围区域pa中。例如，第一扫描驱动电路120和发射控制电路140可排列在第一外围区域pa1和第二外围区域pa2中。包括在第一扫描驱动电路120中的多个子驱动电路sc和包括在发射控制电路140中的多个子驱动电路sc可以线排列在第一外围区域pa1和第二外围区域pa2中。第二扫描驱动电路130可排列在第三外围区域pa3和第四外围区域pa4中。包括在第二扫描驱动电路130中的多个子驱动电路sc可以线排列在第三外围区域pa3和第四外围区域pa4中。因为多个子驱动电路sc以线排列在第一外围区域pa1至第四外围区域pa4中，因此可减小死区。在图2中，在显示区域da介入其间的情况下，彼此面对的外围区域pa的多个部分可彼此对称。在另一实施方式中，在显示区域da介入其间的情况下，彼此面对的外围区域pa的多个部分可不彼此对称。例如，排列有输入感测驱动器(诸如触摸驱动器)的外围区域可不与面对该外围区域的另一外围区域对称。外围区域的一部分的形状可依据排列有输入感测驱动器的位置而不同于外围区域的另一部分的形状。
[0066]
数据驱动电路150可以膜上芯片(cof)方法排列在膜103上，膜103电连接到排列在衬底100的外围区域pa中的焊盘。尽管图2示出了连接到圆形衬底100的膜103，但是本公开的实施方式不限于此。例如，在另一实施方式中，突起可从衬底100的一侧延伸并突出，并且数据驱动电路150可排列在与排列在突起上的焊盘电连接的膜103上。在一个实施方式中，
突起可包括在外围区域pa中并且可包括弯折区域。在另一实施方式中，数据驱动电路150可以玻璃上芯片(cog)或塑料上芯片(cop)方法直接排列在衬底100的一部分上，衬底100的该部分从衬底100延伸并突出。
[0067]
图3是根据实施方式的像素px的等效电路图。
[0068]
参照图3，在一个实施方式中，像素px可包括多个的第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7、第一电容器cst、第二电容器cbt、作为显示元件的有机发光二极管oled以及与它们连接的多个信号线sl1、sl2、sl3、sl4、el和dl、初始化电压线vil和电源电压线pl。在另一实施方式中，多个信号线sl1、sl2、sl3、sl4、el和dl、初始化电压线vil和/或电源电压线pl中的至少一个可由彼此毗邻(例如，相邻)的像素共享。第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7可实现为薄膜晶体管。图3示出了第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7之中的第三晶体管t3和第四晶体管t4可为n沟道金属氧化物半导体(nmos)场效应晶体管，并且其余的晶体管可为p沟道金属氧化物半导体(pmos)场效应晶体管。
[0069]
多个信号线sl1、sl2、sl3、sl4、el和dl可包括多个数据线dl、多个第一扫描线sl1、多个第二扫描线sl2、多个第三扫描线sl3、多个第四扫描线sl4和多个发射控制线el。第二扫描线sl2可连接到第一扫描线sl1，并且可传输第一扫描信号gp1和第二扫描信号gp2。
[0070]
电源电压线pl可将第一电源电压elvdd传输到第一晶体管t1，并且初始化电压线vil可将初始化电压vint传输到像素px，初始化电压vint初始化第一晶体管t1和有机发光二极管oled。
[0071]
第一扫描线sl1、第二扫描线sl2、第三扫描线sl3、第四扫描线sl4、发射控制线el和初始化电压线vil可在第二方向d2上延伸并且在每行上彼此间隔开。数据线dl和电源电压线pl可在第一方向d1上延伸并且在每列上彼此间隔开。
[0072]
第一晶体管t1可通过第五晶体管t5连接到电源电压线pl，并且可通过第六晶体管t6电连接到有机发光二极管oled。第一晶体管t1可起到驱动晶体管的作用，接收数据信号data，并且根据第二晶体管t2的开关操作而将驱动电流i
oled
供给到有机发光二极管oled。
[0073]
第二晶体管t2可连接到第一扫描线sl1和数据线dl，并且可通过第五晶体管t5连接到电源电压线pl。第二晶体管t2可响应于通过第一扫描线sl1传输的第一扫描信号gp1而导通，并且可执行传输数据信号data的开关操作，数据信号data通过数据线dl传输到节点n1。
[0074]
第三晶体管t3可连接到第四扫描线sl4，并且可通过第六晶体管t6连接到有机发光二极管oled。第三晶体管t3可响应于通过第四扫描线sl4传输的第四扫描信号gn2而导通，并且可将第一晶体管t1二极管连接。
[0075]
第四晶体管t4可连接到第三扫描线sl3和初始化电压线vil，可响应于通过第三扫描线sl3传输的第三扫描信号gn1而导通，并且可将来自初始化电压线vil的初始化电压vint传输到第一晶体管t1的栅电极，从而初始化第一晶体管t1的栅电极的电压。
[0076]
第五晶体管t5和第六晶体管t6可连接到发射控制线el，可响应于通过发射控制线el传输的发射控制信号em而同时(例如，同步地)导通，并且可构成电流路径以使得驱动电流i
oled
从电源电压线pl流过有机发光二极管oled。
[0077]
第七晶体管t7可连接到第二扫描线sl2和初始化电压线vil，可响应于通过第二扫描线sl2传输的第二扫描信号gp2而导通，并且可将来自初始化电压线vil的初始化电压vint传输到有机发光二极管oled，从而初始化有机发光二极管oled。在一些实施方式中，第七晶体管t7可被省略。
[0078]
第一电容器cst可包括第一电极ce1和第二电极ce2。第一电极ce1可连接到第一晶体管t1的栅电极，并且第二电极ce2可连接到电源电压线pl。第一电容器cst可存储并保持与电源电压线pl和第一晶体管t1的栅电极的两个相对端部之间的差异对应的电压，从而保持施加到第一晶体管t1的栅电极的电压。
[0079]
第二电容器cbt可包括第三电极ce3和第四电极ce4。第三电极ce3可连接到第一扫描线sl1和第二晶体管t2的栅电极。第四电极ce4可连接到第一晶体管t1的栅电极和第一电容器cst的第一电极ce1。第二电容器cbt可为升压电容器。在第一扫描线sl1的第一扫描信号gp1为使第二晶体管t2关断的电压的情况下，第二电容器cbt可使节点n2的电压升高并且使显示黑色的电压(黑色电压)降低。
[0080]
有机发光二极管oled可包括像素电极和相对电极。相对电极可接收第二电源电压elvss。有机发光二极管oled可通过从第一晶体管t1接收驱动电流i
oled
并发射光来显示图像。
[0081]
下面对根据实施方式的每个像素px的操作进行描述。
[0082]
在初始化时段期间，当通过第三扫描线sl3供给第三扫描信号gn1时，第四晶体管t4可响应于第三扫描信号gn1而导通，并且第一晶体管t1可由从初始化电压线vil供给的初始化电压vint来初始化。
[0083]
在数据编程时段期间，当分别通过第一扫描线sl1、第二扫描线sl2和第四扫描线sl4供给第一扫描信号gp1、第二扫描信号gp2和第四扫描信号gn2时，第二晶体管t2、第七晶体管t7和第三晶体管t3可响应于第一扫描信号gp1、第二扫描信号gp2和第四扫描信号gn2而导通。在这种情况下，第一晶体管t1可通过导通的第三晶体管t3而被二极管连接并且正向偏置。然后，电压可施加到第一晶体管t1的栅电极，而该电压通过从数据线dl供给的数据信号data由第一晶体管t1的阈值电压vth来补偿。有机发光二极管oled可通过导通的第七晶体管t7由从初始化电压线vil供给的初始化电压vint来初始化。第一电源电压elvdd和补偿电压可施加到第一电容器cst的两个相对端部，并且与两个相对端部之间的电压差对应的电荷量可存储在第一电容器cst中。
[0084]
在发射时段期间，第五晶体管t5和第六晶体管t6可响应于从发射控制线el供给的发射控制信号em而导通。驱动电流i
oled
可发生并通过第六晶体管t6供给到有机发光二极管oled，该驱动电流i
oled
对应于第一晶体管t1的栅电极的电压与第一电源电压elvdd之间的电压差。
[0085]
在本实施方式中，多个晶体管t1、t2、t3、t4、t5、t6和t7中的至少一个可包括包含氧化物的半导体层，并且其余的晶体管可包括包含硅的半导体层。例如，直接影响显示装置10的亮度的第一晶体管t1可包括包含具有高可靠性的多晶硅的半导体层，并且高分辨率的显示装置10可通过这种配置来实现。
[0086]
因为氧化物半导体具有高的载流子迁移率和低漏电流，因此即使驱动时间长，电压降也不大。因为即使在低频驱动期间与电压降对应的图像的颜色变化也不大，因此可以
低频驱动显示装置。因为氧化物半导体可具有低漏电流，因此可连接到第一晶体管t1的栅电极的第三晶体管t3和第四晶体管t4中的至少一个可包括氧化物半导体。因此，可减小可流到第一晶体管t1的栅电极的漏电流，并且可减小功耗(例如，可同时减小漏电流和功耗这两者)。
[0087]
图4a是根据实施方式的显示装置10的一部分的剖面视图。
[0088]
参照图4a，根据实施方式的显示装置10可包括衬底100、包含硅半导体的第一薄膜晶体管tft1、包含氧化物半导体的第二薄膜晶体管tft2、第一电容器cst和第二电容器cbt。第一薄膜晶体管tft1可为图3的第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6或第七晶体管t7。第二薄膜晶体管tft2可为图3的第三晶体管t3或第四晶体管t4。
[0089]
衬底100可包括玻璃材料、陶瓷材料、金属材料或者柔性或可弯折的材料。在衬底100包括柔性或可弯折的材料的情况下，衬底100可包括聚合物树脂，诸如聚醚砜(pes)、聚丙烯酸酯、聚醚酰亚胺(pei)、聚萘二甲酸乙二醇酯(pen)、聚对苯二甲酸乙二醇酯(pet)、聚苯硫醚(pps)、聚芳酯、聚酰亚胺(pi)、聚碳酸酯(pc)和乙酸丙酸纤维素(cap)。衬底100可具有单层结构或多层结构。在衬底100具有多层结构的情况下，衬底100还可包括无机层。在实施方式中，衬底100可具有有机材料/无机材料/有机材料的结构(例如，衬底100可包括在两个有机材料层之间的无机材料层)。
[0090]
缓冲层101可提高衬底100的顶表面的平坦度，并且可包括包含氧化硅(sio
x
)的氧化物层和/或包含氮化硅(sin
x
)或氮氧化硅(sion)的氮化物层。
[0091]
衬底100与缓冲层101之间还可有阻挡层。阻挡层可防止、最小化或减少杂质从衬底100等渗透到硅半导体层中。阻挡层可包括无机材料和/或有机材料，该无机材料包括氧化物和氮化物。阻挡层可具有无机材料和有机材料的单层结构或多层结构(例如，多层结构可包括无机材料和有机材料)。
[0092]
包括硅半导体的第一薄膜晶体管tft1的第一半导体层as可位于缓冲层101上。第一半导体层as可包括源区s1、漏区d1和沟道区c1，源区s1和漏区d1掺杂有杂质并且具有导电性，并且沟道区c1位于在源区s1与漏区d1之间。源区s1和漏区d1可分别对应于第一薄膜晶体管tft1的源极和漏极。源区s1和漏区d1的位置可互换。
[0093]
第一薄膜晶体管tft1的栅电极ge1可位于第一半导体层as上方。第一绝缘层111可位于第一半导体层as与栅电极ge1之间。
[0094]
第一绝缘层111可包括包含氧化物和氮化物的无机材料。例如，第一绝缘层111可包括氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)。
[0095]
第一薄膜晶体管tft1的栅电极ge1可与第一半导体层as的沟道区c1重叠，并且可包括包含mo、cu和ti中的至少一种的单层或多层。
[0096]
第一电容器cst的第一电极ce1和第二电容器cbt的第三电极ce3可位于第一薄膜晶体管tft1的栅电极ge1在其上的相同的层上。第一电容器cst的第一电极ce1和第二电容器cbt的第三电极ce3可包括与第一薄膜晶体管tft1的栅电极ge1的材料基本上相同的材料。例如，第一电容器cst的第一电极ce1和第二电容器cbt的第三电极ce3可包括包含mo、cu和ti中的至少一种的单层或多层。
[0097]
第二绝缘层112可位于第一薄膜晶体管tft1的栅电极ge1、第一电容器cst的第一
电极ce1和第二电容器cbt的第三电极ce3上。
[0098]
第二绝缘层112可包括包含氧化物和氮化物的无机材料。例如，第二绝缘层112可包括氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)。
[0099]
第一电容器cst的第二电极ce2可位于第二绝缘层112上以与第一电容器cst的第一电极ce1重叠。第二电极ce2可包括包含mo、cu和ti中的至少一种的单层或多层。
[0100]
第三绝缘层113可位于第一电容器cst的第二电极ce2上。第三绝缘层113可包括包含氧化物和氮化物的无机材料。例如，第三绝缘层113可包括氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)。
[0101]
尽管在图4a中示出了第一电容器cst与第一薄膜晶体管tft1间隔开，但是在一些实施方式中，诸如，以如图4b中所示为例，第一电容器cst可与第一薄膜晶体管tft1重叠。例如，第二电极ce2可位于第一薄膜晶体管tft1的栅电极ge1上方以使得第二电极ce2与栅电极ge1重叠。在这种情况下，第一薄膜晶体管tft1的栅电极ge1可执行栅电极的功能，并且也可执行第一电容器cst的第一电极ce1的功能。
[0102]
第二薄膜晶体管tft2的第二半导体层ao可位于第三绝缘层113上，第二半导体层ao包括氧化物半导体。第二半导体层ao可包括源区s2、漏区d2和沟道区c2。源区s2和漏区d2可具有导电性并且彼此间隔开，并且沟道区c2可位于源区s2与漏区d2之间。氧化物半导体可包括zn氧化物、in-zn氧化物和ga-in-zn氧化物作为zn氧化物基材料。例如，第二半导体层ao可包括包含zno的igzo(in-ga-zn-o)半导体、itzo(in-sn-zn-o)半导体或igtzo(in-ga-sn-zn-o)半导体，该zno含有诸如in、ga和sn的金属(例如，第二半导体层ao可包括包含in、ga和sn中的任一种或多种的zno)。第二半导体层ao的源区s2和漏区d2可通过调节氧化物半导体的载流子浓度并且使氧化物半导体导电来形成。例如，源区s2和漏区d2可通过执行等离子体工艺来形成，该等离子体工艺在氧化物半导体上使用基于氢(h)的气体、基于氟(f)的气体或其组合物以增加载流子浓度。
[0103]
第一栅电极gea可位于第二薄膜晶体管tft2的第二半导体层ao下方，并且第二栅电极geb可位于第二薄膜晶体管tft2的第二半导体层ao上方。例如，第二薄膜晶体管tft2的栅电极ge2可具有双栅极结构。第三绝缘层113可位于第一栅电极gea与第二半导体层ao之间。第二薄膜晶体管tft2的第一栅电极gea可位于与第一电容器cst的第二电极ce2相同的层上，并且可包括与第二电极ce2的材料基本上相同的材料。第二半导体层ao的沟道区c2可与第二薄膜晶体管tft2的第一栅电极gea重叠。
[0104]
第四绝缘层114可位于第二薄膜晶体管tft2的第二半导体层ao与第二栅电极geb之间。第二栅电极geb可与第二半导体层ao的沟道区c2重叠。第四绝缘层114可在与第二栅电极geb的掩模工艺相同的掩模工艺期间形成。在这种情况下，第四绝缘层114可为与第二栅电极geb的形状基本上相同的形状。
[0105]
第四绝缘层114可包括包含氧化物和氮化物的无机材料。例如，第四绝缘层114可包括氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)。第二栅电极geb可包括包含mo、cu和ti中的至少一种的单层或多层。
[0106]
第二电容器cbt的第四电极ce4可位于第三绝缘层113上以便与第三电极ce3重叠。第二电容器cbt的第四电极ce4可包括氧化物半导体。在实施方式中，第二电容器cbt的第四电极ce4可为从第二薄膜晶体管tft2的第二半导体层ao延伸并且与第三电极ce3重叠的部分。第二绝缘层112和第三绝缘层113可位于第三电极ce3与第四电极ce4之间。
[0107]
第五绝缘层115可覆盖第二薄膜晶体管tft2。第五绝缘层115可位于第二栅电极geb上。电源电压线pl和第一连接电极167可位于第五绝缘层115上。
[0108]
第五绝缘层115可包括包含氧化物和氮化物的无机材料。例如，第五绝缘层115可包括氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)。
[0109]
电源电压线pl和第一连接电极167可包括具有高导电性的材料，诸如，以金属和导电氧化物为例。例如，电源电压线pl和第一连接电极167可包括包含al、cu和ti中的至少一种的单层或多层。在实施方式中，电源电压线pl和第一连接电极167可包括顺序地排列有钛、铝和钛的ti/al/ti的三层。
[0110]
第一连接电极167可通过接触孔h1连接到第一半导体层as。接触孔h1可穿过第一绝缘层111、第二绝缘层112、第三绝缘层113和第五绝缘层115，并且暴露第一半导体层as的一部分。第一连接电极167的一部分可插入到接触孔h1中并且电连接到第一半导体层as。
[0111]
作为平坦化层的第六绝缘层116可位于电源电压线pl和第一连接电极167上。第六绝缘层116可包括有机材料，诸如丙烯酸、苯并环丁烯(bcb)、聚酰亚胺或六甲基二硅醚(hmdso)。在一些实施方式中，第六绝缘层116可包括无机材料。第六绝缘层116可起到覆盖第一薄膜晶体管tft1和第二薄膜晶体管tft2的保护层的作用，并且第六绝缘层116的顶表面可为平坦的。第六绝缘层116可包括单层或多层。
[0112]
数据线dl和第二连接电极177可位于第六绝缘层116上。数据线dl可与电源电压线pl部分地重叠。第二连接电极177可通过限定在第六绝缘层116中的接触孔h2连接到第一连接电极167。数据线dl和第二连接电极177可包括导电材料，诸如金属和导电氧化物。例如，数据线dl和第二连接电极177可包括包含al、cu和ti中的至少一种的单层或多层。第七绝缘层117可位于数据线dl和第二连接电极177上。
[0113]
有机发光二极管oled可位于第七绝缘层117上。有机发光二极管oled可包括像素电极310、相对电极330和中间层320，中间层320位于像素电极310与相对电极330之间并且包括发射层。
[0114]
像素电极310可通过限定在第七绝缘层117中的接触孔h3连接到第二连接电极177，并且可通过第二连接电极177和第一连接电极167连接到第一薄膜晶体管tft1。
[0115]
第八绝缘层118可为像素限定层，并且可位于第七绝缘层117上。第八绝缘层118可通过包括开口op来限定，而该开口op与每个像素相对。例如，开口op可暴露像素电极310的一部分。此外，第八绝缘层118可通过增加像素电极310与像素电极310上方的相对电极330的边缘之间的距离来减少(例如，防止)在像素电极310的边缘处发生电弧等。第八绝缘层118可包括包含例如聚酰亚胺和hmdso的有机材料。
[0116]
像素电极310可位于第七绝缘层117上并且可包括包含氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓(igo)和氧化铝锌(azo)的导电氧化物。在另一实施方式中，像素电极310可包括包含ag、mg、al、pt、pd、au、ni、nd、ir、cr或其化合物的反
射层。在另一实施方式中，像素电极310还可包括在反射层上或下的包括ito、izo、zno或in2o3的层。
[0117]
有机发光二极管oled的中间层320可包括发射层。发射层可包括发射预定或设定颜色的光的聚合物有机材料或低分子量有机材料。发射层可为红色发射层、绿色发射层或蓝色发射层。在一些实施方式中，发射层可具有使红色发射层、绿色发射层和蓝色发射层堆叠以便发射白色光的多层结构。在一些实施方式中，发射层可具有包括红色发射材料、绿色发射材料或蓝色发射材料的单层结构。在实施方式中，中间层320可包括在发射层下方的第一功能层和/或在发射层上的第二功能层。第一功能层和/或第二功能层可包括在多个像素电极310上方为一体的层，或者可包括图案化的层以便对应于多个像素电极310中的每个。
[0118]
第一功能层可包括单层或多层。例如，在第一功能层包括聚合物材料的情况下，第一功能层可为具有单层结构的空穴传输层(htl)。第一功能层可包括聚(3,4)-乙烯-二氧噻吩(pedot)或聚苯胺(pani)。在第一功能层包括低分子量材料的情况下，第一功能层可包括空穴注入层(hil)和空穴传输层(htl)。
[0119]
在一些实施方式中，第二功能层可被省略。例如，在第一功能层和发射层包括聚合物材料的情况下，第二功能层可使有机发光二极管oled的特性优异。第二功能层可包括单层或多层。第二功能层可包括电子传输层(etl)和/或电子注入层(eil)。
[0120]
相对电极330可在中间层320介入其间的情况下面对像素电极310。相对电极330可包括具有低功函数的导电材料。例如，相对电极330可包括包含ag、mg、al、pt、pd、au、ni、nd、ir、cr、li、ca或其合金的(半)透明层。在一些实施方式中，相对电极330还可包括在包含上述材料的(半)透明层上或下包含ito、izo、zno或in2o3的层。相对电极330可位于中间层320和第八绝缘层118上。相对电极330可在显示区域da中多个有机发光二极管oled上方为一体，并且可为面对多个像素电极310的公共电极。
[0121]
薄膜封装层或封装衬底可排列在有机发光二极管oled上以覆盖并保护有机发光二极管oled。薄膜封装层可覆盖显示区域da并且延伸到显示区域da的外部。薄膜封装层可包括包含至少一种无机材料的无机封装层以及包含至少一种有机材料的有机封装层。在实施方式中，薄膜封装层可具有第一无机封装层、有机封装层和第二无机封装层堆叠的结构。封装衬底可面对衬底100并且可通过诸如以密封剂和/或熔料为例的密封构件接合到衬底100。
[0122]
此外，间隔物还可位于第八绝缘层118上，该间隔物减少(例如，防止)掩模碾碎(mask chopping)。各种功能层可位于薄膜封装层上。各种功能层可包括偏振层、黑色矩阵、用于减少外部光反射的滤色器和/或包含触摸电极的触摸屏等。
[0123]
图5是根据实施方式的第一扫描驱动电路120和发射控制电路140的视图，并且图6是根据实施方式的第二扫描驱动电路130的视图。
[0124]
参照图5和图6，第一扫描驱动电路120、第二扫描驱动电路130和发射控制电路140各自可包括包含多个级的移位寄存器。
[0125]
第一扫描驱动电路120可包括从属连接的多个级sst11至sst1n。多个级sst11至sst1n可将多个第一扫描信号gp11至gp1n输出到与其对应的第一扫描线sl1，并且将多个第二扫描信号gp21至gp2n输出到与其对应的第二扫描线sl2。多个级sst11至sst1n之中的第一级sst11可响应于起始信号flm而输出第一扫描信号gp11和第二扫描信号gp21，并且除第
一级sst11以外的其余级sst12至sst1n可从前一级sst11至sst1n-1接收作为起始信号的进位信号。进位信号可为从前一级输出的第一扫描信号或第二扫描信号。多个级sst11至sst1n中的每个可根据驱动时序来输出第一扫描信号和第二扫描信号。在实施方式中，第一扫描信号和第二扫描信号可分别从每一级的不同的输出端子输出，并且输出到第一扫描线sl1和第二扫描线sl2。在另一实施方式中，第一扫描信号和第二扫描信号作为一个扫描信号可从每一级的一个输出端子输出，并且被划分并输出到第一扫描线sl1和第二扫描线sl2。多个级sst11至sst1n可分别连接到多个级sst11至sst1n外部的多个输入线211。多个输入线211可包括多个电压线和多个时钟线。尽管为了示出的便利，图5仅示出了一个输入线211，但是本公开的实施方式不限于此。
[0126]
第二扫描驱动电路130可包括从属连接的多个级sst21至sst2n。多个级sst21至sst2n可将多个第三扫描信号gn11至gn1n输出到与其对应的第三扫描线sl3，并将多个第四扫描信号gn21至gn2n输出到与其对应的第四扫描线sl4。多个级sst21至sst2n中的第一级sst21可响应于起始信号flm而输出第三扫描信号gn11和第四扫描信号gn21，并且除第一级sst21以外的其余级sst22至sst2n可从前一级sst21至sst2n-1接收作为起始信号的进位信号。进位信号可为从前一级输出的第三扫描信号或第四扫描信号。多个级sst21至sst2n中的每个可根据驱动时序来输出第三扫描信号和第四扫描信号。在实施方式中，第三扫描信号和第四扫描信号可在不同的时序分别从每一级的不同的输出端子输出，并且输出到第三扫描线sl3和第四扫描线sl4。多个级sst21至sst2n可分别连接到多个级sst21至sst2n外部的多个输入线213。多个输入线213可包括多个电压线和多个时钟线。尽管为了示出的便利，图6仅示出了一个输入线213，但是本公开的实施方式不限于此。
[0127]
发射控制电路140可包括从属连接的多个级est1至estn。多个级est1至estn可将发射控制信号em输出到与其对应的发射控制线el。多个级est1至estn中的第一级est1可响应于起始信号flm而输出发射控制信号em，并且除第一级est1以外的其余级est2至estn可从前一级est1到estn-1接收作为起始信号的进位信号。进位信号可为从前一级输出的发射控制信号em。多个级est1至estn中的每个可连接到多个级est1至estn外部的多个输入线215。多个输入线215可包括多个电压线和多个时钟线。尽管为了示出的便利，图5仅示出了一个输入线215，但是本公开的实施方式不限于此。
[0128]
图7是图2的区a1的实例的平面视图，并且图8是图2的区a2的实例的平面视图。图9是示出根据实施方式的驱动电路的尺寸的视图。
[0129]
参照图7，第一扫描驱动电路120和发射控制电路140可混合地排列在第一外围区域pa1和第二外围区域pa2中。例如，不同的驱动电路可在外围区域pa中以线排列。第一扫描驱动电路120的级sst1和发射控制电路140的级est可交替地排列在第一外围区域pa1和第二外围区域pa2中。第一扫描驱动电路120的级sst1和发射控制电路140的级est的一对(称为级组sg)可以线排列以对应于一个行。例如，如图9中所示，与第i行对应的第一扫描驱动电路120的第i级sst1i和发射控制电路140的第i级esti的一对可沿着显示区域da的边缘(例如，沿着外围)相邻地以线排列。与第(i+1)行对应的第一扫描驱动电路120的第(i+1)级sst1i+1和发射控制电路140的第(i+1)级esti+1的一对可沿着显示区域da的边缘(例如，沿着外围)相邻地以线排列。因为执行不同功能的驱动电路以线分布，因此可减小外围区域pa的宽度。
[0130]
第一扫描驱动电路120的多个级sst11至sst1n中的每个可连接到第一输出线ols11和第二输出线ols12。第一输出线ols11和第二输出线ols12可分别连接到对应的行中的像素px的第一扫描线sl1和第二扫描线sl2。从第一扫描驱动电路120的多个级sst11至sst1n中的每个输出的第一扫描信号gp1和第二扫描信号gp2可通过第一输出线ols11和第二输出线ols12施加到对应的行中的像素px。发射控制电路140的多个级est1至estn中的每个可连接到输出线ole，并且输出线ole可连接到对应行中的像素px的发射控制线el。从发射控制电路140的多个级est1至estn中的每个输出的发射控制信号em可通过对应的输出线ole施加到对应行中的像素px。
[0131]
参照图8，第二扫描驱动电路130可排列在第三外围区域pa3和第四外围区域pa4中。第二扫描驱动电路130的多个级sst21至sst2n中的每个可排列成对应于一个行。例如，如图9中所示，与第i行对应的第二扫描驱动电路130的第i级sst2i和与第(i+1)行对应的第二扫描驱动电路130的第(i+1)级sst2i+1可沿着显示区域da的边缘(例如，沿着外围)相邻地以线排列。第二扫描驱动电路130的多个级sst21至sst2n中的每个可连接到第一输出线ols21和第二输出线ols22，并且第一输出线ols21和第二输出线ols22可连接到对应行中的像素px的第三扫描线sl3和第四扫描线sl4。从第二扫描驱动电路130的多个级sst21至sst2n的每个输出的第三扫描信号gn1和第四扫描信号gn2可通过第一输出线ols21和第二输出线ols22施加到对应行中的像素px。
[0132]
由不同的驱动电路的级占据的面积可彼此不同。第一扫描驱动电路120的一个级sst1的面积、第二扫描驱动电路130的一个级sst2的面积以及发射控制电路140的一个级est的面积可彼此不同。例如，如图9中所示，第一扫描驱动电路120的一个级sst1、第二扫描驱动电路130的一个级sst2以及发射控制电路140的一个级est在外围区域pa中可排列的区域可具有大致四边形的形状。在下文中，排列有每个级的区域的尺寸限定为每个级的尺寸。
[0133]
第一扫描驱动电路120的一个级sst1的长边的长度w1、发射控制电路140的一个级est的长边的长度w2以及第二扫描驱动电路130的一个级sst2的长边的长度w3可相同(例如，大致相同)或彼此不同。第一扫描驱动电路120的一个级sst1的短边的长度h1、发射控制电路140的一个级est的短边的长度h2以及第二扫描驱动电路130的一个级sst2的短边的长度h3可相同(例如，大致相同)或彼此不同。例如，在一个实施方式中，第一扫描驱动电路120的一个级sst1的短边的长度h1可与发射控制电路140的一个级est的短边的长度h2大致相同。第二扫描驱动电路130的一个级sst2的短边的长度h3可与第一扫描驱动电路120的一个级sst1的短边的长度h1和发射控制电路140的一个级est的短边的长度h2之和大致相同。在本说明书中，“大致相同”意味着长度的差异在预先设定的误差范围内，该误差范围在约5％内。
[0134]
在排列在显示区域da的左侧和右侧处的驱动电路的数量彼此不同的实施方式中，各自的驱动电路的级的尺寸可彼此基本上水平对称。例如，在两个不同的驱动电路(诸如，以第一扫描驱动电路120和发射控制电路140为例)排列在显示区域da的左侧处，并且一个驱动电路(诸如，以第二扫描驱动电路130为例)排列在显示区域da的右侧处的实施方式中，第一扫描驱动电路120的级sst1的尺寸与发射控制电路140的级est的尺寸之和可与第二扫描驱动电路130的级sst2的尺寸大致相同。因此，在一些实施方式中，设计的电路可减小死区，而不会使外围区域的左侧和右侧中的一个大于另一个。在一些实施方式中，可改变第一
扫描驱动电路120和第二扫描驱动电路130的左右位置。例如，第二扫描驱动电路130和发射控制电路140可分布在显示区域da的左外围区域中，并且第一扫描驱动电路120可排列在显示区域da的右外围区域中。
[0135]
在平面视图中，驱动电路中的每个的级可沿着显示区域da的形状以预定角度或设定角度倾斜。例如，如图9中所示，第一扫描驱动电路120的级sst1可相对于基准线lref倾斜第一角度α1。发射控制电路140的级est可相对于基准线lref倾斜第二角度α2。第二扫描驱动电路130的级sst2可相对于基准线lref倾斜第三角度α3。基准线lref可为平行于第二方向d2的虚拟线。第一角度α1、第二角度α2和第三角度α3可依据级的位置。第一角度α1、第二角度α2和第三角度α3中的每个可在大于0
°
且小于90
°
的范围内。
[0136]
图10是根据另一实施方式的显示装置10'的配置视图。图11是图10中所示的显示装置10'的显示面板110'的视图。图12a和图12b是根据实施方式的数据分配电路160的视图，并且图13是根据实施方式的测试电路170的视图。
[0137]
参照图10和图11，根据实施方式的显示装置10'可包括显示面板110'，并且显示面板110'可包括衬底100。衬底100可包括显示区域da和在显示区域da外部的作为非显示区域的外围区域pa。外围区域pa可围绕显示区域da并且具有与显示区域da的边缘的形状对应的形状。
[0138]
与图1中所示的显示装置10相比，图10中所示的显示装置10'还可包括数据分配电路160和测试电路170。在下文中，将不重复包括在图1的实施方式中的类似特征的描述，并且将主要描述对其添加的特征。
[0139]
第一扫描驱动电路120的多个级sst11至sst1n可分布在第一外围区域pa1和第二外围区域pa2中。第二扫描驱动电路130的多个级sst21至sst2n可分布在第三外围区域pa3和第四外围区域pa4中。发射控制电路140的多个级est1至estn可分布在第一外围区域pa1和第二外围区域pa2中。
[0140]
数据分配电路160可排列在数据驱动电路150与显示区域da之间，可连接到数据线dl，并且可将来自数据驱动电路150的数据信号data传输到数据线dl。数据分配电路160可对数据信号data进行时分并且将划分的数据信号data分配给多个数据线dl，数据信号data通过数据驱动电路150的一个输出线fl施加。
[0141]
如图12a中所示，数据分配电路160可包括多个解复用器dmux。解复用器dmux的数量可与数据驱动电路150的输出线fl的数量相同。每个解复用器dmux可包括多个第一开关sw1。第一开关sw1可为薄膜晶体管。
[0142]
每个解复用器dmux可划分数据信号data并且将划分的数据信号data供给到六个数据线dl1至dl6，数据信号data从数据驱动电路150的多个输出线fl之中的一个输出线fl施加。多个第一开关sw1可响应于对应的控制信号cla至clf而分别导通，并且可将数据信号data施加到与其对应的数据线dl1至dl6。在一些实施方式中，数据驱动电路150的输出线fl的数量可通过使用解复用器dmux而减少到数据线dl的数量的1/6。在一些实施方式中，连接到一个解复用器dmux的数据线dl的数量可被改变。例如，如图12b中所示，每个解复用器dmux可划分数据信号data并且将划分的数据信号data供给到九个数据线dl1至dl9，数据信号data从数据驱动电路150的多个输出线fl之中的一个输出线fl施加。第一开关sw1可响应于对应的控制信号cla至cli而分别导通，并且可将数据信号data施加到与其对应的数据线
dl1至dl9。每个解复用器dmux可划分为多个子解复用器sdmux。如图12a和图12b中所示，每个解复用器dmux可在三数据线的基础上划分为多个子解复用器sdmux。解复用器dmux的子解复用器sdmux可分布在第二外围区域pa2和第四外围区域pa4中。
[0143]
测试电路170可连接到数据线dl，并且可将测试信号施加到数据线dl。如图13中所示，测试电路170可包括多个子测试电路stu。每个子测试电路stu可包括与构成单位像素up的像素px的数量一样多的第二开关sw2。图13示出了子测试电路stu包括三个第二开关sw2的实例。多个第二开关sw2可连接到分别与三个像素px连接的三个数据线dl。第二开关sw2可为薄膜晶体管。多个第二开关sw2中的每个可响应于控制信号dc_gate而导通，并且可将从多个输入线221、223和225之中对应的输入线施加的测试信号dc_r、dc_g或dc_b输出到与其对应的数据线dl。显示装置10'可通过使用测试电路170来识别像素px和信号线是否有缺陷。测试电路170的子测试电路stu可分布在第一外围区域pa1和第三外围区域pa3中。
[0144]
数据分配电路160可连接到多个数据线dl的一个端部(例如，端子)，并且测试电路170可连接到多个数据线dl的另一个端部(例如，端子)。
[0145]
图14至图17是图11的区b1至区b4的实例的平面视图。在下文中，将不重复包括在图7至图9的实施方式中的类似特征的描述。
[0146]
参照图14，测试电路170、第一扫描驱动电路120和发射控制电路140可混合地排列在第一外围区域pa1中。例如，彼此不同的驱动电路可在第一外围区域pa1中以线排列。每个级组sg可在第一外围区域pa1中以线排列成与一个行对应。测试电路170的多个子测试电路stu之中与排列在第一显示区域da1和第二显示区域da2中的数据线dl连接的子测试电路stu可在第一外围区域pa1中分布在级组sg之间。
[0147]
依据像素的排列，级组sg之间可排列有至少一个子测试电路stu，或者两个子测试电路stu之间可排列有至少一个级组sg。例如，一个或两个或更多个子测试电路stu可在第一外围区域pa1的一个区中的两个级组sg之间以线连续地排列。在一些实施方式中，一个或两个或更多个级组sg可在第一外围区域pa1的另一区中的两个子测试电路stu之间以线连续地排列。
[0148]
多个子测试电路stu中的每个可连接到与构成单位像素up的像素的数量一样多的输出线。例如，多个子测试电路stu中的每个可连接到包括第一输出线olt1、第二输出线olt2和第三输出线olt3的三个输出线。第一输出线olt1、第二输出线olt2和第三输出线olt3中的每个可连接到对应列的数据线dl。从子测试电路stu输出的三个测试信号dc_r、dc_g和dc_b中的每个可通过第一输出线olt1、第二输出线olt2和第三输出线olt3之中对应的输出线施加到对应列中的像素px。
[0149]
参照图15，数据分配电路160、第一扫描驱动电路120和发射控制电路140可混合地排列在第二外围区域pa2中。例如，彼此不同的驱动电路可在第二外围区域pa2中以线排列。多个级组sg中的每个可在第二外围区域pa2中以线排列成与一个行对应。数据分配电路160的多个子解复用器sdmux之中与排列在第一显示区域da1和第二显示区域da2中的数据线dl连接的子解复用器sdmux可分布在第二外围区域pa2的级组sg之间。
[0150]
依据像素的排列，级组sg之间可排列有至少一个子解复用器sdmux，或者两个子解复用器sdmux之间可排列有至少一个级组sg。例如，一个或两个或更多个子解复用器sdmux可在第二外围区域pa2的一个区中的级组sg之间以线连续地排列。在一些实施方式中，一个
或两个或更多个级组sg可在第二外围区域pa2的另一区中的两个子解复用器sdmux之间以线连续地排列。
[0151]
多个子解复用器sdmux中的每个可连接到与构成单位像素up的像素的数量一样多的输出线。例如，多个子解复用器sdmux中的每个可连接到包括第一输出线old1、第二输出线old2和第三输出线old3的三个输出线。第一输出线old1、第二输出线old2和第三输出线old3中的每个可连接到对应列的数据线dl。从子解复用器sdmux输出的数据信号data可通过第一输出线old1、第二输出线old2和第三输出线old3之中对应的输出线施加到对应列中的像素px。
[0152]
参照图16，测试电路170和第二扫描驱动电路130可混合地排列在第三外围区域pa3中。例如，彼此不同的驱动电路可在第三外围区域pa3中以线排列。第二扫描驱动电路130的多个级sst2中的每个可在第三外围区域pa3中以线排列成对应于一行。测试电路170的多个子测试电路stu之中与排列在第三显示区域da3和第四显示区域da4中的数据线dl连接的子测试电路stu可分布在第三外围区域pa3的级sst2之间。
[0153]
依据像素的排列，级sst2之间可排列有至少一个子测试电路stu，或者两个子测试电路stu之间可排列有至少一个级sst2。例如，一个或两个或更多个子测试电路stu可在第三外围区域pa3的一个区中的两个级sst2之间以线连续地排列。另外，例如，一个或两个或更多个级sst2可在第三外围区域pa3的另一区中的两个子测试电路stu之间以线连续地排列。
[0154]
参照图17，数据分配电路160和第二扫描驱动电路130可混合地排列在第四外围区域pa4中。例如，彼此不同的驱动电路可在第四外围区域pa4中以线排列。第二扫描驱动电路130的多个级sst2中的每个可在第四外围区域pa4中以线排列成对应于一行。数据分配电路160的多个子解复用器sdmux之中与排列在第三显示区域da3和第四显示区域da4中的数据线dl连接的子解复用器sdmux可分布在第四外围区域pa4的级sst2之间。
[0155]
依据像素的排列，级sst2之间可排列有至少一个子解复用器sdmux，或者两个子解复用器sdmux之间可排列有至少一个级sst2。例如，一个或两个或更多个子解复用器sdmux可在第四外围区域pa4的一个区中的级sst2之间连续地排列成一行。在一些实施方式中，一个或两个或更多个级sst2可在第四外围区域pa4的另一区中的两个子解复用器sdmux之间连续地排列成一行。
[0156]
在图14至图17中，排列在相同层上的输出线可在预定或设定方向上延伸以使得输出线不彼此相交。
[0157]
由不同的驱动电路的级占据的面积可彼此不同。测试电路170的多个子测试电路stu中的一个和数据分配电路160的多个子解复用器sdmux中的一个各自排列在外围区域pa中的区可具有大致四边形形状。测试电路170的多个子测试电路stu中的一个的面积、数据分配电路160的多个子解复用器sdmux中的一个的面积、第一扫描驱动电路120的一个级sst1的面积、第二扫描驱动电路130的一个级sst2的面积和发射控制电路140的一个级est的面积可相同(例如，大致相同)或彼此不同。
[0158]
在图11的实施方式中，如图9中所示，第一扫描驱动电路120的一个级sst1的长边的长度w1、发射控制电路140的一个级est的长边的长度w2以及第二扫描驱动电路130的一个级sst2的长边的长度w3可大致相同或彼此不同。第一扫描驱动电路120的一个级sst1的
短边的长度h1、发射控制电路140的一个级est的短边的长度h2以及第二扫描驱动电路130的一个级sst2的短边的长度h3可相同(例如，大致相同)或彼此不同。例如，在一个实施方式中，第一扫描驱动电路120的一个级sst1的短边的长度h1可与发射控制电路140的一个级est的短边的长度h2大致相同。第二扫描驱动电路130的一个级sst2的短边的长度h3可与第一扫描驱动电路120的一个级sst1的短边的长度h1和发射控制电路140的一个级est的短边的长度h2之和大致相同。
[0159]
图18是根据实施方式的输出线的排列的视图。图19是根据实施方式的输出线的排列的示例性视图。
[0160]
参照图18，衬底100的外围区域pa可包括沿着显示区域da的边缘排列有驱动电路的驱动电路区域dca。如参照图2和图11所描述的，多个不同的驱动电路的子驱动电路sc可在驱动电路区域dca中混合地以线分布。子驱动电路sc可包括第一扫描驱动电路120的级sst1、第二扫描驱动电路130的级sst2、发射控制电路140的级est、数据分配电路160的子解复用器sdmux以及测试电路170的子测试电路stu。
[0161]
衬底100的外围区域pa还可包括位于驱动电路区域dca与衬底100的边缘之间的输入线区域ila。将信号和/或电压施加到驱动电路的多个输入线可排列在输入线区域ila中。输入线可包括第一扫描驱动电路120的输入线211(参见图5)、第二扫描驱动电路130的输入线213(参见图6)、发射控制电路140的输入线215(参见图5)、将数据信号data传输到数据分配电路160的输出线fl、施加控制信号cla至cli(参见图12a和图12b)的信号线、将控制信号dc_gate施加到测试电路170的信号线以及施加多个测试信号dc_r、dc_g和dc_b的多个输入线221、223和225(参见图13)。
[0162]
衬底100的外围区域pa还可包括位于显示区域da与驱动电路区域dca之间的输出线区域ola。将子驱动电路sc连接到像素px的输出线ol可排列在输出线区域ola中。输出线ol可包括第一扫描驱动电路120的第一输出线ols11和第二输出线ols12、第二扫描驱动电路130的第一输出线ols21和第二输出线ols22、发射控制电路140的输出线ole、数据分配电路160的第一输出线old1、第二输出线old2和第三输出线old3以及测试电路170的第一输出线olt1、第二输出线olt2和第三输出线olt3。第一扫描驱动电路120的第一输出线ols11和第二输出线ols12中的每个可电连接到对应行中的第一扫描线sl1和第二扫描线sl2。第二扫描驱动电路130的第一输出线ols21和第二输出线ols22中的每个可电连接到对应行中的第三扫描线sl3和第四扫描线sl4。发射控制电路140的多个输出线ole中的每个可电连接到对应行中的发射控制线el。数据分配电路160的第一输出线old1、第二输出线old2和第三输出线old3中的每个可电连接到对应列中的数据线dl。测试电路170的第一输出线olt1、第二输出线olt2和第三输出线olt3中的每个可电连接到对应列中的数据线dl。
[0163]
输出线区域ola可包括第一输出线区域ola1和第二输出线区域ola2，第一输出线区域ola1与驱动电路区域dca毗邻(例如，相邻)，并且第二输出线区域ola2与显示区域da毗邻(例如，相邻)。多个输出线ol中的每个可包括第一部分ola和第二部分olb，第一部分ola排列在第一输出线区域ola1中，并且第二部分olb排列在第二输出线区域ola2中。每个输出线ol的第一部分ola可在第一输出线区域ola1中在预定方向或设定方向上延伸，并且从第一部分ola弯折的第二部分olb可在第二输出线区域ola2中在朝向显示区域da的中心o延伸。例如，多个输出线ol的多个第二部分olb的多个延长线可分别会聚到显示区域da的中心
o。输出线ol的第二部分olb可相对于基准线lref倾斜第四角度β。第四角度β可依据输出线ol的位置。
[0164]
在一个实施方式中，由于连接到驱动电路的子驱动电路sc的输出线在第一输出线区域ola1和第二输出线区域ola2之间的边界处弯折并且在第二输出线区域ola2中具有方向性，因此可不产生子驱动电路sc未连接到像素px的非连接区域。
[0165]
作为实例，图19示出了测试电路170的子测试电路stu、第一扫描驱动电路120的级sst1和发射控制电路140的级est作为在驱动电路区域dca中以线排列的三个子驱动电路sc。
[0166]
多个输入线可排列在输入线区域ila中。在一些实施方式中，一个输入线可连接到每个子驱动电路sc。在其它实施方式中，多个输入线可连接到每个子驱动电路sc。例如，如图19中所示，第一输入线il1、第二输入线il2和第三输入线il3可在输入线区域ila中彼此隔开间(例如，分隔开)预定间隔或设定间距。此外，第一输入线il1可连接到第一扫描驱动电路120的级sst1，第二输入线il2可连接到发射控制电路140的级est，并且第三输入线il3可连接到测试电路170的子测试电路stu。第一输入线il1和第二输入线il2可包括多个电压线和多个时钟线。第三输入线il3可包括将控制信号dc_gate和多个测试信号dc_r、dc_g和dc_b施加到子测试电路stu的多个信号线。
[0167]
输出线ol可在输出线区域ola中彼此间隔开，多个输出线ol将多个子驱动电路sc连接到第一像素px1、第二像素px2和第三像素px3。输出线ol可通过子驱动电路sc的布线231和连接焊盘235连接到子驱动电路sc。多个输出线ol的多个第一部分ola可以彼此间隔开(例如，分隔开)以使得它们彼此不相交，并且可以依据子驱动电路sc的布局而在预定方向或设定方向上延伸。输出线ol的第二部分olb可在第一输出线区域ola1与第二输出线区域ola2之间的边界处弯折，并且可在第二输出线区域ola2中朝向中心o(也称为原点o)延伸。
[0168]
图19示出了从第一扫描驱动电路120的级sst1的布线231输出的扫描信号被划分并传输到两个输出线，并且两个输出线分别电连接到第一扫描线sl1和第二扫描线sl2的实施方式。
[0169]
公共初始化电压线cvil可沿着显示区域da的边缘进一步排列在驱动电路区域dca中。公共初始化电压线cvil可将初始化电压vint施加到像素px的初始化电压线vil。在驱动电路区域dca中，连接到公共初始化电压线cvil的布线237可通过连接焊盘235连接到输出线ol'，并且输出线ol'可电连接到像素px的初始化电压线vil。像其它输出线ol一样，连接到公共初始化电压线cvil的输出线ol'可包括第一部分ola和第二部分olb，并且每个输出线ol'的第二部分olb的延伸线可穿过显示区域da的原点o(例如，朝向显示区域da的原点o延伸)。
[0170]
图20至图22是根据另一实施方式的显示装置的显示面板的视图。
[0171]
参照图20，根据实施方式的显示面板的衬底100'可具有包括圆形部的非四边形形状。衬底100'可包括圆形的第一边缘e1和直线的第二边缘e2。显示区域da整体上可为圆形的。围绕显示区域da的外围区域pa可包括具有与显示区域da的形状对应的形状的区域以及具有与显示区域da的形状不同的形状的区域。
[0172]
驱动电路区域dca可包括圆形的第一驱动电路区域dcaa和具有直线形状的第二驱
动电路区域dcab。第一驱动电路区域dcaa可包括在具有与显示区域da的形状对应的形状的外围区域pa中，并且第二驱动电路区域dcab可包括在具有与显示区域da的形状不同的形状的外围区域pa中。例如，显示区域da为圆形的，但是驱动电路区域dca可包括具有与显示区域da的形状对应的形状的区域以及具有与显示区域da的形状不同的形状的区域。
[0173]
排列在第一驱动电路区域dcaa中的子驱动电路sc可相对于基准线lref倾斜预定或设定角度α。排列在第二驱动电路区域dcab中的子驱动电路sc可相对于基准线lref以90
°
排列。定位有第二驱动电路区域dcab的外围区域pa的宽度w5可小于定位有第一驱动电路区域dcaa的外围区域pa的宽度w4。因此，可减小可为死区的显示区域da的外围区域pa。
[0174]
如图21中所示，具有与显示区域da的形状不同的形状的外围区域pa的一个或多个部分可位于具有与显示区域da的形状对应的形状的外围区域pa的部分之间。相似地，具有与显示区域da的形状不同的形状的两个或更多个第二驱动电路区域dcab可位于第一驱动电路区域dcaa之间。多个第二驱动电路区域dcab可包括至少一个第二驱动电路区域dcab1和至少一个第二驱动电路区域dcab2，第二驱动电路区域dcab1中子驱动电路sc相对于基准线lref以90
°
排列，并且第二驱动电路区域dcab2中子驱动电路sc相对于基准线lref以0
°
排列。在图21中，衬底100”可包括圆形的第一边缘e1、第三边缘e3和第五边缘e5。衬底100”也可具有带有直线形状的第二边缘e2、第四边缘e4和第六边缘e6。尽管显示区域da整体上为圆形的，但是依据衬底100”的形状，驱动电路区域dca可包括具有与显示区域da的形状不同的形状的一些区域。
[0175]
图22是根据另一实施方式的显示装置的显示面板的视图。
[0176]
参照图22，根据实施方式的显示面板的衬底100a可具有其一部分为圆形的非四边形形状。衬底100a整体上可为圆形的。衬底100a可包括显示区域da和围绕显示区域da的外围区域pa。显示区域da整体上可具有圆形形状，但是显示区域da的一部分可具有直线形状。
[0177]
在图22中，显示区域da的左边缘的一部分具有直线形状，并因此左边缘处的外围区域pa的形状和尺寸可不同于右边缘处的外围区域pa的尺寸和形状。在另一实施方式中，显示区域da的左边缘、右边缘、上边缘和下边缘中的一个的一部分可具有直线形状。
[0178]
围绕具有直线形状的显示区域da的边缘的外围区域pa的宽度wb可大于围绕具有圆形形状的显示区域da的边缘的外围区域pa的宽度wa。电连接到柔性印刷电路板(fpcb)的焊盘可排列在围绕具有直线形状的显示区域da的边缘的外围区域pa中。fpcb可包括用于驱动输入感测构件(例如，触摸面板)的驱动器。可排列有焊盘的区域可为分布在外围区域pa中的子驱动电路sc之间的预定区或设定区。
[0179]
根据实施方式，因为驱动显示元件的像素电路包括包含硅半导体的第一薄膜晶体管tft1和包含氧化物半导体的第二薄膜晶体管tft2，因此可提供具有低功耗的高分辨率显示装置。
[0180]
根据实施方式，显示装置可减小外围区域pa的面积，并且通过在外围区域pa中将驱动电路以线排列来将驱动电路对称地排列在左外围区域和右外围区域中。驱动电路可输出用于驱动像素px的不同的信号，而像素px中混合有包括不同半导体的薄膜晶体管。本公开的实施方式也适用于输出用于驱动像素的不同的信号的驱动电路的排列，而像素包括包含有单一半导体的薄膜晶体管。
[0181]
根据实施方式，显示装置可通过允许输出线具有方向性来改善驱动电路的排列。
输出线可将驱动电路连接到信号线，并且信号线可连接到像素px。
[0182]
根据实施方式，通过提供具有与显示区域da的形状不同的形状的外围区域pa的一部分，可提供在外围区域pa中具有减小的面积的显示装置。驱动电路可排列在外围区域pa(其为围绕显示区域da的外围区域)的该部分中。面对显示区域da的外围区域pa的多个部分在实施方式中可彼此对称，或者在另一实施方式中可不彼此对称。在任一种情况下，驱动电路和集成电路芯片可排列在外围区域pa中以使得外围区域pa的尺寸(宽度)最小化或减小。
[0183]
根据实施方式，因为排列在显示区域da周围的不同的驱动电路可混合地分布，因此可减小显示装置的死区。然而，本公开的范围不由这种效果限制。
[0184]
应理解，本文中描述的实施方式应仅被视为描述性意义，而不是出于限制的目的。每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。虽然已参照附图对一个或多个实施方式进行了描述，但是本领域普通技术人员将理解，在不背离如随附权利要求书及其等同物中限定的范围和精神的情况下可在形式和细节上进行各种改变。