发光二极管显示装置的制作方法

发光二极管显示装置
[0001]
相关申请的交叉引用
[0002]
本申请要求于2019年8月8日在韩国知识产权局提交的韩国专利申请第10-2019-0096736号的优先权，其公开通过引用的方式以其整体并入本文。
技术领域
[0003]
本发明涉及发光二极管显示装置，并且更具体地，涉及包括使用不同半导体的晶体管的发光二极管显示装置。


背景技术：

[0004]
近来，有机发光二极管显示装置已经用作用于显示图像的装置。
[0005]
因为有机发光二极管显示装置由于具有自发射特性而不需要另外的光源，所以可以减小其厚度和重量。此外，有机发光二极管显示装置具有高质量特性，比如低功耗、高亮度和高响应速度。
[0006]
一般来说，有机发光二极管显示装置包括：基板；设置在基板上的多个薄膜晶体管；设置在用于配置薄膜晶体管的布线之间的多个绝缘膜；以及与薄膜晶体管连接的有机发光二极管(oled)。oled可包括响应于从多个薄膜晶体管提供的电流而发射光的发射电致发光层。然而，由于使用多个薄膜晶体管来操作一个oled以发射光，因此存在减小像素所占的区的限制。


技术实现要素：

[0007]
本发明的示例性实施方式提供了一种发光二极管显示装置，该发光二极管显示装置包括：有机发光二极管，该有机发光二极管包括阳极电极；第一晶体管，该第一晶体管用于向有机发光二极管的阳极电极提供电流；第二晶体管，该第二晶体管用于将电压传输至第一晶体管的栅电极；第一电容器，该第一电容器用于存储传输至第一晶体管的栅电极的电压；以及第二电容器，该第二电容器设置在第二晶体管的第一电极与数据线之间，其中第二晶体管的第一电极直接连接至有机发光二极管的阳极电极。
[0008]
第二电容器可包括连接至第二晶体管的第一电极的第一电极和连接至数据线的第二电极，并且第二电容器的第一电极可连接至有机发光二极管的阳极电极。
[0009]
第一电容器可包括连接至第一晶体管的栅电极的第一电极和用于接收预定电压的第二电极。
[0010]
在第一电容器的第二电极处接收的预定电压可为初始化电压。
[0011]
第一晶体管可进一步包括用于接收驱动电压的第一电极和连接至有机发光二极管的阳极电极的第二电极。
[0012]
第一晶体管的第二电极可连接至阳极电极、第二电容器的第一电极和第二晶体管的第一电极。
[0013]
有机发光二极管可进一步包括用于接收驱动低电压的阴极电极，并且驱动电压和
驱动低电压可在发射时段中分别具有高电压和低电压。
[0014]
本发明的示例性实施方式提供了一种发光二极管显示装置，该发光二极管显示装置包括：基板；多晶半导体层，该多晶半导体层设置在基板上；第一栅绝缘膜，该第一栅绝缘膜覆盖多晶半导体层；第一栅电极，该第一栅电极设置在第一栅绝缘膜上并且与多晶半导体层的一部分重叠；第一层间绝缘膜，该第一层间绝缘膜覆盖第一栅电极；氧化物半导体层，该氧化物半导体层设置在第一层间绝缘膜上；第二栅绝缘膜，该第二栅绝缘膜覆盖氧化物半导体层的至少一部分；第二栅电极，该第二栅电极设置在第二栅绝缘膜上；第三层间绝缘膜，该第三层间绝缘膜覆盖第二栅电极；第一电容器的电极，该第一电容器的电极设置在第三层间绝缘膜上；第四层间绝缘膜，该第四层间绝缘膜覆盖第一电容器的电极；第一晶体管的第一电极和第二电极，该第一晶体管的第一电极和第二电极设置在第四层间绝缘膜上并分别电连接至多晶半导体层的第一区域和第二区域；第二晶体管的第一电极和第二电极，该第二晶体管的第一电极和第二电极设置在第四层间绝缘膜上并分别电连接至氧化物半导体层的第一区域和第二区域；钝化膜，该钝化膜覆盖第一晶体管的第一电极和第二电极以及第二晶体管的第一电极和第二电极，并且包括暴露第一晶体管的第二电极的第一开口；阳极电极，该阳极电极通过第一开口连接至第一晶体管的第二电极；以及隔壁，该隔壁包括第二开口，该第二开口暴露阳极电极的一部分，其中第一开口和第二开口在竖直方向上彼此重叠。
[0015]
第一开口可设置在第二开口中。
[0016]
第一电容器的电极和第一晶体管的第二电极可彼此重叠以形成第一电容器。
[0017]
发光二极管显示装置可进一步包括：第二电容器的电极，该第二电容器的电极与第一栅电极重叠，其中第一栅电极和第二电容器的电极形成第二电容器。
[0018]
第二晶体管的第二电极可电连接至第一晶体管的第二电极，并且第二晶体管的第一电极可电连接至第二电容器的电极。
[0019]
第一电容器和第二电容器可重叠。
[0020]
发光二极管显示装置可进一步包括：第二层间绝缘膜，该第二层间绝缘膜覆盖第二电容器的电极，其中第二电容器的电极可设置在第一层间绝缘膜上。
[0021]
发光二极管显示装置可进一步包括：第二晶体管的重叠层，该第二晶体管的重叠层与氧化物半导体层重叠，其中第二晶体管的重叠层可设置在第一层间绝缘膜上并被第二层间绝缘膜覆盖。
[0022]
第二电容器的电极可设置在第三层间绝缘膜上。
[0023]
发光二极管显示装置可进一步包括：重叠层，该重叠层设置在基板与多晶半导体层之间。
[0024]
发光二极管显示装置可进一步包括：有机发光层，该有机发光层设置在隔壁的第二开口中；阴极电极，该阴极电极覆盖有机发光层和隔壁；以及封装层，该封装层覆盖阴极电极。
[0025]
第二晶体管可与第一晶体管的多晶半导体层重叠。
[0026]
第三层间绝缘膜的上表面可以是平坦的。
[0027]
本发明的示例性实施方式提供了一种发光二极管显示装置，该发光二极管显示装置包括：发光二极管，该发光二极管包括阳极电极；第一晶体管，该第一晶体管用于向发光
二极管的阳极电极提供电流；第一电容器，该第一电容器用于存储电压；第二晶体管，该第二晶体管用于将第一电容器连接至第一晶体管，以使存储在第一电容器中的电压提供给第一晶体管；以及第二电容器，该第二电容器设置在第二晶体管的第一电极与数据线之间，并且直接连接至第二晶体管的第一电极和发光二极管的阳极电极。
[0028]
第一晶体管的第一电极可连接至驱动电压线，并且第二电容器可直接连接至第一晶体管的第二电极。
[0029]
第一晶体管可包括多晶半导体层，并且第二晶体管可包括氧化物半导体层。
附图说明
[0030]
图1示出根据本发明的示例性实施方式的有机发光二极管显示装置的像素的等效电路图。
[0031]
图2示出施加至图1的像素的信号的波形图。
[0032]
图3示出根据本发明的示例性实施方式的有机发光二极管显示装置的像素的截面图。
[0033]
图4显示顺序地示出根据图3的示例性实施方式的有机发光二极管显示装置的每一层的表。
[0034]
图5示出根据本发明的示例性实施方式的有机发光二极管显示装置的俯视图。
[0035]
图6示出根据比较例的有机发光二极管显示装置的俯视图。
[0036]
图7、图8、图9、图10和图11分别示出根据本发明的示例性实施方式的有机发光二极管显示装置的像素的截面图。
[0037]
图12示出根据本发明的另一示例性实施方式的有机发光二极管显示装置的像素的等效电路图。
[0038]
图13示出施加至图12的像素的信号的波形图。
具体实施方式
[0039]
在下文中，将参考所附附图更充分地描述本发明的示例性实施方式。如本领域技术人员将认识到的，所描述的实施方式可以以各种不同的方式来修改，并且因此，不应限于在本文阐述的实施方式。
[0040]
在整个说明书中，相同的附图标记可指示相同的元件。
[0041]
在附图中，为了清楚起见，层、膜、面板、区域等的厚度可被放大。
[0042]
应理解，当元件，比如层、膜、区域或基板，被称为在另一元件“上”时，其可直接在另一元件上，或者也可存在中间元件。
[0043]
此外，在整个说明书中，短语“在平面图中”可意指从顶部观察目标部分，并且短语“在截面图中”可意指从侧面观察通过竖直切割目标部分而形成的截面。
[0044]
现在将参考图1描述根据本发明的示例性实施方式的像素的电路结构。
[0045]
图1示出根据本发明的示例性实施方式的有机发光二极管显示装置的像素的等效电路图。
[0046]
根据本实施方式的有机发光二极管显示装置的像素包括第一晶体管t1和第二晶体管t2、存储电容器cst、输入电容器cpr和有机发光二极管oled。
[0047]
第一晶体管t1(在下文中也称为驱动晶体管t1)接收驱动电压elvdd(在下文中也称为第一驱动电压)，并且根据其栅电极处的电压将输出电流传输至有机发光二极管oled。驱动晶体管t1的栅电极连接至存储电容器cst的第一电极，并且根据存储在存储电容器cst的第一电极中的电压来确定驱动晶体管t1的输出电流。将驱动电压elvdd施加至驱动晶体管t1的第一电极，并且有机发光二极管oled的阳极电极连接至驱动晶体管t1的第二电极。驱动晶体管t1的第二电极也可连接至输入电容器cpr的第一电极和第二晶体管t2的第一电极。第二晶体管t2的第一电极在下文中也可被称为输入侧电极。驱动晶体管t1可为p型晶体管，并且当向其栅电极施加低电压时输出输出电流。
[0048]
第二晶体管t2(在下文中也称为开关晶体管)连接存储电容器cst的第一电极和输入电容器cpr的第一电极，并且将输入电容器cpr的第一电极的电压传输至存储电容器cst的第一电极。第二晶体管t2的栅电极连接至栅线，向该栅线施加扫描信号gw[n]，第二晶体管t2的第一电极(例如，输入侧电极)连接至输入电容器cpr的第一电极，并且第二晶体管t2的第二电极连接至存储电容器cst的第一电极。第二晶体管t2的第二电极在下文中也可被称为输出侧电极。除了输入电容器cpr的第一电极之外，第二晶体管t2的第一电极还可连接至驱动晶体管t1的第二电极和有机发光二极管oled的阳极电极。此外，除了存储电容器cst的第一电极之外，第二晶体管t2的第二电极还连接至驱动晶体管t1的栅电极。在此，第二晶体管t2可为p型晶体管，并且在向其栅电极施加低电压时导通。在本发明的一些示例性实施方式中，第二晶体管t2可为n型晶体管，将参照图12和图13对其进行描述。
[0049]
存储电容器cst由两个存储电容器电极(例如，第一电极和第二电极)和设置在它们之间的绝缘膜构成。存储电容器cst存储并维持通过第二晶体管t2传输至驱动晶体管t1的栅电极的电压。存储电容器cst的第一电极连接至驱动晶体管t1的栅电极和第二晶体管t2的第二电极(例如，输出侧电极)。初始化电压v
init
被施加至存储电容器cst的第二电极。
[0050]
数据线和像素(施加数据电压data至该像素)通过输入电容器cpr连接。输入电容器cpr由两个输入电容器电极(例如，其第一电极和第二电极)和插在它们之间的绝缘膜构成。输入电容器cpr的第一电极连接至第二晶体管t2的第一电极(例如，输入侧电极)，同时输入电容器cpr的第二电极连接至数据线。输入电容器cpr的第一电极也可连接至驱动晶体管t1的第二电极和有机发光二极管oled的阳极电极。当施加至输入电容器cpr的第二电极的数据电压data改变时，位于其相对侧的第一电极的电压也改变，并且第一电极的改变的电压通过第二晶体管t2被施加至驱动晶体管t1的栅电极和存储电容器cst的第一电极。换句话说，像素和数据线不直接连接，而是通过输入电容器cpr连接。在这种结构中，施加至数据线的数据电压data与实际传输至像素(例如，第二晶体管t2的第一电极(输入侧电极))的电压之间可能存在细微的差。由于这种结构，即使在第二晶体管t2处发生泄漏时，存储在存储电容器cst的第一电极中的电压也不会通过数据线泄漏。
[0051]
有机发光二极管oled包括阳极电极、阴极电极以及插在它们之间的有机发光层。阳极电极连接至驱动晶体管t1的第二电极，并且阴极电极接收驱动低电压elvss(在下文中也称为第二驱动电压)。有机发光二极管oled的阳极电极也可连接至输入电容器cpr的第一电极和第二晶体管t2的第一电极。
[0052]
现在将参考图2描述以上描述的施加至图1的结构的像素的信号。
[0053]
图2示出施加至图1的像素的信号的波形图。
[0054]
如图2中所示，可将施加至像素的信号划分为初始化时段(initial)、补偿时段(vth comp)、编程时段(programming)和发射时段(emission)。在图2中，进一步包括编程时段中包括的导通偏置时段(on-bias)和保持时段(hold和hold 2)。
[0055]
首先，将描述导通偏置时段。导通偏置时段是用于终止发射时段的时段，并且在此时段中，施加用于防止有机发光二极管oled发射光的信号。换句话说，根据图2，驱动低电压elvss改变为高电压电平，并且初始化电压v
init
改变为低电压电平，并且然后，初始化电压v
init
改变为高电压电平。其它电压(例如，驱动电压elvdd、扫描信号gw[n]和数据电压data)在发射时段中不变化。换句话说，驱动电压elvdd维持在高电压，扫描信号gw[n]维持在栅截止电压(例如，高电压)，并且数据电压data维持在对应于接地电压或参考电压的恒定电压。
[0056]
在导通偏置时段中，驱动低电压elvss改变为具有高电压电平，从而使驱动电压elvdd与驱动低电压elvss之间的电压关系逆转。例如，驱动电压elvdd设定为高于驱动低电压elvss，以使电流流入有机发光二极管oled中；然而，当电压关系逆转时，电流不会流动通过有机发光二极管oled，使得发射时段可终止。换句话说，当阳极电极具有高电压并且阴极电极具有低电压时，电流从阳极电极施加至阴极电极，并且因此有机发光二极管oled根据电流的量来发射光。然而，当电压改变为相反方向时，换句话说，当阴极电极具有高电压时，有机发光二极管oled可不发射光。因此，在导通偏置时段中，施加高电压作为驱动低电压elvss，以使有机发光二极管oled的发射时段终止。
[0057]
然后，初始化时段进行。在初始化时段中，驱动电压elvdd改变为低电压电平，并且扫描信号gw[n]改变为低电压(其为栅导通电压)。另外，初始化电压v
init
可如同在导通偏置时段中一样改变为低电压，并且然后可改变回到高电压电平。在这种情况下，驱动低电压elvss维持在高电压电平，并且数据电压data维持在恒定电压(例如，接地电压或参考电压)。
[0058]
在初始化时段中，栅导通电压被施加至扫描信号gw[n]，使得第二晶体管t2导通，以将驱动晶体管t1的栅电极电连接至驱动晶体管t1的第二电极。在这种情况下，导通的第二晶体管t2可充当电阻器，以使驱动晶体管t1的栅电极和第二电极处的电压可彼此不同。换句话说，存储电容器cst的第一电极的电压和输入电容器cpr的第一电极的电压可彼此不同。在这种情况下，由于驱动电压elvdd和初始化电压v
init
改变为低电压，因此驱动晶体管t1的栅电极的电压(例如，存储电容器cst的第一电极处的电压)也改变为低电压。因此，驱动晶体管t1的第一电极处的电压可具有比驱动晶体管t1的第二电极的电压(例如，输入电容器cpr的第一电极处的电压)更低的电压。之后，初始化电压v
init
再次改变为高电压，并且初始化时段结束。
[0059]
随后，补偿时段进行，并且在这种情况下，驱动电压elvdd改变为高电压，并且维持其它电压。换句话说，扫描信号gw[n]维持在栅导通电压(低电压)，初始化电压v
init
维持在高电压，驱动低电压elvss维持在高电压电平，并且数据电压data维持在恒定电压(例如，接地电压或参考电压)。
[0060]
在补偿时段中，根据在初始化时段中设定的驱动晶体管t1的栅电极的电压(例如，存储电容器cst的第一电极处的电压)与驱动电压elvdd的高电压之间的差，驱动晶体管t1向其第二电极输出电流。然而，由于驱动低电压elvss具有高电压，因此电流不会流动至有机发光二极管oled，并且驱动低电压elvss通过导通的第二晶体管t2被施加至驱动晶体管
t1的栅电极(以及存储电容器cst的第一电极)。在这种情况下，当驱动晶体管t1的栅电极与第二电极之间的电压差是驱动晶体管t1的阈值电压vth时，驱动晶体管t1不输出电流。这是因为在驱动晶体管t1的半导体层中的第二电极侧处未形成沟道，使得不形成电流可流动通过的路径。换句话说，在补偿时段中，驱动晶体管t1可最初输出电流，但是在预定时间之后，由于驱动晶体管t1的栅电极与第二电极之间的电压差对应于驱动晶体管t1的阈值电压vth，因此不输出电流。因此，可将比驱动晶体管t1的第二电极(或输入电容器cpr的第一电极)的电压低阈值电压vth的电压存储在存储电容器cst的第一电极中。
[0061]
在驱动晶体管t1不输出电流之后，驱动电压elvdd改变回到低电压，并且扫描信号gw[n]改变为栅截止电压(例如，高电压)。
[0062]
然后，编程时段进行。编程时段是其中数据电压data被存储在存储电容器cst的第一电极中并且扫描信号gw[n]被顺序地施加至栅线的时段。另外，根据施加扫描信号gw[n]所处的时序，将待写入相应像素的数据电压data施加至数据线。例如，在编程时段中，在驱动电压elvdd改变为低电压之后的预定时段(例如，第一保持时段hold)之后，将扫描信号gw[n]顺序地施加至每条栅线。在这种情况下，初始化电压v
init
维持在高电压，并且驱动低电压elvss也维持在高电压。因此，在第一保持时段中，驱动电压elvdd维持在低电压，驱动低电压elvss维持在高电压，并且初始化电压v
init
维持在高电压。
[0063]
在这种情形下，顺序的扫描信号gw[n]被施加至栅线，并且因此，在栅导通电压(其为低电压)被顺序地施加至栅线的同时，栅导通电压可能不在两条或更多条栅线上彼此重叠。
[0064]
当栅导通电压被施加至特定栅线(例如第一栅线)时，待施加至连接至第一栅线的像素的数据电压data被施加至数据线。当数据电压data在数据线处改变时，输入电容器cpr的第一电极的电压也改变，并且在这种情况下，第二晶体管t2导通时的电压被传输至存储电容器cst的第一电极并被存储(例如，写入)。换句话说，在图1的结构中，由于第二晶体管t2导通，因此根据数据电压data而改变的输入电容器cpr的第一电极的电压穿过第二晶体管t2，并且然后被传输至存储电容器cst的第一电极并存储在存储电容器cst的第一电极中。向扫描信号gw[n]施加栅导通电压(例如，低电压)的时段被称为1h，并且在1h之前和之后施加栅截止电压(例如，高电压)。在本发明的一些示例性实施方式中，根据第二晶体管t2是p型晶体管或是n型晶体管，栅导通电压可改变为高电压。连接至同一栅线的所有的第二晶体管t2同时导通，并且在1h之后，栅导通电压被施加至下一条栅线。
[0065]
在将数据电压data存储在存储电容器cst中之后，接着是第二保持时段hold 2。换句话说，维持存储在存储电容器cst中的电压直到发射时段。尽管施加至数据线的数据电压data在第二保持时段期间改变，但是由于第二晶体管t2已经截止，因此存储电容器cst的第一电极的电压维持不变。
[0066]
此后，发射时段进行。在发射时段中，驱动电压elvdd和驱动低电压elvss改变为具有其中电流可流动至有机发光二极管oled的电压关系。换句话说，驱动电压elvdd改变为高电压，并且驱动低电压elvss改变为低电压。在这种情况下，初始化电压v
init
维持在高电压，在栅线处维持栅截止电压(例如，高电压)，并且数据电压data维持在恒定电压(例如，接地电压或参考电压)。
[0067]
从驱动晶体管t1输出的电流的量由驱动电压elvdd的高电压与存储电容器cst的
第一电极的电压之间的电压差确定，换句话说，由驱动晶体管t1的第一电极与栅电极之间的电压差确定，并且电流被传输至有机发光二极管oled。在这种情况下，由于第二晶体管t2被截止，因此驱动晶体管t1的输出电流仅被传输至有机发光二极管oled，并且由有机发光二极管oled发射的光的亮度根据电流的量来确定。
[0068]
换句话说，根据流动通过有机发光二极管oled的电流的量来确定由有机发光二极管oled发射的光的亮度。由于流动通过有机发光二极管oled的电流是驱动晶体管t1的输出电流，因此输出电流根据驱动晶体管t1的栅电极的电压而改变。因此，可通过调节驱动晶体管t1的栅电极的电压来控制有机发光二极管oled的亮度。由于驱动晶体管t1的栅电极的电压通过输入电容器cpr从数据线传输，因此有机发光二极管oled的亮度可通过调节数据线的电压(例如，数据电压data)来控制。
[0069]
在针对所有的像素的编程时段完成之后，可针对所有的像素同时进行发射时段。因此，所有的像素可在同一时间发射光。在本发明的一些示例性实施方式中，像素可被分成两个或更多个组，并且每个组可具有发射时段。
[0070]
驱动电压elvdd的高电压值和低电压值可与驱动低电压elvss的高电压值和低电压值不同。然而，在本发明的一些示例性实施方式中，设定一个高电压和一个低电压，并且驱动电压elvdd和驱动低电压elvss可与那些电压一起使用。另外，还可使用与驱动电压elvdd或驱动低电压elvss的高电压和低电压相同的初始化电压v
init
的高电压和低电压。
[0071]
在本发明的一些示例性实施方式中，可根据调整初始化电压v
init
的方法来执行发射时段的操作。在这些实施方式中，在发射时段期间初始化电压v
init
改变的同时，存储电容器cst的第一电极的电压改变以设定驱动晶体管t1以使电流流动。换句话说，在发射时段之前，尽管不允许电流在驱动晶体管t1中流动的电压被施加至驱动晶体管t1的栅电极，但是随着初始化电压v
init
改变，存储电容器cst的第一电极的电压可改变以操作驱动晶体管t1。在这些实施方式中，初始化电压v
init
可改变为具有比发射时段进行时的电压更低的电平。这进一步降低了驱动晶体管t1的栅电极的电压，因为驱动晶体管t1是p型晶体管。在这种情况下，驱动电压elvdd和驱动低电压elvss可分别维持在高电压和低电压。
[0072]
在本发明的一些示例性实施方式中，可省略图2中所示的时段中的至少一个。
[0073]
根据图1的结构，其中通过输入电容器cpr将数据电压data施加至像素，即使在第二晶体管t2中发生泄漏电流，也不会发生泄漏至像素的外部的电流。换句话说，在其中数据线和像素直接连接的结构中，当在像素中发生泄漏电流时，发生通过数据线泄漏至外部的电流。在这种情况下，像素包括另外的补偿晶体管以防止这发生。然而，在本实施方式中，由于像素具有其中像素通过输入电容器cpr连接至数据线的结构，因此可能不需要另外的晶体管，并且因此可减小像素所占的区。因此，如图1中所示，即使当仅包括两个晶体管t1和t2时，一个像素也可在没有前述的电流泄漏的情况下操作。
[0074]
与图1的实施方式不同，驱动晶体管t1的第二电极可仅连接至有机发光二极管oled的阳极电极，并且可不连接至输入电容器cpr的第一电极和第二晶体管t2的第一电极。在这种情况下，可进一步包括可周期性地初始化有机发光二极管oled的阳极电极的元件，比如另外的晶体管。
[0075]
现在将参考图3描述如上所述的图1的像素电路，图3示出特定的堆叠结构。图1的像素电路可具有各种堆叠结构，并且图3示出其中一种堆叠结构的截面图。
[0076]
图3示出根据本发明的示例性实施方式的有机发光二极管显示装置的像素的截面图。
[0077]
根据本实施方式的有机发光二极管显示装置可包括刚性基板(比如玻璃)或由柔性材料(比如塑料或聚酰亚胺(pi))形成的基板。图3示出其中基板110由柔性材料形成的示例。
[0078]
缓冲层111设置在基板110上。缓冲层111可包括无机绝缘材料，比如氧化硅、氮化硅或氧化铝等。可在柔性基板110与缓冲层111之间进一步形成包括无机绝缘材料或有机绝缘材料(比如聚酰亚胺)的屏障层。另外，当使用柔性基板110时，可形成两个或更多个基板110，并且在这种情况下，可形成两个或更多个缓冲层111或屏障层。然而，为了简单起见，图3仅示出一个基板110和一个缓冲层111。
[0079]
驱动晶体管t1中包括的半导体层130(在下文中也称为多晶半导体层)形成在缓冲层111上。驱动晶体管t1中包括的半导体层130由多晶半导体形成。半导体层130包括稍后将描述的与栅电极121重叠的沟道区域以及位于其相对侧处的第一区域和第二区域。
[0080]
覆盖多晶半导体层130的第一栅绝缘膜141设置在多晶半导体层130上。
[0081]
驱动晶体管t1的栅电极121(在下文中也称为第一栅电极)形成在第一栅绝缘膜141上。驱动晶体管t1的沟道位于驱动晶体管t1的栅电极121与半导体层130重叠的区处。除其沟道之外，半导体层130可被掺杂。
[0082]
驱动晶体管t1的栅电极121还充当存储电容器cst的第一电极。
[0083]
提供第一层间绝缘膜161以覆盖驱动晶体管t1的栅电极121和所暴露的第一栅绝缘膜141。
[0084]
第二晶体管t2的重叠层126和存储电容器cst的第二电极122形成在第一层间绝缘膜161上。第二电极122在下文中也可被称为存储电容器cst的电极。
[0085]
存储电容器cst的第二电极122和驱动晶体管t1的栅电极121彼此重叠，并且与位于它们之间的第一层间绝缘膜161一起形成存储电容器cst。初始化电压v
init
被施加至存储电容器cst的第二电极122。在本发明的一些示例性实施方式中，存储电容器cst的第二电极122可与用于向其施加初始化电压v
init
的线(例如，初始化线)整体地形成。
[0086]
第二晶体管t2的重叠层126形成在待形成第二晶体管t2的半导体层135的区处。另外，第二晶体管t2的重叠层126与第二晶体管t2的半导体层135的沟道重叠，并且可与位于沟道的相对侧处的第一区域和第二区域的至少一部分重叠。在本发明的一些示例性实施方式中，第二晶体管t2的重叠层126可接收恒定电平的电压，可电连接至第二晶体管t2的一个电极，可接收驱动电压elvdd或驱动低电压elvss，或者可浮动。第二晶体管t2的重叠层126用于确保第二晶体管t2的沟道特性，以增加第二晶体管t2的可靠性。
[0087]
第二层间绝缘膜162位于第二晶体管t2的重叠层126、存储电容器cst的第二电极122以及被重叠层126和第二电极122暴露的第一层间绝缘膜161上。
[0088]
在第二层间绝缘膜162上，形成第二晶体管t2的半导体层135、第二栅绝缘膜142、第二晶体管t2的栅电极125以及连接部分176和178。半导体层135也可被称为氧化物半导体层，并且栅电极125也可被称为第二栅电极。第二晶体管t2的栅电极125以及连接部分176和178可由相同的材料形成。
[0089]
第二晶体管t2的半导体层135形成在与第二晶体管t2的重叠层126的至少一部分
重叠的区处，并且由氧化物半导体形成。第二晶体管t2的半导体层135包括稍后将描述的与第二晶体管t2的栅电极125重叠的沟道区域以及位于其相对侧处的第一区域和第二区域。第二晶体管t2的半导体层135的第一区域和第二区域可被掺杂。包括氧化物半导体的第二晶体管t2可通过掺杂而具有n型晶体管或p型晶体管的特性。
[0090]
通过在第二晶体管t2的半导体层135中使用氧化物半导体，可减小第二晶体管t2的泄漏电流特性。换句话说，在使用多晶半导体(比如驱动晶体管t1)的情况下，可能不容易维持写入存储电容器cst中的电压，因为泄漏电流相对大。然而，通过使用氧化物半导体，容易维持存储电容器cst的电压。因此，不需要使用利用另外的晶体管以防止泄漏电流的结构。
[0091]
第二晶体管t2的第二栅绝缘膜142和栅电极125在第二晶体管t2的半导体层135的沟道上顺序地形成。在本实施方式中，第二栅绝缘膜142仅位于第二晶体管t2的半导体层135的沟道上，换句话说，仅位于第二晶体管t2的栅电极125下方。在图3的实施方式中，当蚀刻第二晶体管t2的栅电极125时，由于第二栅绝缘膜142也被蚀刻，因此其与第二晶体管t2的栅电极125具有相同的平面形状。然而，在本发明的一些示例性实施方式中，第二栅绝缘膜142可覆盖第二晶体管t2的全部的半导体层135，以及全部的所暴露的第二层间绝缘膜162。
[0092]
第二晶体管t2的栅电极125可电连接至栅线(向该栅线施加扫描信号gw[n])，并且在本实施方式中可具有整体形成的结构。
[0093]
另外，两个连接部分176和178位于第二层间绝缘膜162的上部分处并且位于驱动晶体管t1所处的位置处。第一连接部分176通过在第一栅绝缘膜141、第一层间绝缘膜161和第二层间绝缘膜162中形成的开口连接至半导体层130的第一区域。第二连接部分178通过在第一栅绝缘膜141、第一层间绝缘膜161和第二层间绝缘膜162中形成的开口连接至半导体层130的第二区域。两个连接部分176和178被另外地形成以辅助驱动晶体管t1的第一电极175和第二电极177分别连接至半导体层130的第一区域和第二区域，但是在本发明的一些示例性实施方式中，可省略它们。然而，在本发明的一些示例性实施方式中，与图3不同，驱动晶体管t1的第一电极175和第二电极177可通过包括更多的连接部分而分别连接至半导体层130的第一区域和第二区域。两个连接部分176和178可与在稍后将描述的隔壁300中形成的开口301所占的区的至少一部分重叠，或者可位于开口301中。这可减小像素所占的区。
[0094]
第三层间绝缘膜163形成在第二晶体管t2的半导体层135、第二栅绝缘膜142、第二晶体管t2的栅电极125、连接部分176和178以及所暴露的第二层间绝缘膜162上。第三层间绝缘膜163可由无机绝缘材料(比如氧化硅或氮化硅)形成，并且可比第一层间绝缘膜161和第二层间绝缘膜162厚。在本发明的一些示例性实施方式中，第三层间绝缘膜163可形成为氮化硅膜和氧化硅膜的双层。由于将在第三层间绝缘膜163上形成输入电容器cpr和有机发光二极管oled，因此由于在第三层间绝缘膜163下面的下电极和半导体层的结构，可发生大的阶梯。大的阶梯可导致输入电容器cpr和有机发光二极管oled的电极移位。因此，为了去除阶梯，第三层间绝缘膜163可形成为厚的，并且然后通过化学机械抛光(cmp)而平坦化。在图3中，示出具有通过cmp工艺平坦化的上表面的第三层间绝缘膜163，并且在其位置处示出cmp。如图3中示出，由于第三层间绝缘膜163的上表面被平坦化，因此可在无阶梯的情况下
形成输入电容器cpr和有机发光二极管oled。
[0095]
输入电容器cpr的第二电极179(在下文中也称为输入电容器cpr的电极)形成在第三层间绝缘膜163上。输入电容器cpr的第二电极179电连接至数据线以接收数据电压data。在本发明的一些示例性实施方式中，第二电极179可与数据线整体地形成。
[0096]
第四层间绝缘膜164位于输入电容器cpr的第二电极179和所暴露的第三层间绝缘膜163上。
[0097]
驱动晶体管t1的第一电极175、驱动晶体管t1的第二电极177、第二晶体管t2的第一电极171和第二晶体管t2的第二电极173形成在第四层间绝缘膜164上。
[0098]
驱动晶体管t1的第一电极175通过在第三层间绝缘膜163和第四层间绝缘膜164中形成的开口连接至第一连接部分176，并且因此连接至半导体层130的第一区域。可将驱动电压elvdd施加至驱动晶体管t1的第一电极175，并且驱动晶体管t1可电连接至施加驱动电压elvdd的布线(例如，驱动电压线)，或者驱动晶体管t1可与该布线整体地形成。
[0099]
驱动晶体管t1的第二电极177通过在第三层间绝缘膜163和第四层间绝缘膜164中形成的开口连接至第二连接部分178，并且因此连接至半导体层130的第二区域。另外，驱动晶体管t1的第二电极177与输入电容器cpr的第二电极179重叠以形成输入电容器cpr。此外，参考图3，通过重叠形成的输入电容器cpr和存储电容器cst在竖直方向上彼此重叠。因此，减小了电容器所占的区。
[0100]
第二晶体管t2的第一电极171通过在第三层间绝缘膜163和第四层间绝缘膜164中形成的开口连接至第二晶体管t2的半导体层135的第一区域。另外，图3示出第二晶体管t2的第一电极171通过虚线ba电连接至存储电容器cst的第二电极122。
[0101]
第二晶体管t2的第二电极173通过在第三层间绝缘膜163和第四层间绝缘膜164中形成的开口连接至第二晶体管t2的半导体层135的第二区域。另外，图3示出第二晶体管t2的第二电极173通过虚线bb电连接至驱动晶体管t1的第二电极177。
[0102]
钝化膜180形成在驱动晶体管t1的第一电极175和第二电极177、第二晶体管t2的第一电极171和第二电极173以及所暴露的第四层间绝缘膜164上。
[0103]
钝化膜180包括暴露驱动晶体管t1的第二电极177的开口181(在下文中也称为第一开口)。
[0104]
阳极电极191形成在钝化膜180上，并且阳极电极191通过开口181连接至驱动晶体管t1的第二电极177。阳极电极191可包括透明导电材料或金属材料，并且可具有包括透明导电材料和金属材料中的两种或更多种的多层结构。在本发明的一些示例性实施方式中，包括阳极电极191的有机发光二极管oled可根据所发射的光而形成为具有不同厚度。换句话说，红色有机发光二极管oled中包括的阳极电极191的厚度、绿色有机发光二极管oled中包括的阳极电极191的厚度以及蓝色有机发光二极管oled中包括的阳极电极191的厚度可彼此不同。在本发明的一些示例性实施方式中，红色有机发光二极管oled中包括的阳极电极191的厚度可以是最厚的，随后是蓝色有机发光二极管oled中包括的阳极电极191的厚度，并且然后是绿色有机发光二极管oled中包括的阳极电极191的厚度。可通过在金属层上存在或不存在透明导电材料(比如ito(氧化铟锡)或izo(氧化铟锌))或通过控制透明导电材料的厚度来改变各个阳极电极191之间的厚度差。
[0105]
在阳极电极191和所暴露的钝化膜180上，形成具有分隔有机发光二极管oled的发
光区域的开口301(在下文中也称为第二开口)的隔壁300。开口301暴露阳极电极191的一部分，并且在开口301中形成有机发光层350。在本发明的一些示例性实施方式中，间隔件可进一步形成在隔壁300上或与隔壁300位于同一层上。
[0106]
阴极电极270形成在隔壁300和有机发光层350上。阴极电极270接收驱动低电压elvss。
[0107]
在图3中，位于隔壁300中的开口301和位于钝化膜180中的开口181在竖直方向上彼此重叠(在下文中这也被称为开口的竖直重叠结构)。
[0108]
另外，位于隔壁300中的开口301和从驱动晶体管t1的半导体层130的第二区域至第二电极177的开口在竖直方向上彼此重叠。从驱动晶体管t1的半导体层130的第二区域至第二电极177的开口对应于在图3中连接半导体层130的第二区域和第二连接部分178的开口以及连接第二连接部分178和第二电极177的开口。
[0109]
另外，连接驱动晶体管t1的半导体层130的第二区域和第二电极177的第二连接部分178也设置在阳极电极191内部。换句话说，阳极电极191和第二连接部分178在竖直方向上重叠。
[0110]
如上所述，由于开口301和181之间的竖直重叠结构，减小了像素所占的区。
[0111]
另外，在图3的实施方式中，存储电容器cst和输入电容器cpr在竖直方向上也彼此重叠(其在下文中也称为电容器的竖直重叠结构)。换句话说，通过使存储电容器cst的第二电极122和驱动晶体管t1的栅电极121重叠而形成存储电容器cst。通过使输入电容器cpr的第二电极179和驱动晶体管t1的第二电极177重叠，在存储电容器cst上形成输入电容器cpr。这样，存储电容器cst和输入电容器cpr存在于彼此上方和下面并且具有重叠部分。由于电容器的竖直重叠结构，也减小了像素所占的区。
[0112]
上述竖直重叠结构可减小像素所占的区。将参考图5和图6进一步描述根据开口的竖直重叠结构的区减小。
[0113]
另外，保护有机发光二极管oled的封装层可设置在阴极电极270上。封装层可接触阴极电极270，或者由于另外形成覆盖层和功能层而可与阴极电极270间隔开。封装层可以是其中无机膜和有机膜堆叠的薄膜封装层，并且可包括由无机膜、有机膜和无机膜形成的三层。
[0114]
在根据图1和图3中所示的实施方式的有机发光二极管显示装置的像素中，由于数据电压data由输入电容器cpr传输，因此即使在像素中发生泄漏电流，泄漏电流也不会通过数据线泄漏至外部。因此，即使通过形成除了这两个晶体管之外的晶体管没有阻止泄漏电流，像素也可适当地操作。另外，由于第二晶体管t2使用氧化物半导体以减小泄漏电流，而不是第二晶体管t2使用多晶半导体，因此可以不进一步形成额外的补偿晶体管。
[0115]
如上所述，不包括另外的补偿晶体管，并且像素中仅包括两个晶体管，并且因此可以显著减小像素所占的区。
[0116]
另外，参考图3，因为钝化膜180的暴露阳极电极191的开口181与隔壁300的开口301(其为其中有机发光二极管oled发射光的区)竖直地重叠，所以减小了像素所占的区。此外，在本发明的一些示例性实施方式中，由于连接驱动晶体管t1的第二电极177和半导体层130的第二区域的开口和/或第二连接部分178形成，同时与隔壁300的开口301重叠，因此可进一步减小像素所占的区。
[0117]
因此，可以制造具有高的每英寸像素数(ppi)的有机发光二极管显示装置。另外，可以形成高分辨率的有机发光二极管显示装置。
[0118]
在下文中，将参考图4描述图3中使用的各个构成元件的制造顺序。
[0119]
图4是顺序地示出根据本发明的示例性实施方式的有机发光二极管显示装置的各个层的表。
[0120]
在图4中，左边的术语代表呈英文缩写的各个层的名称，并且右边的术语代表与图3中的各个层对应的构成元件的附图标记。
[0121]
首先，barrier/pi是指柔性基板110，并且表示由柔性材料形成的层(比如屏障层和pi)位于基板110上。在这种情况下，屏障层可由各种无机绝缘材料形成，并且可包括氧化硅或氮化硅，并且在本发明的一些示例性实施方式中，其可包括非晶半导体或者可用无机绝缘材料形成为多个层。在本文中，聚酰亚胺(pi)可形成为具有5μm至20μm的厚度，并且与其一起形成的无机绝缘材料层或非晶半导体层可具有至的厚度。
[0122]
在barrier/pi上面的buffer是指缓冲层111，并且其可由无机绝缘材料(比如氧化硅或氮化硅)形成，并且在本发明的一些示例性实施方式中，无机绝缘材料可形成为多个层。所用的无机绝缘材料可为至厚。
[0123]
在buffer上面的act是指多晶半导体层，换句话说，是指驱动晶体管t1的半导体层130。可通过非晶半导体的结晶化工艺来形成多晶半导体。多晶半导体层可形成为130。可通过非晶半导体的结晶化工艺来形成多晶半导体。多晶半导体层可形成为至厚。
[0124]
在act上面的gi是指第一栅绝缘膜141，并且第一栅绝缘膜141由无机绝缘材料(比如氧化硅或氮化硅)形成。第一栅绝缘膜141可具有至的厚度。
[0125]
在gi上面的gat1是指第一栅导电层，并且包括图3中的驱动晶体管t1的栅电极121。第一栅导电层可由各种金属(比如钼(mo)、钛(ti)、铜(cu)和铝(al))形成，并且可形成为包括各种金属的多个层。第一栅导电层可具有至的厚度。
[0126]
在gat1上面的ild1是指第一层间绝缘膜161，并且可由无机绝缘材料(比如氧化硅或氮化硅)形成。第一层间绝缘膜161可具有至的厚度。
[0127]
在ild1上面的gat2是指第二栅导电层，并且包括图3中的第二晶体管t2的重叠层126和存储电容器cst的第二电极122。第二栅导电层可由各种金属(比如钼(mo)、钛(ti)、铜(cu)和铝(al))形成，并且可形成为包括各种金属的多个层。第二栅导电层可具有(cu)和铝(al))形成，并且可形成为包括各种金属的多个层。第二栅导电层可具有至的厚度。
[0128]
在gat2上面的ild2是指第二层间绝缘膜162，并且可由无机绝缘材料(比如氧化硅或氮化硅)形成。第二层间绝缘膜162可具有至的厚度。
[0129]
在ild2上面的oxide是指氧化物半导体层，并且包括图3中的第二晶体管t2的半导体层135。氧化物半导体可包括各种材料，并且可由igzo(氧化铟镓锌)形成。氧化物半导体层可具有至的厚度。
[0130]
在oxide上面的gi2是指第二栅绝缘膜142，并且可由无机绝缘材料(比如氧化硅或氮化硅)形成。第二栅绝缘膜142可具有至的厚度。
[0131]
在gi2上面的gat3是指第三栅导电层，并且包括第二晶体管t2的栅电极125以及连接部分176和178。第三栅导电层可由各种金属(比如钼(mo)、钛(ti)、铜(cu)和铝(al))形
成，并且可形成为包括各种金属的多个层。第三栅导电层可具有至的厚度。
[0132]
在gat3上面的ild3是指第三层间绝缘膜163，并且可由无机绝缘材料(比如氧化硅或氮化硅)形成，并且可使用该无机绝缘材料形成为多个层。第三层间绝缘膜163可具有至的厚度。在本发明的一些示例性实施方式中，第三层间绝缘膜163可形成为氮化硅膜和氧化硅膜的双膜。另外，在堆叠第三层间绝缘膜163之后，可另外地执行cmp工艺以消除阶梯。通过cmp工艺，第三层间绝缘膜163的上表面被平坦化，并且因此消除了由于位于第三层间绝缘膜163下面的电极和半导体层所致的阶梯。
[0133]
在ild3上面的dat1是指第一数据导电层，并且包括图3中的输入电容器cpr的第二电极179。第一数据导电层可由各种金属(比如钼(mo)、钛(ti)、铜(cu)和铝(al))形成，并且可形成为包括各种金属的多个层。第一数据导电层可具有至的厚度。
[0134]
在dat1上面的ild4是指第四层间绝缘膜164，并且可由无机绝缘材料(比如氧化硅或氮化硅)形成，并且可使用该无机绝缘材料形成为多个层。第四层间绝缘膜164可具有至的厚度。
[0135]
在ild4上面的dat2是指第二数据导电层，并且包括驱动晶体管t1的第一电极175和第二电极177以及第二晶体管t2的第一电极171和第二电极173。第二数据导电层可由各种金属(比如钼(mo)、钛(ti)、铜(cu)和铝(al))形成，并且可形成为包括各种金属的多个层。第二数据导电层可具有至的厚度。
[0136]
在dat2上面的via是指钝化膜180，并且钝化膜180可形成为包括有机材料，并且可由各种有机材料(比如聚酰亚胺(pi))形成。钝化膜180可具有至的厚度。
[0137]
在via上面的pxl是指像素电极层，并且包括图3中的阳极电极191。像素电极层可包括透明导电材料(比如ito)，并且可形成为具有包括银(ag)和各种金属(例如，铝(al)、钼(mo)、钛(ti)、铜(cu)等)的多层结构。像素电极层可具有至的厚度。
[0138]
在pxl上面的pdl是指隔壁300，并且在pdl上面的spc可单独形成或与隔壁300一起形成为间隔件。隔壁300和间隔件可由各种有机材料(比如聚酰亚胺(pi))形成。隔壁300可具有至的厚度，并且间隔件可具有至的厚度。
[0139]
如上所述，第一栅导电层、第二栅导电层和第三栅导电层可包括相同的材料，并且第一数据导电层和第二数据导电层也可包括相同的材料。在本发明的一些示例性实施方式中，栅导电层中包括的材料和数据导电层中包括的材料可彼此不同。
[0140]
如图4中所示，由于根据本实施方式的像素的结构形成，同时在竖直方向上重叠，因此减小了像素所占的区，并且因此形成像素的每英寸像素数(ppi)增加。因此，增加了有机发光二极管显示装置的分辨率。
[0141]
如上所述，减小了基于竖直结构形成的像素所占的区。因此，ppi增加，这将参考图5和图6进行描述。
[0142]
图5示出根据本发明的示例性实施方式的有机发光二极管显示装置的俯视图，并且图6示出根据比较例的有机发光二极管显示装置的俯视图。
[0143]
对应于比较例的图6示出其中隔壁300的开口301和钝化膜180的开口181不竖直重叠的结构。因此，可以看出，阳极电极191形成得宽，因为阳极电极191具有延伸的部分191-1并且连接两个开口181和301。
[0144]
相比之下，在图5中，隔壁300的开口301和钝化膜180的开口181彼此竖直重叠，并且因此阳极电极191不需要如图6中所示进一步包括另外延伸的部分191-1。换句话说，图5的阳极电极191不具有如同图6的阳极电极191一样的突出部分。因此，图5的阳极电极191所占的区减小。
[0145]
由于在相邻像素的阳极电极191之间不应发生短路，因此相邻像素形成为在它们之间具有预定间隔。换句话说，在图5中，阳极电极191以da的间隔形成。
[0146]
相比之下，在示出比较例的图6中，由于形成间隔dc以使不会由于阳极电极191的延伸的部分191-1而发生短路，因此阳极电极191之间的距离形成为db间隔，该db间隔大于图5中的da间隔。因此，在图5中，与图6相比，每英寸像素数(ppi)进一步增加。
[0147]
在本文中参考图7至图11描述与上述实施方式有关的修改的实施方式。
[0148]
图7至图11分别示出根据本发明的示例性实施方式的有机发光二极管显示装置的像素的截面图。
[0149]
首先，与图3不同，图7示出其中形成在钝化膜180中的开口181完全在形成在隔壁300中的开口301内部形成的示例。换句话说，参考图3和图5，形成在钝化膜180中的开口181的至少一部分可位于形成在隔壁300中的开口301外部，而参考图7，在钝化膜180中形成的全部开口181都在形成在隔壁300中的开口301内部形成。
[0150]
根据图7的实施方式，从驱动晶体管t1的半导体层130的第二区域至第二电极177的开口也完全在形成在隔壁300中的开口301内部形成。从驱动晶体管t1的半导体层130的第二区域至第二电极177的开口对应于在图3中连接半导体层130的第二区域和第二连接部分178的开口以及连接第二连接部分178和第二电极177的开口。
[0151]
另外，除了形成在钝化膜180中的开口181之外，连接驱动晶体管t1的半导体层130的第二区域和第二电极177的第二连接部分178也可完全设置在阳极电极191中。
[0152]
因此，与图3的实施方式相比，图7的实施方式可进一步减小阳极电极191的区以形成更紧凑的结构。
[0153]
作为参考，在图7中，阳极电极191的宽度被绘制为比图3的阳极电极191的宽度更宽，以便更清楚地显示竖直重叠结构，但是这并不意味着阳极电极191的尺寸大于图3的阳极电极191的尺寸。例如，图7的阳极电极191只是绘制得更大以显示其下部分的结构。
[0154]
下面将描述图8的实施方式。
[0155]
与图3的实施方式不同，图8示出其中在驱动晶体管t1的半导体层130下方的基板110上方进一步包括另外的重叠层123。
[0156]
将如下描述相关部分。
[0157]
在图8的实施方式中，屏障层112位于柔性基板110上。屏障层112可由无机绝缘材料形成，或者可具有由无机绝缘材料形成的多层结构。
[0158]
另外的重叠层123设置在屏障层112上。另外的重叠层123可与驱动晶体管t1的半导体层130的沟道重叠，并且可与驱动晶体管t1的第一区域和第二区域的至少一部分重叠。
[0159]
缓冲层111位于另外的重叠层123上，并且缓冲层111上方的结构与图3的结构相同。
[0160]
在此，另外的重叠层123可接收恒定电平的电压，可电连接至驱动晶体管t1的电极，可接收驱动电压elvdd或驱动低电压elvss，或者可浮动。另外的重叠层123可确保驱动
晶体管t1的沟道特性以增加驱动晶体管t1的可靠性。
[0161]
下面将描述图9的实施方式。
[0162]
图9示出其中在图3的结构中另外形成位于阴极电极270上的层并且有机发光二极管oled发射白光的实施方式。
[0163]
在图9的实施方式中，封装层400位于阴极电极270上。封装层400可接触阴极电极270，或者可通过在它们之间包括覆盖层或功能层而与阴极电极270间隔开。另外，封装层400可以是其中无机膜和有机膜堆叠的薄膜封装层，并且可包括由无机膜、有机膜和无机膜形成的三层。在图9中，封装层400被示出为仅在像素的上侧处形成，但这是因为仅显示像素的截面，并且因此未显示其侧表面。换句话说，除了上侧之外，封装层400还可形成在像素的侧表面上，以使氧气或水分不从外部被吸收到有机发光层350中。
[0164]
阻光构件500和滤色器层600形成在封装层400上。滤色器层600在与隔壁300的开口301相对应的位置处形成，以使从有机发光二极管oled发射的光可提供给用户。另一方面，阻光构件500在除了整个开口301上面之外的区中形成。当从有机发光二极管oled发射白光时，滤色器层600仅透射三种原色的光的一个波长以显示特定颜色。滤色器层600包括至少三种不同种类的滤色器层600以显示颜色，并且一个像素仅显示三种原色中的一种颜色，因此混合至少三个像素以显示一种显示颜色。
[0165]
在本发明的一些示例性实施方式中，有机发光二极管oled可发射蓝光。在这种情况下，代替使用滤色器层600，通过形成包括颜色转换材料(比如量子点(qd))的颜色转换层，可以通过将蓝光转换为基于蓝光的红光和绿光来显示三种原色。
[0166]
窗700可形成在阻光构件500和滤色器层600上。在本发明的一些示例性实施方式中，触摸感测元件可形成在窗700的内表面上。在这种情况下，由于用户可观察到触摸感测元件的布线(例如，触摸布线)，因此可另外形成偏振层以防止从外部观察到触摸布线。
[0167]
下面将描述图10的实施方式。
[0168]
在图10的实施方式中，与图3不同，存储电容器cst和输入电容器cpr未布置成彼此竖直重叠。
[0169]
换句话说，在图10的实施方式中，第二栅导电层被去除，并且因此，存储电容器cst的第二电极122和第二晶体管t2的重叠层126被去除。另外，第二层间绝缘膜162也被去除。
[0170]
在图10的实施方式中，与图3的实施方式不同，存储电容器cst的第二电极122-1形成在第一数据导电层中。初始化电压v
init
被施加至存储电容器cst的第二电极122-1。在本发明的一些示例性实施方式中，存储电容器cst的第二电极122-1可与用于向其施加初始化电压v
init
的线(例如，初始化电压线)整体地形成。
[0171]
在这种情况下，存储电容器cst的第二电极122-1与输入电容器cpr的第二电极179形成在同一层(例如，第一数据导电层)上。
[0172]
存储电容器cst的第二电极122-1被第四层间绝缘膜164覆盖。
[0173]
位于第四层间绝缘膜164上的第二晶体管t2的第一电极171具有延伸部分171-1，并且延伸部分171-1与存储电容器cst的第二电极122-1重叠。因此，存储电容器cst由延伸部分171-1、存储电容器cst的第二电极122-1以及位于它们之间的第四层间绝缘膜164形成。
[0174]
结果，在图10的实施方式中，通过减小所使用的层的数量来减小制造中使用的掩
模的数量，但是与图3相比，像素的区增加。
[0175]
换句话说，当像素整体形成时，如图10中所示，可减小掩模的数量以减小制造成本和加工时间。如图5中所示的开口181和301之间的竖直结构包括在图10中，并且因此，图10的实施方式与图6的比较例相比可具有提高的ppi值。
[0176]
下面将描述图11的实施方式。
[0177]
在图11中，第二晶体管t2位于驱动晶体管t1的半导体层130上方，以最小化像素所占的区。
[0178]
换句话说，参考图11，位于图3的左侧处的第二晶体管t2形成在与驱动晶体管t1的半导体层130重叠的位置处。
[0179]
在这种情况下，在图11的实施方式中，第二晶体管t2的第二电极173和驱动晶体管t1的第二电极177不通过虚线bb电连接，而是直接整体地形成。
[0180]
在图11的实施方式中，第二晶体管t2所占的区的至少一部分与驱动晶体管t1的区重叠，使得两个晶体管t1和t2也具有竖直结构(也称为晶体管的竖直结构)。结果，由像素所占的区可为所示出的实施方式中最小的。
[0181]
在以上所述的图7至图11的实施方式中，第三层间绝缘膜163的上表面通过如图3中所示的cmp工艺而变得平坦。结果，在图7至图11的实施方式中，可在无阶梯的情况下形成位于第三层间绝缘膜163的上部分处的输入电容器cpr以及有机发光二极管oled。
[0182]
在下文中，将参考图12和图13描述与图1和图2的实施方式不同的实施方式。
[0183]
图12示出根据本发明的另一示例性实施方式的有机发光二极管显示装置的像素的等效电路图，并且图13示出施加至图12的像素的信号的波形图。
[0184]
与图1和图2不同，在图12和图13中，第二晶体管t2为n型晶体管。n型晶体管的半导体层135掺杂有与p型晶体管的掺杂材料不同类型的掺杂材料，并且因此，n型晶体管具有被高电压导通的特性。在图12和图13的实施方式中，第二晶体管t2的栅导通电压具有高电压电平。
[0185]
比较图2和图13，可以看出，图13的扫描信号gw[n]具有与图2的扫描信号gw[n]的电压相反的电压。换句话说，当图2的扫描信号gw[n]具有高电压时，图13的扫描信号gw[n]具有低电压，并且当图2的扫描信号gw[n]具有低电压时，图13的扫描信号gw[n]具有高电压。所有其它时序都相同。
[0186]
图12和图13的实施方式的操作与图1和图2的实施方式的操作基本上相同。
[0187]
在本发明的一些示例性实施方式中，驱动晶体管t1的类型也可改变为另一种类型。
[0188]
本发明的示例性实施方式提供了发光二极管显示装置，该发光二极管显示装置可减小像素所占的区，以增加每英寸像素数(ppi)并提高分辨率。例如，可使用仅两个晶体管来驱动一个oled。此外，可使像素具有竖直结构以减小区并增加分辨率。另外，本发明的示例性实施方式提供了发光二极管显示装置，在该发光二极管显示装置中，像素中包括的一些晶体管具有增加的可靠性，而像素的其它晶体管可具有消除的泄漏电流，从而增加显示质量。因此，通过使用具有氧化物半导体的晶体管可使显示特性稳定。尽管已经参照本发明的示例性实施方式具体示出并描述了本发明，但是本领域技术人员应理解，可在不背离如所附权利要求中阐述的本发明的精神和范围的情况下对本发明进行各种修改。