显示装置的制作方法

相关申请的交叉引用

本申请要求于2019年10月14日提交的第10-2019-0126756号韩国专利申请的优先权及权益，该韩国专利申请的公开内容通过引用并入本文。

本公开涉及显示装置。

背景技术：

随着多媒体的发展，显示装置的重要性正在增加。相应地，已使用各种类型(种类)的显示装置，诸如有机发光显示(oled)装置和液晶显示(lcd)装置。

在通常可用的显示装置之中，oled装置包括为自发光元件的有机发光二极管。有机发光二极管可包括两个相对电极和介于它们之间的有机发光层。由两个相对电极提供的电子和空穴在有机发光层中重新结合以生成激子，并且生成的激子从激发态跃迁至基态，从而可发射光。

因为这种oled装置不需要单独的光源，因此oled装置不仅可形成为具有低功耗，并且薄且轻量，而且也具有诸如宽视角、高亮度和对比度、快速响应速度和类似的高品质特性，从而作为下一代显示装置受到瞩目。

p型金属氧化物半导体(pmos)晶体管通常用作oled装置中的晶体管，但是已对使用n型金属氧化物半导体(nmos)晶体管或者一起使用pmos晶体管和nmos晶体管的oled装置进行了研究。

技术实现要素：

在一起使用p型金属氧化物半导体(pmos)晶体管和n型金属氧化物半导体(nmos)晶体管的有机发光显示装置中，可利用下部阻光图案以从光遮蔽nmos晶体管的下部。在这种情况下，pmos晶体管的栅电极和下部阻光图案可形成在相同的层中，并因此可利用额外的空间以使得针对一个像素可利用更多的空间。因此，可能难以改善分辨率。

应注意，本公开的各方面和特征不限于上述的各方面和特征，并且通过以下的描述，本公开的其它方面和特征对于本领域技术人员而言将是显而易见的。

显示装置的实施方式包括信号线、第一晶体管、发光元件、第二晶体管、第一扫描线、第三晶体管和第二扫描线，其中，信号线在第一方向上延伸，第一晶体管配置成根据施加到第一晶体管的栅电极的电压来控制从第一晶体管的第一电极流向第一晶体管的第二电极的驱动电流，发光元件电联接到第一晶体管的第二电极并且配置成根据驱动电流来发射光，第二晶体管电联接到第一晶体管的第一电极并且配置成传输数据电压，第一扫描线电联接到第二晶体管的栅电极并且在第一方向上延伸，第三晶体管包括电联接到第一晶体管的第二电极的第一电极以及电联接到第一晶体管的栅电极的第二电极，并且第二扫描线电联接到第三晶体管的栅电极并且在第一方向上延伸，其中，第二扫描线与选自信号线和第一扫描线之中的一个重叠。

显示装置的实施方式包括衬底、第一半导体层、第一绝缘层、第一导电层、第二绝缘层、第二半导体层、第三绝缘层和第二导电层，其中，第一半导体层位于衬底上，第一绝缘层覆盖第一半导体层并且位于衬底上，第一导电层位于第一绝缘层上并且包括在第一方向上延伸的第一扫描线，第二绝缘层覆盖第一导电层并且位于第一绝缘层上，第二半导体层位于第二绝缘层上，第三绝缘层覆盖第二半导体层并且位于第二绝缘层上，并且第二导电层位于第三绝缘层上并且包括在第一方向上延伸的第二扫描线，其中，第一扫描线与第二扫描线重叠。

根据实施方式的显示装置，可在不增加单独的下部阻光图案的情况下将pmos晶体管的栅电极用作nmos晶体管的下部阻光图案。相应地，不需要用于单独的下部阻光图案的额外空间，并且减少了用于一个像素的空间，从而改善了有机发光显示装置的分辨率。

根据示例性实施方式的方面和特征不受上述内容的限制，并且更多各种方面和特征包括在本说明书中。

附图说明

通过参照附图更加详细地描述本公开的各方面，本公开的上述及其它示例性实施方式和特征将变得更加显而易见，在附图中：

图1是示出根据示例性实施方式的显示装置的示意性框图；

图2是根据示例性实施方式的显示装置的一个像素的等效电路图；

图3是根据示例性实施方式的显示装置的一个像素的布局图；

图4是图3的下部半导体层和上部半导体层的布局图；

图5是沿图3的线v-v'截取的剖面图；

图6是沿图3的线vi-vi'截取的剖面图；

图7是图3的第一导电层和第二导电层的布局图；

图8是沿图3的线a-a'和线b-b'截取的剖面图；

图9是沿图3的线c-c'和线d-d'截取的剖面图；

图10是根据示例性实施方式的第一导电层和第二导电层的布局图；

图11是沿图10的线e-e'和线f-f'截取的剖面图；

图12是沿图10的线g-g'和线h-h'截取的剖面图；

图13是根据示例性实施方式的第一导电层和第二导电层的布局图；

图14是沿图13的线xiv-xiv'截取的剖面图；以及

图15是沿图13的线xv-xv'截取的剖面图。

具体实施方式

在下文中现在将参照示出了本公开的一些实施方式的附图对本公开的主题进行更加全面的描述。然而，本公开的主题可以不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达本公开的范围。

也将理解，当层被称为在另一层或衬底“上”时，该层可直接在另一层或衬底上，或者也可存在有中间层。在整个说明书中，相同的附图标记指示相同的部件。在附图中，为了清楚起见，层和区域的厚度可被夸大。

尽管术语“第一”、“第二”等可在本文中用于描述各种元件，但是这些部件不应受这些术语的限制。这些术语可用于将一个元件与另一个元件区分开。因此，在不背离本公开的精神和范围的情况下，下面讨论的第一元件可被称为第二元件。作为“第一”元件的元件的描述可不需要或不暗示第二元件或其它元件的存在。术语“第一”、“第二”等也可用于区分元件的不同类别或组。为了简洁起见，术语“第一”、“第二”等可分别表示(例如，可指示)“第一类(或第一组)”、“第二类(或第二组)”等。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。

在结束详细描述时，本领域技术人员将意识到，在不背离本公开的原理的情况下，可对公开的实施方式进行许多变化和修改。因此，本公开的公开的实施方式仅在一般和描述性意义上使用，而不是出于限制的目的。

在下文中，将参照附图对示例性实施方式进行描述。下面作为显示装置的实例将对有机发光显示装置进行描述。

图1是示出根据示例性实施方式的显示装置1的示意性框图。

参照图1，显示装置1包括具有多个像素px的显示部10、扫描驱动器20、数据驱动器30、发光控制驱动器40和时序控制器50。

显示部10包括以矩阵形式(例如，以矩阵图案)排列并且定位在多个扫描线sl11至sl1n、sl21至sl2n、sl31至sl3n和sl41至sl4n、多个数据线dl1至dlm和多个发光控制线el1至eln的交叉或相交处的多个像素px。例如，在一些实施方式中，像素px可对应于来自多个数据线dl1至dlm的数据线与来自多个第一扫描线sl11至sl1n的第一扫描线、来自多个第二扫描线sl21至sl2n的第二扫描线、来自多个第三扫描线sl31至sl3n的第三扫描线、来自多个第四扫描线sl41至sl4n的第四扫描线以及来自多个发光控制线el1至eln的发光控制线相交的区。

多个扫描线sl11至sl1n、sl21至sl2n、sl31至sl3n和sl41至sl4n以及多个发光控制线el1至eln可在行方向上延伸，并且多个数据线dl1至dlm可在列方向上延伸。行方向和列方向可相对于彼此切换。初始化电压vint的供给线可针对每行分支并且可在行方向上延伸。例如，初始化电压vint的供给线可包括在列方向上延伸的第一部分以及从第一部分分支并且在行方向上延伸的多个第二部分。第一电源电压elvdd的供给线可针对每列分支并且可在列方向上延伸。例如，第一电源电压elvdd可包括在行方向上延伸的第一部分以及从第一部分分支并且在列方向上延伸的多个第二部分。然而，本公开不限于此，并且可不同地修改初始化电压vint的供给线和第一电源电压elvdd的供给线的延伸方向。

三个扫描线sl11、sl21和sl31、一个数据线dl1、一个发光控制线el1、初始化电压vint的一个供给线和第一电源电压elvdd的一个供给线可穿过示例性像素px(例如，第一行和第一列中的像素px)。相似地，这样的线可穿过其它像素px中的至少一些。

扫描驱动器20生成三个扫描信号，并且通过多个扫描线sl11至sl1n、sl21至sl2n、sl31至sl3n和sl41至sl4n将生成的三个扫描信号传输到多个像素px中的每个。例如，扫描驱动器20将扫描信号顺序地供给到多个第一扫描线sl11至sl1n、多个第二扫描线sl21至sl2n和多个第三扫描线sl31至sl3n，并且多个第四扫描线sl41至sl4n联接到相邻像素px的多个第一扫描线sl11至sl1n，以使得与相邻像素px的多个第一扫描线sl11至sl1n相同的扫描信号(通过多个第一扫描线sl11至sl1n传输的相同扫描信号)通过多个第四扫描线sl41至sl4n传输。

数据驱动器30通过多个数据线dl1至dlm将数据信号传输到多个像素px中的每个。每当第一扫描信号供给到多个第一扫描线sl11至sl1n时，数据信号供给到由第一扫描信号选择的像素px。

发光控制驱动器40生成发光控制信号，并且通过多个发光控制线el1至eln将生成的发光控制信号传输到多个像素px中的每个。发光控制信号控制像素px的发光时间。当扫描驱动器20生成发光控制信号以及扫描信号时，或者在像素px的内部结构容纳了发光控制驱动器40的发射功能的情况下，可省略发光控制驱动器40。

在一些实施方式中，显示装置1包括至少一个信号线。例如，在一些实施方式中，显示装置1包括多个信号线。在一些实施方式中，多个信号线中的至少一个在行方向上延伸。在一些实施方式中，多个信号线中的至少一个与多个像素px中的至少一个交叉并且与第二扫描线的与像素px相交的部分重叠。在一些实施方式中，多个信号线中的至少一个为发光控制线或初始化电压线。

时序控制器50将从外部传输的多个图像信号r、g和b转换为多个图像数据信号dr、dg和db，并将多个图像数据信号dr、dg和db传输到数据驱动器30。另外，时序控制器50接收垂直同步信号vsync、水平同步信号hsync和时钟信号mclk，时序控制器50生成用于控制扫描驱动器20、数据驱动器30和发光控制驱动器40的驱动的控制信号，并且时序控制器50将生成的控制信号传输到扫描驱动器20、数据驱动器30和发光控制驱动器40。例如，时序控制器50生成并传输用于控制扫描驱动器20的扫描驱动控制信号scs、用于控制数据驱动器30的数据驱动控制信号dcs以及用于控制发光控制驱动器40的发光驱动控制信号ecs。

多个像素px中的每个接收第一电源电压elvdd和第二电源电压elvss。第一电源电压elvdd可为设定或预定高电平电压，并且第二电源电压elvss可为比第一电源电压elvdd低的电压。

由于供给到发光元件(例如，像素px的发光元件)的驱动电流根据通过多个数据线dl1至dlm中的每个传输的数据信号，所以多个像素px中的每个发射具有设定或预定亮度的光。

第一电源电压elvdd、第二电源电压elvss、初始化电压vint和类似物可从外部电压源供给。

图2是根据示例性实施方式的显示装置1的一个像素px的等效电路图。

参照图2，显示装置1的一个像素px的电路包括有机发光二极管oled、多个晶体管t1至t7和存储电容器cst。数据信号data、第一扫描信号gw_p[n]、第二扫描信号gw_n[n]、第三扫描信号gi_n[n]、第四扫描信号gw_p[n+1]、发光控制信号em、第一电源电压elvdd、第二电源电压elvss和初始化电压vint施加到一个像素px的电路。

第四扫描信号gw_p[n+1]可为与相邻像素px的第一扫描信号基本上相同的扫描信号。例如，可存在有与一个像素px交叉的四个扫描线，但是四个扫描线之中，传输第四扫描信号的扫描线可与相邻像素px的扫描线互连(例如，可联接到相邻像素px的扫描线)，而相邻像素px的第一扫描信号通过该相邻像素px的扫描线传输，从而使得相同的扫描信号可通过第四扫描信号gw_p[n+1]传输的扫描线传输。例如，如上所述，在每个像素px中可包括基本上三个扫描信号(例如，基本上三个扫描信号施加到每个像素px的电路)。

有机发光二极管oled包括阳极和阴极。存储电容器cst包括第一电极和第二电极。

多个晶体管可包括第一晶体管t1至第七晶体管t7。多个晶体管t1至t7中的每个包括栅电极、第一电极和第二电极。针对多个晶体管t1至t7的每个，选自第一电极和第二电极中的一个为源电极，而另一个为漏电极。

多个晶体管t1至t7中的每个可为薄膜晶体管。多个晶体管t1至t7中的每个可为选自p型金属氧化物半导体(pmos)晶体管和n型金属氧化物半导体(nmos)晶体管中的一种。在一个示例性实施方式中，用作驱动晶体管的第一晶体管t1、用作数据传输晶体管的第二晶体管t2、用作第一发光控制晶体管的第五晶体管t5、用作第二发光控制晶体管的第六晶体管t6以及用作第二初始化晶体管的第七晶体管t7为pmos晶体管。另一方面，用作补偿晶体管的第三晶体管t3和用作第一初始化晶体管的第四晶体管t4为nmos晶体管。pmos晶体管和nmos晶体管具有不同的特性，并且通过具有相对优良的关断特性的nmos晶体管来形成第三晶体管t3和第四晶体管t4，可减少有机发光二极管oled的发光时段期间的驱动电流的泄漏。例如，在一些实施方式中，第三晶体管t3和第四晶体管t4为nmos晶体管。

在下文中，将更加详细地描述每个部件。

第一晶体管t1的栅电极联接到存储电容器cst的第一电极。如本文中所公开的，当一个部件被描述为联接到第二部件时，两个部件可例如被电联接。第一晶体管t1的第一电极经由第五晶体管t5联接到第一电源电压elvdd的端子。第一晶体管t1的第二电极经由第六晶体管t6联接到有机发光二极管oled的阳极。第一晶体管t1根据第二晶体管t2的开关操作而接收数据信号data，并且将驱动电流供给到有机发光二极管oled。

第二晶体管t2的栅电极联接到第一扫描信号gw_p[n]的端子。第二晶体管t2的第一电极联接到数据信号data的端子。第二晶体管t2的第二电极在联接到第一晶体管t1的第一电极的同时经由第五晶体管t5联接到第一电源电压elvdd的端子。第二晶体管t2响应于第一扫描信号gw_p[n]而被导通以执行将数据信号data传输到第一晶体管t1的第一电极的开关操作。

第三晶体管t3的栅电极联接到第二扫描信号gw_n[n]的端子。第三晶体管t3的第一电极在联接到第一晶体管t1的第二电极的同时经由第六晶体管t6联接到有机发光二极管oled的阳极。第三晶体管t3的第二电极联接到存储电容器cst的第一电极、第四晶体管t4的第一电极和第一晶体管t1的栅电极。第三晶体管t3响应于第二扫描信号gw_n[n]而被导通以联接第一晶体管t1的栅电极和第二电极，以使得第一晶体管t1被二极管联接。在第二扫描信号gw_n[n]有效期间，第三晶体管t3形成第一晶体管t1的二极管连接。相应地，由于二极管连接，生成了第一晶体管t1的第一电极与第一晶体管t1的栅电极之间的电压差，而该电压差与第一晶体管t1的阈值电压对应。其结果，在第一扫描信号gw_p[n]和第二扫描信号gw_n[n]为有效的期间，提供给第一晶体管t1的第一电极的数据信号data和电压差(即，阈值电压)之和施加到第一晶体管t1的栅电极。因此，数据信号data由第一晶体管t1的阈值电压来补偿。经补偿的数据信号data施加到第一晶体管t1的栅电极。相应地，驱动电流的均匀性可通过减小第一晶体管t1的阈值电压的影响来改善。

第四晶体管t4的栅电极联接到第三扫描信号gi_n[n]的端子。第四晶体管t4的第二电极联接到初始化电压vint的端子。第四晶体管t4的第一电极联接到存储电容器cst的第一电极、第三晶体管t3的第二电极和第一晶体管t1的栅电极。第四晶体管t4响应于第三扫描信号gi_n[n]而被导通，以将初始化电压vint传输到第一晶体管t1的栅电极，从而执行对第一晶体管t1的栅电极的电压进行初始化的操作。

第五晶体管t5的栅电极联接到发光控制信号em的端子。第五晶体管t5的第一电极联接到第一电源电压elvdd的端子。第五晶体管t5的第二电极联接到第一晶体管t1的第一电极和第二晶体管t2的第二电极。

第六晶体管t6的栅电极联接到发光控制信号em的端子。第六晶体管t6的第一电极联接到第一晶体管t1的第二电极和第三晶体管t3的第一电极。第六晶体管t6的第二电极联接到有机发光二极管oled的阳极。

第五晶体管t5和第六晶体管t6响应于发光控制信号em而被同时(例如，同步地)导通，并因此，驱动电流流过有机发光二极管oled。

第七晶体管t7的栅电极联接到第四扫描信号gw_p[n+1]的端子。第七晶体管t7的第一电极联接到有机发光二极管oled的阳极。第七晶体管t7的第二电极联接到初始化电压vint的端子。在一些实施方式中，第七晶体管t7响应于第四扫描信号gw_p[n+1]而被导通，以初始化有机发光二极管oled的阳极。

在本示例性实施方式中，示出了第七晶体管t7的栅电极接收第四扫描信号gw_p[n+1]的情况。在一些实施方式中，可配置像素px的电路以使得第七晶体管t7的栅电极接收发光控制信号em。在这种情况下，第七晶体管t7响应于发光控制信号em而被导通，以初始化有机发光二极管oled的阳极。

存储电容器cst的第二电极联接到第一电源电压elvdd的端子。存储电容器cst的第一电极联接到第一晶体管t1的栅电极、第三晶体管t3的第二电极和第四晶体管t4的第一电极。有机发光二极管oled的阴极联接到第二电源电压elvss的端子。有机发光二极管oled从第一晶体管t1接收驱动电流并且发射光以显示图像。

在下文中将更加详细地描述上述的像素px的平面布局和剖面结构。

图3是根据示例性实施方式的显示装置1的一个像素px的布局图。图4是图3的下部半导体层100和上部半导体层300的布局图。图5是沿图3的v-v'线的剖面图。图6是沿图3的线vi-vi'截取的剖面图。

在下面将描述的示例性实施方式中，即使部件与上面参照图1和图2描述的部件相同或基本上相同，也将新的附图标记分配给该部件以便于对部件的布置和部件之间的联接关系进行解释。

参照图3至图6，如上所述，像素px包括多个晶体管(下文中理解为表示图2的多个晶体管t1至t7)、存储电容器(下文中理解为表示图2的存储电容器cst)和有机发光二极管(下文中理解为表示图2的有机发光二极管oled)。

多个晶体管t1至t7中的每个包括形成电极的导电层、形成沟道的半导体层和绝缘层。栅电极位于半导体层上方的顶栅型(例如，布置)晶体管可应用于(例如，可用于)为pmos晶体管的第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7以及为nmos晶体管的第三晶体管t3和第四晶体管t4中的所有，但是本公开不限于此。

存储电容器cst包括形成电极的导电层和位于导电层之间的绝缘层。有机发光二极管oled包括形成阳极和阴极的导电层和位于导电层之间的有机发光层。上述元件可通过由导电层形成的布线和/或由导电材料形成的通孔彼此电联接。如上所述的导电材料、导电层、半导体层、绝缘层、有机发光层和类似物位于衬底sub1上。

像素px的多个层可以衬底sub1、缓冲层sub2、下部半导体层100、第一绝缘层710、第一导电层200、第二绝缘层720、上部半导体层300、第三绝缘层730、第二导电层400、第四绝缘层740和第三导电层500的顺序排列。上述多个层中的每个可形成为单层膜，但是在一些实施方式中，上述多个层中的每个可形成为包括多个膜的堆叠膜。另一层还可位于这些层之间。

衬底sub1对位于其上的层进行支承。当显示装置1形成为底部发射型或双面发射型(例如，布置)时，可使用透明衬底。当显示装置1以顶部发射型(例如，布置)形成时，可应用半透明或不透明的衬底以及透明衬底。

衬底sub1可包括诸如玻璃、石英、聚合物树脂和/或类似物的绝缘材料。聚合物树脂的实例可包括聚醚砜(pes)、聚丙烯酸酯(pa)、聚芳酯(par)、聚醚酰亚胺(pei)、聚萘二甲酸乙二醇酯(pen)、聚对苯二甲酸乙二醇酯(pet)、聚苯硫醚(pps)、聚烯丙基酯、聚酰亚胺(pi)、聚碳酸酯(pc)、三乙酸纤维素(cat)、乙酸丙酸纤维素(cap)或它们的组合物。衬底sub1也可包括金属材料。

衬底sub1可为可弯折、可折叠、可卷曲和/或类似特性的柔性衬底，或者衬底sub1可为刚性衬底。形成柔性衬底的材料的实例可包括pi，但是本公开不限于此。

缓冲层sub2可位于衬底sub1的整个表面上。缓冲层sub2可防止或减少杂质离子的扩散，防止或减少湿气和/或外部空气的渗透，并且执行表面平坦化功能。缓冲层sub2可包括氮化硅、氧化硅、氮氧化硅和/或类似物。缓冲层sub2可根据衬底sub1的类型(例如，种类)、工艺条件和/或类似条件而被省略(例如，可取决于上述而被省略)。

下部半导体层100为形成第一晶体管t1的沟道、第二晶体管t2的沟道、第五晶体管t5的沟道、第六晶体管t6的沟道和第七晶体管t7的沟道的有源层。

下部半导体层100可针对每个像素单元来划分。在平面图中下部半导体层100可具有合适的图案。例如，下部半导体层100可包括通常在列方向上延伸的第一纵向部110和第二纵向部120以及通常在行方向上延伸的第一横向部130。第一纵向部110、第二纵向部120和第一横向部130可彼此物理联接(例如，可彼此物理或直接接触)。

第一纵向部110可与像素px的左侧相邻，并且第二纵向部120可与像素px的右侧相邻。例如，第一纵向部110可比像素px的右侧更靠近像素px的左侧，并且第二纵向部120可比像素px的左侧更靠近像素px的右侧。第一纵向部110和第二纵向部120可彼此间隔开(例如，在行方向上彼此间隔开)。第一横向部130可将第一纵向部110的中间部分联接到第二纵向部120的上部。例如，第二纵向部120的大部分可定位在第一横向部130下方。

在本说明书中，第一纵向部110的“第一区111”可指示在平面图中定位在第一纵向部110与第一横向部130之间的连接部上方(例如，定位在第一纵向部110与第一横向部130连接位置的上方)的区，并且第一纵向部110的“第二区112”可指示在平面图中定位在第一纵向部110与第一横向部130之间的连接部下方(例如，定位在第一纵向部110与第一横向部130联接位置的下方)的区。

另外，第二纵向部120的“第三区121”可指示在平面图中从第二纵向部120与第一横向部130之间的连接部向下延伸的区，该区向下延伸的长度与在平面图中第一纵向部110(例如，第一纵向部110的第二区112)从第一纵向部110与第一横向部130之间的连接部向下延伸的长度相等或基本上相等。第二纵向部120的“第四区122”可指示从第三区121向下延伸的区。例如，第三区121可直接联接到(例如，可直接或物理接触)第一横向部130并且可定位在第二纵向部120的上侧处，并且第四区122可从第三区121向下延伸，可通过第三区121联接到第一横向部130，并且可定位在第二纵向部120的下侧处。

第二晶体管t2的沟道可位于第一纵向部110的第一区111中，并且第五晶体管t5的沟道可位于第一纵向部110的第二区112中。第六晶体管t6的沟道可位于第二纵向部120的第三区121中，并且第七晶体管t7的沟道可位于第二纵向部120的第四区122中。第一晶体管t1的沟道可位于第一横向部130中。

如图中所示，第一横向部130可以最短距离将第一纵向部110联接到第二纵向部120，并且可包括为其左侧部分的第一弯折部131和为其右侧部分的第二弯折部132。当第一横向部130多次被弯折时，第一横向部130的总长度可增加。

下部半导体层100可包括多晶硅。多晶硅可通过使非晶硅结晶来形成。使非晶硅结晶的方法的实例可包括快速热退火(rapidthermalannealing，rta)方法、固相结晶(solidphasecrystallization，spc)方法、准分子激光退火(excimerlaserannealing，ela)方法、金属诱导结晶(metal-inducedcrystallization，mic)方法、金属诱导横向结晶(metal-inducedlateralcrystallization，milc)方法、顺序横向凝固(sequentiallateralsolidification，sls)方法和类似方法，但不限于此。在一些实施方式中，下部半导体层100可包括单晶硅、低温多晶硅、非晶硅和/或类似物。

下部半导体层100的与多个晶体管t1、t2、t5、t6和t7中的每个的源电极/漏电极联接(例如，与源电极和/或漏电极联接)的区(源区/漏区)可用杂质离子(例如，在pmos晶体管的情况下为p型杂质离子)掺杂。诸如硼(b)的三价掺杂剂可用作p型杂质离子。

第一绝缘层710可位于下部半导体层100上，并且通常位于衬底sub1的整个表面上。例如，第一绝缘层710可位于下部半导体层100上和缓冲层sub2上。第一绝缘层710可为具有栅极绝缘功能的栅极绝缘膜。

第一绝缘层710可包括硅化合物、金属氧化物和/或类似物。例如，第一绝缘层710可包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛和/或类似物。上述材料可单独使用或以其组合物来使用。第一绝缘层710可形成为单层膜或具有不同材料的堆叠膜的多层膜。

第一导电层200位于第一绝缘层710上。第一导电层200可包括传输第一扫描信号(下文中理解为表示图2的第一扫描信号gw_p[n])的第一扫描线210、第一晶体管t1的栅电极240、传输发光控制信号(下文中理解为表示图2的发光控制信号em)的发光控制线220以及传输第四扫描信号(下文中理解为表示图2的第四扫描信号gw_p[n+1])的第四扫描线230。

第一扫描线210可包括第二晶体管t2的栅电极，发光控制线220可包括第五晶体管t5的栅电极和第六晶体管t6的栅电极，并且第四扫描线230可包括第七晶体管t7的栅电极。

第一扫描线210、发光控制线220和第四扫描线230中的每个可在行方向上延伸。第一扫描线210、发光控制线220和第四扫描线230中的每个可在行方向上向着相邻像素px(例如，邻近或最近的像素px)延伸到超过像素px的边界。

在平面图中第一扫描线210可定位在像素px的上部处。第一扫描线210可与下部半导体层100的第一纵向部110的第一区111重叠，并且第二晶体管t2的栅电极可位于第一扫描线210与第一区111之间的重叠区中。例如，第二晶体管t2的栅电极可位于第一扫描线210与第一区111重叠的区中。下部半导体层100的第一纵向部110的定位在重叠区上方的部分(例如，第一区111的一部分)可为第二晶体管t2的第一电极区，并且下部半导体层100的第一纵向部110的定位在重叠区下方的部分(例如，第一区111的一部分)可为第二晶体管t2的第二电极区。第二晶体管t2的沟道区可定位在其第一电极区与第二电极区之间，并且第二晶体管t2的沟道区可与第一扫描线210重叠。第一扫描线210可不与第二纵向部120重叠。

第一扫描线210在与将在下面描述的第二扫描线410相同的方向上延伸，并且其至少一部分可与第二扫描线410重叠。下面在本文中提供其更加详细的描述。

在平面图中发光控制线220定位在第一扫描线210下方，并且可与下部半导体层100的第一纵向部110的第二区112和下部半导体层100的第二纵向部120的第三区121重叠。

第五晶体管t5的栅电极可位于下部半导体层100的第一纵向部110的第二区112与发光控制线220之间的重叠区中。例如，第五晶体管t5的栅电极可位于发光控制线220与第二区112重叠的区中。下部半导体层100的第一纵向部110的定位在重叠区下方的部分(例如，第二区112的一部分)可为第五晶体管t5的第一电极区，并且下部半导体层100的第一纵向部110的定位在重叠区上方的部分(例如，第二区112的一部分)可为第五晶体管t5的第二电极区。第五晶体管t5的沟道区可定位在其第一电极区与第二电极区之间，并且第五晶体管t5的沟道区可与发光控制线220重叠。

另外，第六晶体管t6的栅电极可位于第二纵向部120的第三区121与发光控制线220之间的重叠区中。例如，第六晶体管t6的栅电极可位于发光控制线220与第三区121重叠的区中。下部半导体层100的第二纵向部120的定位在重叠区上方的部分(例如，第三区121的一部分)可为第六晶体管t6的第一电极区，并且下部半导体层100的第二纵向部120的定位在重叠区下方的部分(例如，第三区121的一部分)可为第六晶体管t6的第二电极区。第六晶体管t6的沟道区可定位在其第一电极区与第二电极区之间，并且第六晶体管t6的沟道区可与发光控制线220重叠。

在它们对应的重叠区中，第二晶体管t2的栅电极的宽度、第五晶体管t5的栅电极的宽度和第六晶体管t6的栅电极的宽度可大于这些栅电极附近的线的宽度，但是本公开不限于此。

在平面图中第四扫描线230可定位在像素px的下部处。第七晶体管t7的栅电极可位于第二纵向部120的第四区122与第四扫描线230之间的重叠区中。例如，第七晶体管t7的栅电极可位于第四扫描线230与第四区122重叠的区中。下部半导体层100的第二纵向部120的定位在重叠区上方的部分(例如，第四区122的一部分)可为第七晶体管t7的第一电极区，并且下部半导体层100的第二纵向部120的定位在重叠区下方的部分(例如，第四区122的一部分)可为第七晶体管t7的第二电极区。第七晶体管t7的沟道区可定位在其第一电极区与第二电极区之间，并且第七晶体管t7的沟道区可与第四扫描线230重叠。

第四扫描线230在与将在下面描述的第三扫描线420相同的方向上延伸，并且其至少一部分(例如，第四扫描线230的至少一部分)可与第三扫描线420重叠。下面在本文中提供其更加详细的描述。

在平面图中第一晶体管t1的栅电极240可定位在像素px的中央部分处。在平面图中第一晶体管t1的栅电极240可定位在第一扫描线210与发光控制线220之间。第一晶体管t1的栅电极240可针对每个像素单元来划分。在一些实施方式中，第一导电层200可针对每个像素单元来划分。

第一晶体管t1的栅电极240与下部半导体层100的第一横向部130重叠。下部半导体层100的第一横向部130的部分可为第一晶体管t1的第一电极区，而该部分定位在栅电极240与第一横向部130之间的重叠区的左侧处。下部半导体层100的第一横向部130的定位在重叠区的右侧处的部分可为第一晶体管t1的第二电极区。第一晶体管t1的沟道区可定位在其第一电极区与第二电极区之间，并且第一晶体管t1的沟道区可与第一晶体管t1的栅电极240重叠。

第一导电层200可包括选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)的一种或多种金属。第一导电层200可形成为单层膜或多层膜。

第二绝缘层720可位于第一导电层200上，并且通常位于衬底sub1的整个表面上方。第二绝缘层720用于使第一导电层200和上部半导体层300彼此绝缘。第二绝缘层720可为层间绝缘膜。

第二绝缘层720可包括无机绝缘材料(诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽和/或氧化锌)和/或有机绝缘材料(诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和/或苯并环丁烯(bcb))。第二绝缘层720可形成为单层膜或具有不同材料的堆叠膜的多层膜。

上部半导体层300可位于第二绝缘层720上。上部半导体层300可包括上部半导体图案310以及存储电容器电极320，而上部半导体图案310为形成第三晶体管t3的沟道和第四晶体管t4的沟道的有源层。上部半导体层300可针对每个像素单元来划分。

在平面图中上部半导体图案310可具有合适的图案。例如，上部半导体图案310可包括通常在列方向上延伸的第三纵向部311和第四纵向部312以及通常在行方向上延伸的第二横向部313。第三纵向部311、第四纵向部312和第二横向部313可彼此物理联接(例如，可彼此物理或直接接触)。

第三纵向部311可与像素px的左侧相邻，并且第四纵向部312可与像素px的右侧相邻。例如，第三纵向部311可比像素px的右侧更靠近像素px的左侧，并且第四纵向部312可比像素px的左侧更靠近像素px的右侧。第三纵向部311和第四纵向部312可彼此间隔开。第二横向部313可将第三纵向部311的下部联接到第四纵向部312的上部。例如，大多数第四纵向部312可定位在第三纵向部311的下方。

第二扫描线410与上部半导体图案310的第四纵向部312重叠。上部半导体图案310的第四纵向部312的部分可为第三晶体管t3的第一电极区，而该部分定位在第二扫描线410与第四纵向部312之间的重叠区下方。上部半导体图案310的第四纵向部312的定位在重叠区上方的部分可为第三晶体管t3的第二电极区。第三晶体管t3的沟道区可定位在其第一电极区与第二电极区之间，并且第三晶体管t3的沟道区可与第二扫描线410重叠。

第三扫描线420与上部半导体图案310的第三纵向部311重叠。上部半导体图案310的第三纵向部311的部分可为第四晶体管t4的第一电极区，而该部分定位在第三扫描线420与第三纵向部311之间的重叠区下方，并且上部半导体图案310的第三纵向部311的定位在重叠区上方的部分可为第四晶体管t4的第二电极区。第四晶体管t4的沟道区可定位在其第一电极区与第二电极区之间，并且第四晶体管t4的沟道区可与第三扫描线420重叠。

在平面图中存储电容器电极320可定位在像素px的中央部分处。存储电容器电极320与存储电容器电极320下方的第一晶体管t1的栅电极240重叠，并且第二绝缘层720位于存储电容器电极320与栅电极240之间以形成存储电容器cst。第一晶体管t1的栅电极240可为存储电容器cst的第一电极，存储电容器电极320的与栅电极240重叠的部分可为存储电容器cst的第二电极，并且介于存储电容器电极320与栅电极240之间的第二绝缘层720可为存储电容器cst的电介质。存储电容器电极320可包括与位于存储电容器电极320下方的第一晶体管t1的栅电极240重叠的开口。

上部半导体层300可包括氧化物半导体。例如，上部半导体层300可包括包含有铟、锌、镓、锡、钛、铝、铪(hf)、锆(zr)、镁(mg)和/或类似物的二元化合物(abx)、三元化合物(abxcy)或四元化合物(abxcydz)。在一个示例性实施方式中，上部半导体层300可包括itzo(包含铟、锡和锌的氧化物)或igzo(包含铟、镓和锌的氧化物)。

第三绝缘层730可位于上部半导体层300上，并且通常位于衬底sub1的整个表面上。例如，在一些实施方式中，第三绝缘层730位于上部半导体层300和第二绝缘层720上。第三绝缘层730可为具有栅极绝缘功能的栅极绝缘膜。

第三绝缘层730可包括硅化合物、金属氧化物和/或类似物。例如，第三绝缘层730可包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛和/或类似物。上述材料可单独使用或以其组合物来使用。第三绝缘层730可形成为单层膜或具有不同材料的堆叠膜的多层膜。

第二导电层400位于第三绝缘层730上。第二导电层400可包括传输第二扫描信号(在下文中理解为表示图2的第二扫描信号gw_n[n])的第二扫描线410、传输第三扫描信号(下文中理解为表示图2的第三扫描信号gi_n[n])的第三扫描线420以及传输初始化电压(下文中理解为表示图2的初始化电压vint)的第一初始化电压线430和第二初始化电压线440。

第二扫描线410、第三扫描线420、第一初始化电压线430和第二初始化电压线440中的每个可在行方向上延伸。第二扫描线410、第三扫描线420、第一初始化电压线430和第二初始化电压线440中的每个可在行方向上向着相邻像素px(例如，邻近或最近的像素px)延伸到超过像素px的边界。第二扫描线410、第三扫描线420、第一初始化电压线430和第二初始化电压线440可与下部半导体层100重叠。

第三扫描线420的位置可比第二扫描线410更靠近像素px的下部处。第二扫描线410和第三扫描线420分别在与第一扫描线210和第四扫描线230相同的方向上延伸，并且可被定位以使得第二扫描线410和第三扫描线420的至少一部分分别与第一扫描线210和第四扫描线230重叠。相应地，第一扫描线210和第四扫描线230中的每个可用作晶体管(例如，第二晶体管t2或第七晶体管t7)的栅电极，并且也可用作与晶体管相邻的另一个晶体管的(例如，第三晶体管t3或第四晶体管t4)下部阻光图案。为了提供其更加详细的描述，会参照图7至图9。

图7是图3的第一导电层200和第二导电层400的布局图。图8是沿图3的线a-a'和线b-b'截取的剖面图。图9是沿图3的线c-c'和线d-d'截取的剖面图。

参照图3和图7至图9，整个第二扫描线410可与第一扫描线210重叠，而第一扫描线210的仅一部分可与第二扫描线410重叠。在一些实施方式中，整个第三扫描线420可与第四扫描线230重叠，而第四扫描线230的仅一部分可与第三扫描线420重叠。例如，第二扫描线410在列方向上的宽度可小于或等于第一扫描线210在列方向上的宽度，并且第二扫描线410可与第一扫描线210完全重叠，而第一扫描线210的仅一部分可与第二扫描线410重叠。例如，第一扫描线210的一部分可与整个第二扫描线410重叠。在一些实施方式中，第三扫描线420在列方向上的宽度可小于或等于第四扫描线230在列方向上的宽度，并且第三扫描线420可与第四扫描线230完全重叠，而第四扫描线230的仅一部分可与第三扫描线420重叠。例如，第四扫描线230的一部分可与整个第三扫描线420重叠。

第二扫描线410的形状可与第一扫描线210的形状相同或基本上相同，并且第三扫描线420的形状可与第四扫描线230的形状相同或基本上相同。此处，术语“相同或基本上相同的形状”并不一定意味着大小(例如，尺寸)相同，而是意味着它们可以相同或基本上相同的图案形成。例如，尽管第二扫描线410和第三扫描线420可分别具有与第一扫描线210和第四扫描线230相同的总体图案，但是第二扫描线410和第三扫描线420可分别与第一扫描线210和第四扫描线230相比具有相同或不同的尺寸(例如，宽度)。

另外，在一个像素px中，在平面图中第一扫描线210的面积可大于在平面图中第二扫描线410的面积，并且在平面图中第四扫描线230的面积可大于在平面图中第三扫描线420的面积。

然而，本公开不限于此。例如，在一些实施方式中，仅在第一扫描线210和第二扫描线410与上部半导体图案310重叠的区中，第一扫描线210在列方向上的宽度可大于或等于第二扫描线410在列方向上的宽度，并且第一扫描线210可在第一扫描线210和第二扫描线410与上部半导体图案310重叠的区处与第二扫描线410完全重叠。在第一扫描线210和第二扫描线410与上部半导体图案310重叠的区外部，第一扫描线210在列方向上的宽度可小于第二扫描线410在列方向上的宽度。在一些实施方式中，在第一扫描线210和第二扫描线410与上部半导体图案310重叠的区外部，第一扫描线210和第二扫描线410可彼此部分地重叠或可不重叠。在一些实施方式中，仅在第四扫描线230和第三扫描线420与上部半导体图案310重叠的区中，第四扫描线230在列方向上的宽度可大于或等于第三扫描线420在列方向上的宽度，并且第四扫描线230可在第四扫描线230和第三扫描线420与上部半导体图案310重叠的区处与第三扫描线420完全重叠。在第四扫描线230和第三扫描线420与上部半导体图案310重叠的区外部，第四扫描线230在列方向上的宽度可小于第三扫描线420在列方向上的宽度。在一些实施方式中，在第四扫描线230和第三扫描线420与上部半导体图案310重叠的区外部，第四扫描线230和第三扫描线420可彼此部分地重叠或可不重叠。

第三晶体管t3的沟道区ct3在列方向上的宽度可不大于第二扫描线410在列方向上的宽度，并且第一扫描线210可与第三晶体管t3的沟道区ct3完全重叠。例如，第一扫描线210在列方向上的宽度可大于或等于第三晶体管t3的沟道区ct3在列方向上的宽度，并且在平面图中第一扫描线210可围绕第三晶体管t3的沟道区ct3。

在一些实施方式中，第四晶体管t4的沟道区ct4在列方向上的宽度可不大于第三扫描线420在列方向上的宽度，并且第四扫描线230可与第四晶体管t4的沟道区ct4完全重叠。例如，第四扫描线230在列方向上的宽度可大于或等于第四晶体管t4的沟道区ct4在列方向上的宽度，并且在平面图中第四扫描线230可围绕第四晶体管t4的沟道区ct4。

第二晶体管t2在下部半导体层100和第一扫描线210彼此重叠的区中形成在下部半导体层100上，第三晶体管t3形成在上部半导体图案310和第二扫描线410彼此重叠的区中，第二扫描线410与第一扫描线210重叠以使得第二晶体管t2可与第二扫描线410重叠，并且第三晶体管t3可与第一扫描线210重叠。例如，第二晶体管t2和第三晶体管t3可沿着一个扫描线(例如，第一扫描线210或第二扫描线410)形成。例如，第二晶体管t2和第三晶体管t3可在第一扫描线210延伸的方向和第二扫描线410延伸的方向上交替地形成。

此外，第七晶体管t7在下部半导体层100和第四扫描线230彼此重叠的区中形成在下部半导体层100上，第四晶体管t4形成在上部半导体图案310和第三扫描线420彼此重叠的区中，第三扫描线420与第四扫描线230重叠以使得第七晶体管t7可与第三扫描线420重叠，并且第四晶体管t4可与第四扫描线230重叠。例如，第四晶体管t4和第七晶体管t7可沿着一个扫描线(例如，第四扫描线230或第三扫描线420)形成。例如，第四晶体管t4和第七晶体管t7可在第四扫描线230延伸的方向和第三扫描线420延伸的方向上交替地形成。

第一扫描线210和第四扫描线230中的每个可在一个晶体管中执行栅电极的功能，并且也可在与一个晶体管相邻的另一晶体管中执行下部阻光图案的功能。下部阻光图案指示用于防止或减少从显示装置1的下部入射的光进入定位在下部阻光图案上方的上部半导体图案310的部件。下部阻光图案可与形成在上部半导体图案310中的沟道的晶体管(例如，第三晶体管t3和第四晶体管t4)的沟道区重叠。

例如，第一扫描线210可在第二晶体管t2置于的区(在下文中，称为第二晶体管区at2)中位于下部半导体层100与第二扫描线410之间，以执行第二晶体管t2的栅电极的功能。另外，在定位在第二晶体管t2的右侧处的第三晶体管t3置于的区(在下文中，称为第三晶体管区at3)中，第一扫描线210可位于上部半导体图案310和第二扫描线410下方，以执行第三晶体管t3的下部阻光图案的功能。

在一些实施方式中，第四扫描线230可在第四晶体管t4置于的区(在下文中，称为第四晶体管区at4)中位于上部半导体图案310和第三扫描线420下方，以执行第四晶体管t4的下部阻光图案的功能。另外，在定位在第四晶体管t4的右侧处的第七晶体管t7置于的区(在下文中，称为第七晶体管区at7)中，第四扫描线230可位于下部半导体层100与第三扫描线420之间，以执行第七晶体管t7的栅电极的功能。

如上所述，因为一个扫描线(例如，第一扫描线210或第四扫描线230)在不同的区中用作栅电极和下部阻光图案(例如，针对第一扫描线210的第二晶体管区at2中的栅电极和第三晶体管区at3中的下部阻光图案，或者针对第四扫描线230的第七晶体管区at7中的栅电极和第四晶体管区at4中的下部阻光图案)，因此可不需要单独的下部阻光图案。例如，在一个像素px中，可不需要为了设计上述单独的下部阻光图案而利用的单独的空间，从而使得减小了为了该一个像素px而利用的空间。相应地，更多的像素px可位于显示装置1中，并因此可改善分辨率。

再次参照图3至图6，在平面图中第一初始化电压线430和第二初始化电压线440可定位在第四扫描线230与发光控制线220之间。第一初始化电压线430可定位在第二初始化电压线440上方。在一些实施方式中，第二初始化电压线440可通过显示部10外部的接触孔电联接到第一初始化电压线430，或者可直接从外部电压源接收初始化电压vint，而初始化电压vint等于在第一初始化电压线430处的电压。在另一示例性实施方式中，可省略第一初始化电压线430和第二初始化电压线440中的任何一个。

第二扫描线410可包括第三晶体管t3的栅电极，第三扫描线420可包括第四晶体管t4的栅电极，并且发光控制线220可包括第六晶体管t6的栅电极。第三晶体管t3的栅电极的宽度、第四晶体管t4的栅电极的宽度和第六晶体管t6的栅电极的宽度可大于第三晶体管t3的栅电极、第四晶体管t4的栅电极和第六晶体管t6的栅电极附近的线的宽度，但是本公开不限于此。

第二导电层400可包括选自mo、al、pt、pd、ag、mg、au、ni、nd、ir、cr、ca、ti、ta、w和cu中的至少一种。

第四绝缘层740覆盖第二导电层400。第四绝缘层740通常可位于衬底sub1的整个表面上方。例如，在一些实施方式中，第四绝缘层740可位于第二导电层400上。第四绝缘层740用于使第二导电层400和第三导电层500彼此绝缘。第四绝缘层740可为层间绝缘膜。第四绝缘层740可包括与上述的第二绝缘层720相同的材料，或者可包括选自构成第二绝缘层720的所举例的材料中的至少一种材料。在一些实施方式中，第四绝缘层740可包括选自可包括在第二绝缘层720中的多种材料中的至少一种材料。第四绝缘层740可形成为单层膜或包括不同材料的堆叠膜的多层膜。

第三导电层500可位于第四绝缘层740上。第三导电层500可包括传输数据信号(下文中理解为表示图2的数据信号data)的数据线560和供给第一电源电压(下文中理解为表示图2的第一电源电压elvdd)的第一电源电压线570以及多个数据图案510、520、530、540和550。

数据线560可在列方向上延伸。数据线560可在列方向上向着相邻像素px(例如，邻近或最近的像素px)延伸到超出像素px的边界。数据线560可与像素px的左侧相邻。数据线560可与下部半导体层100的第一纵向部110重叠。

数据线560可通过第一接触孔cnt1与下部半导体层100的第一纵向部110的第一区111接触(例如，电接触)，而第一接触孔cnt1在穿过第四绝缘层740、第三绝缘层730、第二绝缘层720和第一绝缘层710的同时暴露下部半导体层100的第一纵向部110的第一区111。在平面图中第一接触孔cnt1可定位在第一扫描线210上方，但是本公开不限于此。

第一电源电压线570可在列方向上延伸。第一电源电压线570可在列方向上向着相邻像素px(例如，邻近或最近的像素px)延伸到超出像素px的边界。第一电源电压线570可在数据线560的右侧处与像素px的左侧大体上相邻，但是本公开不限于此。例如，第一电源电压线570可位于数据线560的右侧处，并且可比像素px的右侧更靠近像素px的左侧。

第一电源电压线570可通过第二接触孔cnt2与下部半导体层100的第一纵向部110的第二区112接触(例如，电接触)，而第二接触孔cnt2在穿过第四绝缘层740、第三绝缘层730、第二绝缘层720和第一绝缘层710的同时暴露下部半导体层100的第一纵向部110的第二区112。在平面图中第二接触孔cnt2可定位在发光控制线220下方，但是本公开不限于此。

第一电源电压线570可通过第三接触孔cnt3与存储电容器电极320接触(例如，电接触)，而第三接触孔cnt3在穿过第四绝缘层740和第三绝缘层730的同时暴露存储电容器电极320。

多个数据图案可包括第一数据图案510、第二数据图案520、第三数据图案530、第四数据图案540和第五数据图案550。多个数据图案510、520、530、540和550中的每个具有大致在列方向上延伸的形状，并且多个数据图案510、520、530、540和550在列方向上的长度小于像素px在列方向上的长度。多个数据图案510、520、530、540和550彼此物理地间隔开。多个数据图案510、520、530、540和550的彼此间隔开的多个部分彼此电联接。

第一数据图案510可与第一晶体管t1的栅电极240重叠。在第一数据图案510与栅电极240之间的重叠区中，第一数据图案510可通过第四接触孔cnt4电联接到第一晶体管t1的栅电极240，而第四接触孔cnt4在穿过第四绝缘层740、第三绝缘层730和第二绝缘层720的同时暴露第一晶体管t1的栅电极240。第四接触孔cnt4可定位在存储电容器电极320的开口中。第四接触孔cnt4中的第一数据图案510和与其相邻的存储电容器电极320可通过第三绝缘层730和第四绝缘层740彼此绝缘。

此外，第一数据图案510可从第一数据图案510与第一晶体管t1的栅电极240之间的重叠区向上延伸，并且在与第一扫描线210和第二扫描线410绝缘的同时与第一扫描线210和第二扫描线410交叉或相交。第一数据图案510可进一步向上延伸以与上部半导体图案310重叠。在重叠区(例如，第一数据图案510和上部半导体图案310重叠的区)中，第一数据图案510可通过第五接触孔cnt5电联接到上部半导体图案310，而第五接触孔cnt5在穿过第四绝缘层740和第三绝缘层730的同时暴露上部半导体图案310。

第二数据图案520可与下部半导体层100的第一横向部130和/或第二纵向部120的第三区121重叠。在第二数据图案520与第一横向部130和/或第三区121之间的重叠区中，第二数据图案520可通过第六接触孔cnt6与下部半导体层100的第一横向部130和/或第二纵向部120的第三区121接触(例如，电接触)，而第六接触孔cnt6在穿过第四绝缘层740、第三绝缘层730、第二绝缘层720和第一绝缘层710的同时暴露下部半导体层100的第一横向部130和/或第二纵向部120的第三区121。

此外，第二数据图案520可从第二数据图案520与下部半导体层100的第一横向部130和/或第二纵向部120的第三区121之间的重叠区向上延伸，以与上部半导体图案310的第四纵向部312重叠。在第二数据图案520与第四纵向部312之间的重叠区中，第二数据图案520可通过第七接触孔cnt7与上部半导体图案310的第四纵向部312接触(例如，电接触)，而第七接触孔cnt7在穿过第四绝缘层740和第三绝缘层730的同时暴露上部半导体图案310的第四纵向部312。相应地，下部半导体层100和上部半导体图案310的第四纵向部312可通过第二数据图案520彼此电联接。

第三数据图案530可与上部半导体图案310的第三纵向部311重叠。在第三数据图案530与第三纵向部311之间的重叠区中，第三数据图案530可通过第八接触孔cnt8与上部半导体图案310的第三纵向部311接触(例如，电接触)，而第八接触孔cnt8在穿过第四绝缘层740和第三绝缘层730的同时暴露上部半导体图案310的第三纵向部311。

此外，在平面图中第三数据图案530可从第三数据图案530与上部半导体图案310的第三纵向部311之间的重叠区向上延伸，并且在与第二初始化电压线440绝缘的同时与第二初始化电压线440交叉或相交。第三数据图案530可进一步从第三数据图案530与第二初始化电压线440之间的交叉区或相交区向上延伸，以与第一初始化电压线430重叠。在第三数据图案530与第一初始化电压线430之间的重叠区中，第三数据图案530可通过第九接触孔cnt9与第一初始化电压线430接触(例如，电接触)，而第九接触孔cnt9在穿过第四绝缘层740的同时暴露第一初始化电压线430。相应地，上部半导体图案310的第三纵向部311可通过第九接触孔cnt9电联接到第一初始化电压线430。例如，上部半导体图案310的第三纵向部311可通过第三数据图案530电联接到第一初始化电压线430。

第四数据图案540可与下部半导体层100的第二纵向部120的第四区122重叠。在第四数据图案540与第四区122之间的重叠区中，第四数据图案540可通过第十接触孔cnt10与下部半导体层100的第二纵向部120的第四区122接触(例如，电接触)，而第十接触孔cnt10在穿过第四绝缘层740、第三绝缘层730、第二绝缘层720和第一绝缘层710的同时暴露下部半导体层100的第二纵向部120的第四区122。第十接触孔cnt10可定位在第三扫描线420和第四扫描线230下方，但是本公开不限于此。

此外，第四数据图案540可进一步从第四数据图案540与下部半导体层100的第二纵向部120的第四区122之间的重叠区向上延伸，以在与第三扫描线420和第四扫描线230绝缘的同时与第三扫描线420和第四扫描线230交叉或相交。第四数据图案540可进一步从第四数据图案540与第三扫描线420和第四扫描线230之间的交叉区或相交区向上延伸，以与第二初始化电压线440重叠。在第四数据图案540与第二初始化电压线440之间的重叠区中，第四数据图案540可通过第十一接触孔cnt11与第二初始化电压线440接触(例如，电接触)，而第十一接触孔cnt11在穿过第四绝缘层740的同时暴露第二初始化电压线440。相应地，下部半导体层100的第二纵向部120的第四区122可通过第十一接触孔cnt11电连接到第二初始化电压线440。例如，下部半导体层100的第二纵向部120的第四区122可通过第四数据图案540电联接到第二初始化电压线440。

第五数据图案550可与下部半导体层100的第二纵向部120的第三区121重叠。在第五数据图案550与第三区121之间的重叠区中，第五数据图案550可通过第十二接触孔cnt12与下部半导体层100的第二纵向部120的第三区121接触(例如，电接触)，而第十二接触孔cnt12在穿过第四绝缘层740、第三绝缘层730、第二绝缘层720和第一绝缘层710的同时暴露下部半导体层100的第二纵向部120的第三区121。第五数据图案550可联接(例如，电联接)到有机发光二极管的阳极ano。下面在本文中提供其更加详细的描述。

第三导电层500可包括选自mo、al、pt、pd、ag、mg、au、ni、nd、ir、cr、ca、ti、ta、w和cu中的至少一种。第三导电层500可形成为单层膜或多层膜。例如，第三导电层500可形成为ti/al/ti、mo/al/mo、mo/alge/mo、ti/cu和/或类似物的堆叠结构。

在一些实施方式中，第五绝缘层、第四导电层600、有机发光层和第五导电层可顺序地位于第三导电层500上。有机发光二极管的阳极ano可由第四导电层600形成，并且其阴极可由第五导电层形成。阳极ano可通过穿过第五绝缘层的接触孔电联接到第五数据图案550。

在下文中，将对其它示例性实施方式进行描述。在以下示例性实施方式中，将简化或将不重复对于与上述示例性实施方式的部件相同的部件的重复描述，并且将主要对不同之处进行描述。

图10是根据另一示例性实施方式的第一导电层200_1和第二导电层400的布局图。图11是沿图10的线e-e'和线f-f'截取的剖面图。图12是沿图10的线g-g'和线h-h'截取的剖面图。

参照图10至图12，本示例性实施方式与参照图4描述的示例性实施方式的不同之处在于，第一导电层200_1包括第一发光控制线221_1和第二发光控制线222_1，第二扫描线410与第一发光控制线221_1重叠，并且第三扫描线420与第二发光控制线222_1重叠。

例如，第一导电层200_1可包括第一发光控制线221_1和第二发光控制线222_1以及第一扫描线210、第四扫描线230和第一晶体管t1的栅电极240。第二导电层400包括第二扫描线410、第三扫描线420、第一初始化电压线430和第二初始化电压线440。

第二扫描线410在与第一发光控制线221_1相同的方向上(例如，在行方向上)延伸，并且第二扫描线410与第一发光控制线221_1重叠。第二扫描线410与第一发光控制线221_1之间的重叠区可与第五晶体管t5和第三晶体管t3重叠。此外，第三扫描线420在与第二发光控制线222_1相同的方向上(例如，在行方向上)延伸，并且第三扫描线420与第二发光控制线222_1重叠。第三扫描线420与第二发光控制线222_1之间的重叠区可与第四晶体管t4和第六晶体管t6重叠。

相应地，第一发光控制线221_1可在第五晶体管t5置于的区(在下文中，称为第五晶体管区at5)中执行第五晶体管t5的栅电极的功能，并且可在第三晶体管区at3中执行第三晶体管t3的下部阻光图案的功能。另外，第二发光控制线222_1可在第六晶体管t6置于的区(在下文中，称为第六晶体管区at6)中执行第六晶体管t6的栅电极的功能，并且可在第四晶体管区at4中执行第四晶体管t4的下部阻光图案的功能。

在这种情况下，可不需要单独的下部阻光图案，并因此在一个像素px中，可不需要为了设计单独的下部阻光图案而利用的单独的空间。减少了为了该一个像素px而利用的空间，并且更多的像素px可位于显示装置1中，并因此可改善分辨率。另外，在本示例性实施方式的情况下，多个发光控制线221_1和222_1用作第三晶体管t3的下部阻光图案和第四晶体管t4的下部阻光图案，而第三晶体管t3和第四晶体管t4为nmos晶体管，并且发光控制线可在发光期间长时间保持在低电平电压，并因此第三晶体管t3和第四晶体管t4的关断特性可为有利的。相应地，可防止或减少泄漏电流的发生，并且可更加稳定地驱动显示装置1。

图13是根据又一示例性实施方式的第一导电层200_2和第二导电层400_2的布局图。图14是沿图13的线xiv-xiv'截取的剖面图。图15是沿图13的线xv-xv'截取的剖面图。

参照图13至图15，本示例性实施方式与参照图4描述的示例性实施方式的不同之处在于，第一导电层200_2包括第一初始化电压线250和第二初始化电压线260，第二扫描线410与第一初始化电压线250重叠，并且第三扫描线420与第二初始化电压线260重叠。

例如，第一导电层200_2包括第一初始化电压线250和第二初始化电压线260以及第一扫描线210、发光控制线220、第四扫描线230和第一晶体管t1的栅电极240。第二导电层400_2包括第二扫描线410和第三扫描线420。例如，第一初始化电压线250和第二初始化电压线260可位于与第一扫描线210、发光控制线220、第四扫描线230和第一晶体管t1的栅电极240相同的层中。

第二扫描线410在与第一初始化电压线250相同的方向上(例如，在行方向上)延伸，并且第二扫描线410与第一初始化电压线250重叠。第二扫描线410与第一初始化电压线250之间的重叠区可与第三晶体管t3重叠。此外，第三扫描线420在与第二初始化电压线260相同的方向上(例如，在行方向上)延伸，并且第三扫描线420与第二初始化电压线260重叠。第三扫描线420与第二初始化电压线260之间的重叠区可与第四晶体管t4重叠。

相应地，从外部电源传输初始化电压的第一初始化电压线250和第二初始化电压线260可执行下部阻光图案的功能。例如，第一初始化电压线250可在第三晶体管区at3中执行第三晶体管t3的下部阻光图案的功能，并且第二初始化电压线260可在第四晶体管区at4中执行第四晶体管t4的下部阻光图案的功能。

在这种情况下，可不需要单独的下部阻光图案，并因此在一个像素px中，可不需要为了设计单独的下部阻光图案而利用的单独的空间。减少了为了该一个像素px而利用的空间，并且更多的像素px可位于显示装置1中，并因此可改善分辨率。

尽管已参照附图描述了本公开的实施方式中的一些，但是本领域技术人员将理解，可在不背离由如随附的权利要求书及其等同物限定的本公开的精神和范围的情况下进行各种修改。因此，上述实施方式应仅以描述性含义考虑，而不是出于限制的目的。