显示装置的制作方法

本发明是有关于一种显示技术，特别是关于一种显示面板的驱动装置。

背景技术：

显示面板包含多级发光电路。发光电路的发光时间由控制信号决定。现行的驱动电路功率消耗较高，所输出的控制信号的波形不完整，并且容易受到面板内部阻抗影响往下一级驱动电路传递的功能。因此，要如何发展能够克服上述问题的相关技术为本领域重要的课题。

技术实现要素：

为了解决如上技术问题，本发明提供一种显示装置，包括多级彼此串接的驱动电路。该些驱动电路包括一第n级驱动电路，该第n级驱动电路用以输出一第n级驱动信号与一第n级控制信号，该第n级驱动电路包括一输入单元、一升压单元与一第一开关。输入单元用以于导通时依据一第(n-1)级驱动信号拉升一节点的一节点电压，其中n为大于或等于二的正整数。升压单元用以接收一操作信号，并且在该输入单元关闭时拉升该节点电压，其中该操作信号具有一高电压电平的一时间长度等于该第n级驱动信号具有该高电压电平的一时间长度，该操作信号与该第n级驱动信号具有一相位差。第一开关用以接收一直流高电压，并且依据该节点电压的一电压电平输出一第n级控制信号。该第n级驱动信号用以驱动该些驱动电路中的一第(n+1)级驱动电路，该第n级控制信号用以控制一第n级发光电路。

附图说明

图1为根据本案的一实施例所绘示的显示装置的示意图。

图2为根据本案的一实施例所绘示的显示装置中的驱动电路的电路图。

图3为根据本发明的一实施例进行驱动操作所绘示的时序图。

图4、图5、图6为根据本发明的一实施例进行驱动操作的不同期间的电路操作所绘示的示意图。

图7为根据本发明的另一实施例进行驱动操作所绘示的时序图。

图8为根据图7的本发明一实施例进行驱动操作的一期间的电路操作所绘示的示意图。

其中，附图标记：

100:显示装置

110:驱动装置

e(1)～e(n):发光装置

el(1)～el(n):控制线

d(1)～d(n):驱动电路

sl(1)～sl(n):驱动线

111:第n级驱动电路

210:输入单元

220:升压单元

230:下拉单元

240:稳压单元

250:输出单元

ck:时脉信号

xck:反向时脉信号

st(n-1):第(n-1)级驱动信号

201:节点

q(n):节点电压

em(n):第n级控制信号

st(n):第n级驱动信号

v1:低电压电平

vgl:系统直流低电压

212、214:开关

222:电容

st(n+1):第(n+1)级驱动信号

v2:高电压电平

vth:临界电压电平

252、254、232、234:开关

vgh:系统直流高电压

242、244、246、248、249:开关

245:电阻

241、243、247:节点

p(n):节点电压

ss:操作信号

p31～p34、p34'、p71～p75:期间

vq、vq':高电压电平

具体实施方式

于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括多形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包含”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。

以下将以图式揭露本案的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本案。也就是说，在本揭示内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示之。

图1为根据本案的一实施例所绘示的显示装置的示意图。请参照图1，显示装置100包括驱动装置110、发光装置e(1)～e(n)与控制线el(1)～el(n)。在一些实施例中，驱动装置110藉由控制线el(1)～el(n)耦接发光装置e(1)～e(n)，其中n为正整数。

在一些实施例中，驱动装置110用以提供数个控制信号至发光装置e(1)～e(n)，使得发光装置e(1)～e(n)依据该些控制信号而发光。举例来说，驱动装置110可用以提供如图2所示的控制信号st(n)至对应的发光装置e(n)，使得发光装置e(n)依据控制信号st(n)发光。在一些实施例中，控制信号st(n)可以决定发光装置e(n)维持发光的时间长度，例如只有在控制信号st(n)具有高电压电平时，发光装置e(n)才发光。在一些实施例中，发光装置e(1)～e(n)包含发光二极管或其他种类的发光元件。

在一些实施例中，驱动装置110包含多级彼此串接的驱动电路d(1)～d(n)，驱动电路d(1)～d(n)用以输出多个驱动信号与上述多个控制信号，其中该些驱动信号中的每一者用以驱动下级的驱动电路。在一些实施例中，驱动电路d(1)～d(n)藉由驱动线sl(1)～sl(n)输出驱动信号至次一级驱动电路。举例来说，驱动电路d(1)藉由驱动线sl(1)输出驱动信号至驱动电路d(2)。

在一些实施例中，驱动信号藉由驱动线sl(1)～sl(n)输出，而控制信号藉由控制线el(1)～el(n)输出。本发明实施例将驱动信号与控制信号分开输出，使得发光装置e(1)～e(n)的内部阻抗不影响驱动电路输出驱动信号往下级驱动电路传递的功能。

举例来说，在一些实施例中，第n级驱动电路111(即驱动电路d(n))用以藉由控制线el(n)输出一控制信号以控制对应的发光装置e(n)发光的时间长度，并且藉由驱动线sl(n)输出一驱动信号以驱动第(n+1)级驱动电路，其中发光装置e(n)的内部阻抗不影响该驱动信号驱动第(n+1)级驱动电路的功能。

在一些实施例中，次一级驱动电路输出次一级驱动信号至本级驱动电路，使得本级驱动电路可以依据次一级驱动信号调整本级驱动电路中的节点的节点电压。举例来说，驱动电路d(2)可以输出第2级驱动信号st(2)(图未示)至驱动电路d(1)，使得驱动电路d(1)可以根据第2级驱动信号st(2)调整驱动电路d(1)内部的节点电压。

图2为根据本案的一实施例所绘示的显示装置中的驱动电路的电路图。请参照图2，图2为驱动装置110中的第n级驱动电路111的电路图。

在一些实施例中，第n级驱动电路111包括输入单元210、升压单元220、下拉单元230、稳压单元240与输出单元250。

输入单元210用以依据时脉信号ck导通，并且在导通时依据第(n-1)级驱动信号st(n-1)拉升节点201的节点电压q(n)。升压单元220用以在输入单元210关闭时接收一操作信号ss以抬升节点电压q(n)。输出单元250用以依据节点电压q(n)输出第n级控制信号em(n)与第n级驱动信号st(n)。下拉单元230用以在该节点电压q(n)处于低电压电平v1时，藉由系统直流低电压vgl下拉该第n级驱动信号st(n)与第n级控制信号em(n)至低电压电平v1。稳压单元240用以依据第(n-1)级驱动信号st(n-1)在节点电压q(n)处于低电压电平v1时提供系统直流低电压vgl至节点201，使节点电压q(n)稳定维持在低电压电平v1。在一些实施例中，系统直流低电压vgl具有低电压电平v1。

在一些实施例中，输入单元210包括开关212与开关214，开关212的控制端与开关214的控制端皆用以接收时脉信号ck。开关212的第一端用以接收第(n-1)级驱动信号st(n-1)。开关214的第一端耦接开关212的第二端，开关214的第二端耦接节点201。在一些实施例中，开关212与开关214为双栅极(dualgate)的结构，此结构可以降低漏电。

在一些实施例中，升压单元220包含电容222，电容222的第一端用以接收操作信号ss，电容222的第二端耦接节点201。在先前的做法中，操作信号ss为时脉信号ck的反向时脉信号xck，反向时脉信号xck的高频率的切换容易导致驱动装置110不稳定，并会增加功率消耗，且影响输出单元250输出的信号的波形完整性。在本发明实施例中，操作信号ss并非以时脉信号ck或反向时脉信号xck实施。在图2所示的实施例中，操作信号ss是以第(n+1)级驱动电路所输出的第(n+1)级驱动信号st(n+1)所实施，但本发明不限于此，也可以藉由其他没有如同反向时脉信号xck一般持续震荡的信号所实施。

举例来说，在一些实施例中，操作信号ss具有高电压电平的时间长度等于第n级驱动信号st(n)具有高电压电平的时间长度。在一些实施例中，操作信号ss与第n级驱动信号st(n)具有一相位差。如此一来，上述实施例的操作信号ss不会如同xck一般持续震荡，但依然可以正确地调整节点电压q(n)。

在一些实施例中，本文所叙述的高电压电平为足以于本发明中的任一开关的控制端导通该开关的电压的电压电平。举例来说，本文中出现的高电压电平v2、vq、vq'、(v2-vth)或(v2-2×vth)皆为高电压电平，当一电压具有上述五高电压电平中任一者时，该电压可以于一开关的控制端导通该开关。当一电压可以于控制端导通本发明中的任一开关时，该电压具有一高电压电平。在一些实施例中，任何高于或等于(v2-2×vth)的电压电平皆为高电压电平。

在一些实施例中，输出单元250包含开关252，开关252的控制端耦接节点201，开关252的第一端用以接收系统直流高电压vgh，开关252的第二端用以输出第n级控制信号em(n)。在一些实施例中，输出单元250更包含开关254，开关254的控制端耦接节点201，开关254的第一端用以接收系统直流高电压vgh，开关254的第二端用以输出第n级驱动信号st(n)。在一些实施例中，系统直流高电压vgh具有高电压电平v2。

在一些实施例中，下拉单元230包含开关232，开关232的控制端耦接节点241，开关232的第一端耦接开关252的第二端，开关232的第二端用以接收系统直流低电压vgl，以在导通时将第n级控制信号em(n)的电压电平下拉至低电压电平v1。在一些实施例中，下拉单元230更包含开关234，开关234的控制端耦接节点241，开关234的第一端耦接开关254的第二端，开关234的第二端用以接收系统直流低电压vgl，以在导通时将第n级驱动信号st(n)的电压电平下拉至低电压电平v1。

在一些实施例中，稳压单元240包含开关242、开关244、开关246、开关248、开关249与电阻245。开关249用以依据节点241的节点电压p(n)导通，开关249的第一端耦接节点201，开关249的第二端用以接收系统直流低电压vgl，以在导通时将节点电压q(n)的电压电平下拉至低电压电平v1。开关242用以依据节点电压q(n)导通，开关242的第一端耦接节点241，开关242的第二端用以接收系统直流低电压vgl，以在开关242导通时将节点电压p(n)的电压电平下拉至低电压电平v1。电阻245的第一端耦接节点241，电阻245的第二端耦接节点243。开关244的第一端耦接节点243，开关244的第二端用以接收系统直流高电压vgh。

在一些实施例中，开关244与开关242用以调整节点241的节点电压p(n)的电压电平，使得开关249、开关232与开关234导通，以下拉节点电压q(n)、第n级控制信号em(n)与第n级驱动信号st(n)至低电压电平v1。

在一些实施例中，开关246的控制端用以接收时脉信号ck。开关246的第一端与第二端互相耦接，并且再耦接开关244的控制端。在一些实施例中，开关246的操作类似于电容。

在一些实施例中，开关248的控制端用以接收第(n-1)级驱动信号st(n-1)，开关248的第一端耦接开关246的第一端，开关248的第二端用以接收系统直流低电压vgl，以在导通时关闭开关244。

在一些实施例中，本发明实施例所描述的各个开关可以以p型半导体场效晶体管(pmos)、n型半导体场效晶体管(nmos)、薄膜晶体管(tft)或其他各种类型的开关实施。

图3为根据本发明的一实施例进行驱动操作所绘示的时序图。图4、图5、图6为根据本发明的一实施例进行驱动操作的不同期间的电路操作所绘示的示意图。

在一些实施例中，一开关的控制端的电压电平决定了一电压信号通过该开关后的电压电平的上限，该上限为控制端的电压电平减去临界电压电平。举例来说，当一开关的控制端的电压电平为高电压电平v2，并且有一电压信号从该开关的第一端输入时，不论该电压信号的电压电平有多高，在没有其他因素调整该开关的第二端的电压电平的情况下，该开关的第二端的电压电平不会超过高电压电平v2减去临界电压电平vth，即(v2-vth)。在一些实施例中，临界电压电平vth由开关的特性所决定。

图4所绘示的示意图对应图3中期间p31的操作。请参照图4与图3，在图3所示的实施例中，在期间p31，时脉信号ck具有高电压电平v2，使得开关212与开关214导通。开关212的控制端与开关214的控制端具有时脉信号ck的高电压电平v2，因此可以通过开关212与开关214的电压的电压电平的上限为(v2-vth)。此时自开关212输入的第(n-1)级驱动信号st(n-1)具有高电压电平v2，使得节点电压q(n)的电压电平抬升至(v2-vth)。

在图3所示的实施例中，在期间p31，由于开关252的控制端具有高电压电平(v2-vth)，因此可以通过开关252的电压的电压电平的上限为((v2-vth)-vth)，也就是(v2-2×vth)。此时自开关252输入的系统直流高电压vgh具有高电压电平v2，使得开关252输出的第n级控制信号em(n)具有高电压电平(v2-2×vth)。开关254的配置与开关252类似，因此不再重复叙述。在期间p31，开关254输出的第n级驱动信号st(n)也具有高电压电平(v2-2×vth)。

在图3所示的实施例中，在期间p31，第(n-1)级驱动信号st(n-1)具有高电压电平v2，使得开关248导通。开关248在导通时提供系统直流低电压vgl至开关244的控制端以关闭开关244。开关244关闭时不提供系统直流高电压vgh至节点241，以确保节点241的节点电压p(n)由开关242决定。

在图3所示的实施例中，在期间p31，节点电压q(n)的电压电平为高电压电平(v2-vth)，使得开关242导通。此时开关242提供系统直流低电压vgl至节点241，使得节点电压p(n)具有低电压电平v1，所以开关249、开关232与开关234皆关闭。

图5所绘示的示意图对应图3中期间p32的操作。请参照图5与图3，在图3所示的实施例中，在期间p32，时脉信号具有低电压电平v1，使得开关212与开关214关闭。此时第(n+1)级驱动信号st(n+1)的电压电平抬升高电压电平(v2-2×vth)，使得电容222两端的电压一同抬升，所以节点201的节点电压q(n)抬升至高电压电平vq。因为高电压电平vq高于高电压电平v2，所以控制端具有高电压电平vq的开关252可以在开关252的第一端接收具有高电压电平v2的系统直流高电压vgh时，在开关252的第二端完整输出具有高电压电平v2的第n级控制信号em(n)。开关254的配置与开关252类似，开关254也可以完整输出具有高电压电平v2的第n级驱动信号st(n)。

在图3所示的实施例中，在期间p32，时脉信号ck具有低电压电平v1，使得开关246的第一端的电压电平与第二端的电压电平皆被下拉至低电压电平v1。此时开关244的控制端具有低电压电平v1，使得开关244关闭，以确保节点241的节点电压p(n)由开关242决定。

在图3所示的实施例中，在期间p32，节点电压q(n)的电压电平vq为高电压电平，使得开关242导通。此时开关242提供系统直流低电压vgl至节点241，使得节点电压p(n)具有低电压电平v1，以关闭开关249、开关232与开关234。

图6所绘示的示意图对应图3中期间p33的操作。请参照图6与图3，在图3所示的实施例中，在期间p33，时脉信号ck具有高电压电平v2，使得开关212与开关214导通。此时自开关212输入的第(n-1)级驱动信号st(n-1)具有低电压电平v1，使得节点电压q(n)的电压电平下拉至低电压电平v1。

在图3所示的实施例中，在期间p33，节点电压q(n)的电压电平为低电压电平v1，使得开关252与开关254关闭。此时开关232与开关234分别提供具有低电压电平v1的系统直流低电压vgl至开关252的输出端与开关254的输出端，使得第n级控制信号em(n)的电压电平与第(n+1)级驱动信号st(n+1)的电压电平皆下拉至低电压电平v1。

在图3所示的实施例中，在期间p33，第(n-1)级驱动信号st(n-1)具有低电压电平v1，使得开关248关闭。此时时脉信号ck具有高电压电平v2，使得开关246的第一端的电压电平与第二端的电压电平皆被抬升至高电压电平v2。此时开关244的控制端具有高电压电平v2，使得开关244导通。由于开关244的控制端具有高电压电平v2，因此可以通过开关244的电压的电压电平的上限为(v2-vth)。所以开关244接收具有高电压电平v2的系统直流高电压vgh，并且抬升节点243的电压电平至(v2-vth)。此时节点电压q(n)具有低电压电平v1，使得开关242关闭。开关242关闭且开关244导通时，节点241的电压电平等于节点243的电压电平，因此节点241的节点电压p(n)具有高电压电平(v2-vth)，以导通开关249、开关232与开关234。

在图3所示的实施例中，在期间p33，开关232与开关234皆导通以藉由系统直流低电压vgl分别下拉第n级控制信号em(n)的电压电平与第n级驱动信号st(n)至低电压电平v1。开关249导通以提供系统直流低电压vgl至节点201，使得节点电压q(n)的电压电平稳定的保持在低电压电平v1。

在图3所示的实施例中，在期间p34，节点电压q(n)的电压电平为低电压电平v1以关闭开关242，使得节点电压p(n)的电压电平维持在高电压电平(v2-vth)。此时开关249、开关232与开关234导通，并且分别藉由系统直流低电压vgl下拉节点电压q(n)、第n级控制信号em(n)与第n级驱动信号st(n)至低电压电平v1。在期间p34，时脉信号ck具有低电压电平v1。

在一些实施例中，在期间p34，节点241的寄生电容储存电荷，使得节点电压p(n)的电压电平维持在高电压电平(v2-vth)。在一些实施例中，在期间p34，节点247的寄生电容储存电荷，使得开关244的控制端具有高电压电平以导通开关244。此时开关244提供系统直流高电压vgh至节点243，以维持节点电压p(n)在高电压电平(v2-vth)。

在一些实施例中，期间p34'的操作类似于期间p33的操作。在期间p34'，时脉信号ck切换至高电压电平v2以导通开关244，使得节点电压p(n)维持在高电压电平(v2-vth)。此时开关249、开关232与开关234导通，以下拉节点电压q(n)、第n级控制信号em(n)与第n级驱动信号st(n)至低电压电平v1。

在一些实施例中，期间p34与期间p34'被称为保持阶段(holdingstage)。由上述关于期间p34与期间p34'的叙述可知，在保持阶段时，不论时脉信号ck具有高电压电平v2还是低电压电平v1，节点电压p(n)都保持在高电压电平(v2-vth)，使得节点电压q(n)、第n级控制信号em(n)与第n级驱动信号st(n)都正确地保持在低电压电平v1。

图7为根据本发明的另一实施例进行驱动操作所绘示的时序图。图7所对应的实施例与图3所对应的实施例的区别在于，图7实施例中，第(n-1)级驱动信号st(n-1)、第(n+1)级驱动信号st(n+1)、节点电压q(n)的电压电平、第n级驱动信号st(n)与第n级控制信号em(n)具有高电压电平的时间长度为图3实施例的两倍，并且节点电压p(n)的电压电平具有低电压电平的时间长度为图3实施例的两倍。请参照图7与图3，图7中的期间p71与期间p72的操作类似于图3中的期间p31与期间p32的操作，因此不再重复说明。

图8为根据图7的本发明一实施例进行驱动操作的一期间的电路操作所绘示的示意图。请参照图7与图8，在图7所示的实施例中，在期间p73，时脉信号ck具有高电压电平v2，使得开关212与开关214导通。此时自开关212输入的第(n-1)级驱动信号st(n-1)具有高电压电平v2，使得节点电压q(n)的电压电平抬升。另一方面，电容222也藉由具有高电压电平v2的第(n+1)级驱动信号st(n+1)抬升节点电压q(n)，从而发生电容耦合。在电容耦合时，节点电压q(n)抬升至高电压电平vq'，其中高电压电平vq'高于期间p72时节点电压q(n)的高电压电平vq。此时系统直流高电压vgh可以完整通过开关252与开关254，因此第n级控制信号em(n)与第n级驱动信号st(n)皆具有高电压电平v2。

在图7所示的实施例中，期间p74的操作与期间p32的操作类似，因此类似之处不再重复说明。期间p74的操作与期间p32的操作的区别如下。在期间p32，第(n+1)级驱动信号st(n+1)具有高电压电平(v2-2×vth)。而在期间p74，第(n+1)级驱动信号st(n+1)具有高电压电平v2。然而无论第(n+1)级驱动信号st(n+1)具有高电压电平v2或(v2-2×vth)，电容222都可以藉由第(n+1)级驱动信号st(n+1)的高电压电平将节点电压q(n)的电压电平抬升至高电压电平vq，使得开关252与开关254可以完整输出具有高电压电平v2的电压信号。因此无论在期间p72或期间p74，第n级控制信号em(n)与第n级驱动信号st(n)皆具有高电压电平v2。

请参照图7与图3，图7中的期间p75类似于图3中的期间p33的操作，因此不再重复说明。

如图7实施例与图3实施例所示，第n级控制信号em(n)的波形长度可由第(n-1)级驱动信号st(n-1)决定。

在本发明实施例中，控制信号与驱动信号具有高电压电平的时间长度并不限于上述实施例。控制信号与驱动信号具有高电压电平的其他时间长度亦在本发明思及的范围内。举例来说，在一些实施例中，第n级控制信号em(n)与第n级驱动信号st(n)具有高电压电平的时间长度也可以是图3所示的实施例的k倍，其中k可为任意正整数。

综上所述，在本发明实施例中，节点电压q(n)被第(n+1)级驱动信号st(n+1)正确的抬升，因此可以完整输出第n级控制信号em(n)与第n级驱动信号st(n)，各级信号间并无电压下降以及无法传递的问题。第n级控制信号em(n)与第n级驱动信号st(n)分开输出增加了电路的稳定性。此外，输入单元210的双栅极结构可以降低漏电。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。