显示装置、像素电路及其驱动方法与流程

1.本发明涉及显示技术领域，尤其涉及一种显示装置、像素电路及像素电路的驱动方法。


背景技术：

2.电致发光显示器是继液晶显示器之后的新一代显示产品，由于其较佳的色彩饱和度，快的响应速度，可折叠化，轻薄等性能，使其正在逐渐成为显示领域的主流及引领者。
3.电致发光显示器包括发光元件以及与发光元件连接的像素电路。像素电路均包括驱动晶体管，用于向发光元件输出驱动电流。由于驱动电流的大小与驱动晶体管的阈值电压相关，因此当驱动晶体管的阈值电压发生正偏或负偏时，会导致输出发光元件的驱动电流出现异常，降低了显示效果。


技术实现要素：

4.本公开的目的在于提供一种显示装置、像素电路及像素电路的驱动方法，能够对驱动晶体管的阈值电压进行补偿。
5.根据本公开的一个方面，提供一种像素电路，包括：
6.驱动晶体管，所述驱动晶体管的第一极连接第一电源信号端，所述驱动晶体管的第二极连接发光元件的第一端，所述驱动晶体管包括第一控制极和第二控制极；
7.数据信号模块，与所述驱动晶体管、数据写入信号端以及数据信号端连接；
8.偏压信号模块，与所述驱动晶体管、偏压写入信号端以及偏压信号端连接，用于在所述偏压写入信号端和所述偏压信号端的控制下调节所述驱动晶体管的阈值电压。
9.进一步地，所述偏压信号模块包括：
10.偏压写入晶体管，所述偏压写入晶体管的控制极连接所述偏压写入信号端，所述偏压写入晶体管的第一极连接所述偏压信号端，所述偏压写入晶体管的第二极连接所述驱动晶体管的第二控制极。
11.进一步地，所述偏压信号模块还包括：
12.第一储能元件，所述第一储能元件的第一端连接所述第一电源信号端，所述第一储能元件的第二端连接所述驱动晶体管的第二控制极。
13.进一步地，所述像素电路还包括：
14.第一复位模块，与所述驱动晶体管的第二控制极和第一复位信号端连接，用于在所述第一复位信号端的控制下将第一初始化信号传输至所述驱动晶体管的第二控制极。
15.进一步地，所述数据信号模块包括：
16.数据写入晶体管，所述数据写入晶体管的控制极连接所述数据写入信号端，所述数据写入晶体管的第一极连接所述数据信号端，所述数据写入晶体管的第二极连接所述驱动晶体管的第一极；
17.补偿晶体管，所述补偿晶体管的控制极连接所述数据写入信号端，所述补偿晶体
管的第一极连接所述驱动晶体管的第二极，所述补偿晶体管的第二极连接所述驱动晶体管的第一控制极；
18.第二储能元件，所述第二储能元件的第一端连接所述第一电源信号端，所述第二储能元件的第二端连接所述驱动晶体管的第一控制极。
19.进一步地，所述像素电路还包括：
20.第二复位模块，与所述驱动晶体管的第一控制极和第二复位信号端连接，用于在所述第二复位信号端的控制下将第二初始化信号传输至所述驱动晶体管的第一控制极。
21.进一步地，所述像素电路还包括：
22.第三复位模块，与所述发光元件的第一端和第三复位信号端连接，用于在所述第三复位信号端的控制下将第三初始化信号传输至所述发光元件的第一端。
23.进一步地，所述像素电路还包括：
24.发光控制模块，与发光控制信号端、所述驱动晶体管的第二极和所述发光元件的第一端连接，用于在所述发光控制信号端的控制下连通所述驱动晶体管的第二极和所述发光元件的第一端。
25.进一步地，所述驱动晶体管为p型晶体管，所述驱动晶体管的阈值电压在所述偏压信号端提供的偏压信号的电位小于0时增大，所述驱动晶体管的阈值电压在所述偏压信号的电位大于0时减小；或者
26.所述驱动晶体管为n型晶体管，所述驱动晶体管的阈值电压在所述偏压信号端提供的偏压信号的电位小于0时减小，所述驱动晶体管的阈值电压在所述偏压信号的电位大于0时增大。
27.根据本公开的一个方面，提供一种像素电路的驱动方法，所述驱动方法用于驱动上述的像素电路，所述驱动方法包括：
28.所述数据信号模块接收所述数据写入信号端提供的数据写入信号，并将所述数据信号端提供的数据信号传输至所述驱动晶体管；
29.使所述偏压信号模块在所述偏压写入信号端和所述偏压信号端的控制下调节所述驱动晶体管的阈值电压。
30.进一步地，所述偏压信号端提供的偏压信号能够使所述驱动晶体管的阈值电压的值超出或低于所述驱动晶体管的第一控制极与所述驱动晶体管的第二极之间的电势差。
31.根据本公开的一个方面，提供一种显示装置，包括：
32.上述的像素电路；
33.发光元件，所述发光元件的第一端连接于所述像素电路中所述驱动晶体管的第二极，所述发光元件的第二端连接第二电源信号端。
34.本公开的显示装置、像素电路及像素电路的驱动方法，偏压信号模块与驱动晶体管、偏压写入信号端以及偏压信号端连接，偏压信号模块在偏压写入信号端和偏压信号端的控制下调节驱动晶体管的阈值电压，从而可以对驱动晶体管的阈值电压进行补偿。
附图说明
35.图1是本公开实施方式的像素电路的示意图。
36.图2是本公开实施方式的像素电路的另一示意图。
37.图3是图2所示像素电路的工作时序图。
38.图4-7示意性示出本公开实施方式中像素电路在不同阶段的等效电路图。
39.图8是本公开实施方式的像素电路的又一示意图。
40.图9是本公开实施方式的像素电路中驱动晶体管的阈值电压增大或减小的示意图。
41.图10是本公开实施方式的像素电路中驱动晶体管的输出特性曲线的示意图。
42.附图标记说明
43.数据信号模块1
44.数据写入晶体管t3
45.补偿晶体管t2
46.第二储能元件c2
47.偏压信号模块2
48.偏压写入晶体管t8
49.第一储能元件c1
50.第一复位模块3
51.第一复位晶体管t9
52.第二复位模块4
53.第二复位晶体管t4
54.第三复位模块5
55.第三复位晶体管t5
56.发光控制模块6
57.第一发光控制晶体管t7
58.第二发光控制晶体管t6
59.发光元件l0
60.驱动晶体管t1
61.发光控制信号em
62.发光控制信号端em
63.第一复位信号rst1
64.第一复位信号端rst1
65.第二复位信号rst2
66.第二复位信号端rst2
67.第三复位信号rst3
68.第三复位信号端rst3
69.数据写入信号gate1
70.数据写入信号端gate1
71.偏压写入信号gate2
72.偏压写入信号端gate2
73.第一初始化信号vini1
74.第一初始化信号端vini1
75.第二初始化信号vini2
76.第二初始化信号端vini2
77.第三初始化信号vini3
78.第三初始化信号端vini3
79.数据信号vdata1
80.数据信号端vdata1
81.偏压信号vdata2
82.偏压信号端vdata2
具体实施方式
83.这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置的例子。
84.在本发明使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本发明。除非另作定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本发明说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
85.本公开所有实施方式中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
86.本公开实施方式提供一种像素电路。如图1所示，该像素电路可以包括驱动晶体管t1、数据信号模块1以及偏压信号模块2，其中：
87.该驱动晶体管t1的第一极连接第一电源信号端vdd，驱动晶体管t1的第二极连接发光元件l0的第一端。驱动晶体管t1包括第一控制极和第二控制极。该数据信号模块1与驱动晶体管t1、数据写入信号端gate1以及数据信号端vdata1连接。该偏压信号模块2与驱动晶体管t1、偏压写入信号端gate2以及偏压信号端vdata2连接，用于在偏压写入信号端gate2和偏压信号端vdata2的控制下调节驱动晶体管t1的阈值电压。
88.本公开实施方式的像素电路，偏压信号模块2与驱动晶体管t1、偏压写入信号端
gate2以及偏压信号端vdata2连接，偏压信号模块2在偏压写入信号端gate2和偏压信号端vdata2的控制下调节驱动晶体管t1的阈值电压，从而可以对驱动晶体管t1的阈值电压进行补偿。
89.下面对本公开实施方式的像素电路的各部分进行详细说明：
90.如图2所示，该驱动晶体管t1包括第一控制极和第二控制极。该驱动晶体管t1为双栅极晶体管，且包括一个顶栅极和一个底栅极。该第一控制极的电位等于图2中m节点的电位。该第二控制极的电位等于图2中n节点的电位。该第一控制极和第二控制极中一个为顶栅极，另一个为底栅极。举例而言，该第一控制极为顶栅极，该第二控制极为底栅极。该驱动晶体管t1的第一极可以连接第一电源信号端vdd。该驱动晶体管t1的第二极可以连接发光元件l0的第一端。该发光元件l0的第二端可以连接第二电源信号端vss。其中，该发光元件l0可以为微型无机发光二极管，即miniled或者microled，当然，该发光元件l0也可以为oled或者qled等。该驱动晶体管t1可以为p型晶体管，当然，该驱动晶体管t1也可以为n型晶体管。
91.如图2所示，该数据信号模块1用于响应数据写入信号gate1而导通，以将数据信号vdata1传输至驱动晶体管t1的第一控制极，即m节点。该数据写入信号gate1可以由数据写入信号端gate1提供。该数据信号vdata1可以由数据信号端vdata1提供。在本公开一实施方式中，该数据信号模块1可以包括数据写入晶体管t3和补偿晶体管t2。该数据写入晶体管t3的控制极连接数据写入信号端gate1，以接收数据写入信号gate1。该数据写入晶体管t3的第一极连接数据信号端vdata1，以接收数据信号vdata1。该数据写入晶体管t3的第二极连接驱动晶体管t1的第一极。该数据写入晶体管t3用于响应数据写入信号gate1而导通，以将数据信号vdata1传输至驱动晶体管t1的第一极。该补偿晶体管t2的控制极连接数据写入信号端gate1，以接收数据写入信号gate1。该补偿晶体管t2的第一极连接驱动晶体管t1的第二极。该补偿晶体管t2的第二极连接驱动晶体管t1的第一控制极。该补偿晶体管t2用于响应数据写入信号gate1而导通，以连通驱动晶体管t1的第二极和驱动晶体管t1的第一控制极。本公开可以预先设置驱动晶体管t1的第一控制极的电位，以使驱动晶体管t1在数据写入晶体管t3以及补偿晶体管t2处于导通状态时也处于导通状态，从而使数据写入晶体管t3的第一极接收的数据信号vdata1依次通过导通的驱动晶体管t1和补偿晶体管t2以传输至驱动晶体管t1的第一控制极。
92.在本公开另一实施方式中，如图8所示，该数据信号模块1可以包括数据写入晶体管t3。该数据写入晶体管t3的控制极连接数据写入信号端gate1，以接收数据写入信号gate1。该数据写入晶体管t3的第一极连接数据信号端vdata1，以接收数据信号vdata1。该数据写入晶体管t3的第二极连接驱动晶体管t1的第一控制极。该数据写入晶体管t3用于响应数据写入信号gate1而导通，以将数据信号vdata1传输至驱动晶体管t1的第一控制极。
93.如图2所示，上述的数据信号模块1还可以包括第二储能元件c2。该第二储能元件c2的第一端可以连接第一电源信号端vdd，该第二储能元件c2的第二端可以连接驱动晶体管t1的第一控制极。该第二储能元件c2用于对驱动晶体管t1的第一控制极的电位进行维持。该第二储能元件c2可以为电容。
94.如图2所示，该偏压信号模块2用于响应偏压写入信号gate2而导通，以将偏压信号vdata2传输至驱动晶体管t1的第二控制极，使驱动晶体管t1的阈值电压的值增大或减小。
该偏压写入信号gate2可以由偏压写入信号端gate2提供。该偏压信号vdata2可以由偏压信号端vdata2提供。该偏压信号模块2可以包括偏压写入晶体管t8。该偏压写入晶体管t8的控制极连接偏压写入信号端gate2，以接收偏压写入信号gate2。该偏压写入晶体管t8的第一极连接偏压信号端vdata2，以接收偏压信号vdata2。该偏压写入晶体管t8的第二极连接驱动晶体管t1的第二控制极。该偏压写入晶体管t8用于响应偏压写入信号gate2而导通，以将偏压信号vdata2传输至驱动晶体管t1的第二控制极，即n节点。
95.如图2所示，在偏压信号vdata2传输至驱动晶体管t1的第二控制极后，驱动晶体管t1的阈值电压能够增大或减小。当然，驱动晶体管t1的阈值电压也能够不变。其中，该驱动晶体管t1的阈值电压增大，即驱动晶体管t1的阈值电压发生正偏；该驱动晶体管t1的阈值电压减小，即驱动晶体管t1的阈值电压发生负偏。以驱动晶体管t1为p型晶体管为例，该驱动晶体管t1的阈值电压在偏压信号vdata2的电位小于0时增大，该驱动晶体管t1的阈值电压在偏压信号vdata2的电位大于0时减小，该驱动晶体管t1的阈值电压在偏压信号vdata2的电位等于0时不变。以驱动晶体管t1为n型晶体管为例，该驱动晶体管t1的阈值电压在偏压信号vdata2的电位小于0时减小，该驱动晶体管t1的阈值电压在偏压信号vdata2的电位大于0时增大，该驱动晶体管t1的阈值电压在偏压信号vdata2的电位等于0时不变。如图9所示，以驱动晶体管t1为p型晶体管为例，在驱动晶体管t1的第二极与第一极之间的电势差为5.1v且偏压信号vdata2的电位为-4v时，该驱动晶体管t1的阈值电压增大，即曲线l2正偏到曲线l3的位置；在驱动晶体管t1的第二极与第一极之间的电势差为5.1v且偏压信号vdata2的电位为4v时，该驱动晶体管t1的阈值电压减小，即曲线l2负偏到曲线l4的位置。
96.进一步地，如图2所示，在偏压信号vdata2传输至驱动晶体管t1的第二控制极后，驱动晶体管t1的阈值电压能够增大，以超出驱动晶体管t1的第一控制极与驱动晶体管t1的第二极之间的电势差；驱动晶体管t1的阈值电压也能够减小，以低于驱动晶体管t1的第一控制极与驱动晶体管t1的第二极之间的电势差。在驱动晶体管t1为p型晶体管时，由于驱动晶体管t1的阈值电压超出驱动晶体管t1的第一控制极与驱动晶体管t1的第二极之间的电势差，从而使驱动晶体管t1工作于线性区；由于驱动晶体管t1的阈值电压低于驱动晶体管t1的第一控制极与驱动晶体管t1的第二极之间的电势差，从而使驱动晶体管t1工作于饱和区。在驱动晶体管t1为n型晶体管时，由于驱动晶体管t1的阈值电压超出驱动晶体管t1的第一控制极与驱动晶体管t1的第二极之间的电势差，从而使驱动晶体管t1工作于饱和区；由于驱动晶体管t1的阈值电压低于驱动晶体管t1的第一控制极与驱动晶体管t1的第二极之间的电势差，从而使驱动晶体管t1工作于线性区。因此，通过偏压信号vdata2使驱动晶体管t1的阈值电压增大或减小，可以使驱动晶体管t1的工作状态在线性区和饱和区之间切换，且在驱动晶体管t1的工作状态从饱和区切换到线性区时，可以在减小第一电源信号端vdd的电位值的情况下达到目标工作状态，从而降低了功耗。如图10所示，驱动晶体管t1的线性区和饱和区通过虚线l1划分。在图10中，纵坐标id为驱动晶体管t1输出的电流，横坐标v
ds
为驱动晶体管t1的第二极与第一极之间的电势差，各个特性曲线对应于不同的v
gs
。该v
gs
为驱动晶体管t1的第一控制极与第一极之间的电势差。
97.如图2所示，上述偏压信号模块2还可以包括第一储能元件c1。该第一储能元件c1的第一端连接第一电源信号端vdd。该第一储能元件c1的第二端连接驱动晶体管t1的第二控制极。该第一储能元件c1用于对驱动晶体管t1的第二控制极的电位进行维持。该第一储
能元件c1可以为电容。
98.如图2所示，本公开实施方式的像素电路还可以包括第一复位模块3。该第一复位模块3与驱动晶体管t1的第二控制极和第一复位信号端rst1连接，用于在第一复位信号端rst1的控制下将第一初始化信号vini1传输至驱动晶体管t1的第二控制极。其中，该第一复位模块3用于响应第一复位信号端rst1提供的第一复位信号rst1而导通，以将第一初始化信号vini1传输至驱动晶体管t1的第二控制极。该第一初始化信号vini1可以由第一初始化信号端vini1提供。该第一复位模块3可以包括第一复位晶体管t9。该第一复位晶体管t9的控制极连接第一复位信号端rst1，以接收第一复位信号rst1。该第一复位晶体管t9的第一极连接第一初始化信号端vini1，以接收第一初始化信号vini1。该第一复位晶体管t9的第二极连接驱动晶体管t1的第二控制极。该第一复位晶体管t9用于响应第一复位信号rst1而导通，以将第一初始化信号vini1传输至驱动晶体管t1的第二控制极。
99.如图2所示，本公开实施方式的像素电路还可以包括第二复位模块4。该第二复位模块4与驱动晶体管t1的第一控制极和第二复位信号端rst2连接，用于在第二复位信号端rst2的控制下将第二初始化信号vini2传输至驱动晶体管的第一控制极。其中，该第二复位模块4用于响应第二复位信号端rst2提供的第二复位信号rst2而导通，以将第二初始化信号vini2传输至驱动晶体管t1的第一控制极。该第二初始化信号vini2可以由第二初始化信号端vini2提供。该第二复位模块4可以包括第二复位晶体管t4。该第二复位晶体管t4的控制极连接第二复位信号端rst2，以接收第二复位信号rst2。该第二复位晶体管t4的第一极连接第二初始化信号端vini2，以接收第二初始化信号vini2。该第二复位晶体管t4的第二极连接驱动晶体管t1的第一控制极。该第二复位晶体管t4用于响应第二复位信号rst2而导通，以将第二初始化信号vini2传输至驱动晶体管t1的第一控制极。其中，该第一复位信号端rst1和第二复位信号端rst2可以连接于同一信号线，该第一初始化信号端vini1和第二初始化信号端vini2可以连接于同一信号线，从而减少了像素电路的布线数量。
100.如图2所示，本公开实施方式的像素电路还可以包括第三复位模块5。该第三复位模块5与发光元件l0的第一端和第三复位信号端rst3连接，用于在第三复位信号端rst3的控制下将第三初始化信号vini3传输至发光元件l0的第一端。其中，该第三复位模块5用于响应第三复位信号端rst3提供的第三复位信号rst3而导通，以将第三初始化信号vini3传输至发光元件l0的第一端。该第三初始化信号vini3可以由第三初始化信号端vini3提供。该第三复位模块5可以包括第三复位晶体管t5。该第三复位晶体管t5的控制极连接第三复位信号端rst3，该第三复位晶体管t5的第一极连接第三初始化信号端vini3，该第三复位晶体管t5的第二极连接发光元件l0的第一端。该第三复位晶体管t5用于响应第三复位信号rst3而导通，以将第三初始化信号vini3传输至发光元件l0的第一端。该第一复位信号端rst1和第三复位信号端rst3可以连接于同一信号线，该第一初始化信号端vini1和第三初始化信号端vini3可以连接于同一信号线，从而减少了像素电路的布线数量。
101.如图2所示，本公开实施方式的像素电路还可以包括发光控制模块6。该发光控制模块6与发光控制信号端em、驱动晶体管t1的第二极和发光元件l0的第一端连接，用于在发光控制信号端em的控制下连通驱动晶体管t1的第二极和发光元件l0的第一端。其中，该发光控制模块6用于响应发光控制信号端em提供的发光控制信号em而导通，以连通所述驱动晶体管t1的第二极和发光元件l0的第一端。该发光控制模块6可以包括第一发光控制晶体
管t7。该第一发光控制晶体管t7的控制极连接发光控制信号端em，以接收发光控制信号em，该第一发光控制晶体管t7的第一极连接驱动晶体管t1的第二极，该第一发光控制晶体管t7的第二极连接发光元件l0的第一端。该发光控制晶体管用于响应发光控制信号em而导通，以连通驱动晶体管t1的第二极和发光元件l0的第一端。该发光控制模块6还可以包括第二发光控制晶体管t6。该第二发光控制晶体管t6的控制极连接发光控制信号端em，以接收发光控制信号em，该第二发光控制晶体管t6的第一极连接第一电源信号端vdd，该第二发光控制晶体管t6的第二极连接驱动晶体管t1的第一极。该第二发光控制晶体管t6用于响应发光控制信号em而导通，以连通第一电源信号端vdd和驱动晶体管t1的第一极。
102.下面结合图3所示的像素电路的工作时序图对图2中的像素电路的工作过程加以详细的说明，以上述所有晶体管均为p型薄膜晶体管为例，所有晶体管的导通电平均为低电平。该工作时序图绘示了发光控制信号em、第一复位信号rst1、数据写入信号gate1以及偏压写入信号gate2在四个阶段的电平状态以及数据信号vdata1和偏压信号vdata2的电位状态。其中，该第一复位信号端rst1、第二复位信号端rst2以及第三复位信号端rst3连接于同一信号线，即第二复位信号rst2和第三复位信号rst3均与第一复位信号rst1相同。该第一初始化信号端vini1、第二初始化信号端vini2以及第三初始化信号端vini3也连接于同一信号线，即第三初始化信号vini3和第二初始化信号vini2均与第一初始化信号vini1相同。本公开的像素电路用于显示装置。该显示装置可以包括阵列分布的像素单元，各像素单元均设置有对应的像素电路。位于同一行的像素单元所设置的像素电路可以共用发光控制信号em、第一复位信号rst1、数据写入信号gate1以及偏压写入信号gate2，位于同一列的像素单元所设置的像素电路可以共用数据信号vdata1和偏压信号vdata2，所有像素单元所设置的像素电路可以共用第一初始化信号vini1。
103.如图3和图4所示，在像素电路的复位阶段s1，第一复位信号rst1为低电平，第一复位晶体管t9、第二复位晶体管t4以及第三复位晶体管t5导通，第一初始化信号vini1传输至驱动晶体管t1的第一控制极、驱动晶体管t1的第二控制极以及发光元件l0的第一端。其中，该驱动晶体管t1的第一控制极以及第二控制极的电位均等于第一初始化信号vini1的电位值。
104.如图3和图5所示，在像素电路的数据写入阶段s2，数据写入信号gate1为低电平，数据写入晶体管t3和补偿晶体管t2导通。通过预先设置第一初始化信号vini1的电位的值，可以使驱动晶体管t1的第一控制极的电位与第一极的电位的差小于驱动晶体管t1的阈值电压vth，使驱动晶体管t1也处于导通状态，从而可以通过数据信号vdata1对驱动晶体管t1的第一控制极的电位进行充电，且在驱动晶体管t1的第一控制极的电位变为(vdata1+vth)时，驱动晶体管t1截止。该驱动晶体管t1的第二控制极的电位等于第一初始化信号vini1的电位值。
105.如图3和图6所示，在像素电路的偏压写入阶段s3，偏压写入信号gate2为低电平，偏压写入晶体管t8导通，以将偏压信号vdata2写入驱动晶体管t1的第二控制极。其中，通过控制偏压信号vdata2的电位值，可以使驱动晶体管t1的工作状态处于线性区或饱和区。其中，该驱动晶体管t1的第一控制极的电位为(vdata1+vth)，该驱动晶体管t1的第二控制极的电位为偏压信号vdata2的电位值。
106.如图3和图7所示，在像素电路的发光阶段s4，第一发光控制晶体管t7和第二发光
控制晶体管t6均导通，第一电源信号端vdd连通驱动晶体管t1的第一极，驱动晶体管t1的第二极连通发光元件l0的第一端。驱动晶体管t1的工作电路的计算公式为：
[0107][0108]
其中，其中，μ为电子迁移率、cox为栅氧化层电容、v
gs
为驱动晶体管t1的第一控制极相对于第一极的电压、为驱动晶体管t1的沟道区域宽长比，v
ds
为驱动晶体管t1的第二极相对于第一极的电压。
[0109]
若驱动晶体管t1的阈值电压在偏压信号vdata2的作用下减小，并低于驱动晶体管t1的第一控制极与驱动晶体管t1的第二极之间的电势差，使驱动晶体管t1工作于饱和区，该驱动晶体管t1产生施加于发光元件l0上的工作电流为：
[0110][0111]
可知，工作电流的大小与驱动晶体管t1的阈值电压vth无关，从而消除了阈值电压对工作电流的影响，实现了像素补偿。其中，该驱动晶体管t1的第一控制极的电位为(vdata1+vth)，该驱动晶体管t1的第二控制极的电位为偏压信号vdata2的电位值。
[0112]
本公开实施方式还提供了一种像素电路的驱动方法，用于驱动上述实施方式所述的像素电路。该像素电路的驱动方法可以包括：如图1所示，数据信号模块1接收数据写入信号端gate1提供的数据写入信号gate1，并将数据信号端vdata1提供的数据信号vdata1传输至驱动晶体管t1；使偏压信号模块2在偏压写入信号端gate2和偏压信号端vdata2的控制下调节驱动晶体管t1的阈值电压。由于本公开实施方式的驱动方法所驱动的像素电路同上述实施方式中的像素电路相同，因此，其具有相同的有益效果，在此不再赘述。
[0113]
如图2所示，在偏压信号vdata2传输至驱动晶体管t1的第二控制极后，驱动晶体管t1的阈值电压能够增大，以超出驱动晶体管t1的第一控制极与驱动晶体管t1的第二极之间的电势差；驱动晶体管t1的阈值电压也能够减小，以低于驱动晶体管t1的第一控制极与驱动晶体管t1的第二极之间的电势差。
[0114]
本公开实施方式还提供一种显示装置。如图1所示，该显示装置可以包括发光元件l0和上述任一项所述的像素电路。该发光元件l0的第一端连接于像素电路中驱动晶体管t1的第二极，第二端连接第二电源信号端vss。该显示装置可以为手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于本公开实施方式的显示装置中的像素电路同上述实施方式中的像素电路相同，因此，其具有相同的有益效果，在此不再赘述。
[0115]
以上所述仅是本发明的较佳实施方式而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施方式揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。