像素电路、显示面板和像素电路的驱动方法与流程

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、显示面板和像素电路的驱动方法。

背景技术：

随着显示技术的不断发展，用户对显示屏的显示效果的要求越来越高，业界对显示效果的研究一直保持较高的关注。其中，有源矩阵有机发光二极管(amoled)可实现高分辨率和大尺寸面板显示，且具有响应速度快、工作电压低、宽视角和可柔性弯曲等优点。因此，oled显示面板是继液晶显示面板之后的又一新型平板显示技术。

与液晶显示面板不同的是，oled显示面板需要稳定的电流来控制发光器件的发光亮度。在现有技术中，oled显示面板中的像素电路在驱动发光器件稳定发光方面起到了非常重要的作用。然而，现有的像素驱动电路的性能还不够理想，无法保证均匀性显示的要求。

技术实现要素：

本发明实施例提供一种像素电路、显示面板和像素电路的驱动方法，以提升显示面板显示的均匀性，优化像素电路的性能。

为实现上述技术目的，本发明实施例提供了如下技术方案：

一种像素电路，包括：

驱动晶体管，用于向发光器件提供驱动电流；

存储模块，用于存储所述驱动晶体管的栅极和第一极的电位差；

发光控制模块，用于响应发光控制信号，使所述驱动晶体管的第一极和第二极分别接通电压，形成驱动电流通路；

第一初始化模块，用于响应第一开关信号，使第一初始化信号写入所述驱动晶体管的栅极；

补偿模块，用于响应第二开关信号，使数据信号经由所述驱动晶体管的第一极和第二极写入所述驱动晶体管的栅极，完成对所述驱动晶体管的阈值电压补偿；

耦合模块，连接于所述驱动晶体管的栅极和第三开关信号之间；所述耦合模块用于响应所述第三开关信号的突变，使所述驱动晶体管的栅极电位发生耦合变化。

可选地，所述第二开关信号复用为所述第三开关信号，所述耦合模块连接于所述驱动晶体管的栅极和所述第二开关信号之间。

可选地，所述数据信号复用为所述第一初始化信号；

可选地，所述第一初始化模块包括第一晶体管，所述第一晶体管的栅极接入所述第一开关信号，所述第一晶体管的第一极接入所述数据信号，所述第一晶体管的第二极与所述驱动晶体管的栅极电连接。

可选地，所述第一开关信号复用为所述第三开关信号，所述耦合模块连接于所述驱动晶体管的栅极和所述第一开关信号之间。

可选地，所述存储模块包括第一电容，所述第一电容连接于第一电源信号和所述驱动晶体管的栅极之间；

所述耦合模块包括第二电容，所述第二电容连接于所述第三开关信号和所述驱动晶体管的栅极之间。

可选地，所述补偿模块包括第二晶体管和第三晶体管；所述第二晶体管的栅极接入所述第二开关信号，所述第二晶体管的第一极接入所述数据信号，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接；所述第三晶体管的栅极接入所述第二开关信号，所述第三晶体管的第一极与所述驱动晶体管的第二极电连接，所述第三晶体管的第二极与所述驱动晶体管栅极电连接；

可选地，所述发光控制模块包括第四晶体管和第五晶体管，所述第四晶体管的栅极接入所述发光控制信号，所述第四晶体管的第一极接入第一电源信号，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接；所述第五晶体管的栅极接入所述发光控制信号，所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五晶体管的第二极与所述发光器件的第一极电连接，所述发光器件的第二极接入第二电源信号。

可选地，所述像素电路还包括第二初始化模块，所述第二初始化模块用于响应第四开关信号，使第二初始化信号写入所述发光器件；

可选地，所述第二初始化模块包括第六晶体管，所述第六晶体管的栅极接入所述第四开关信号，所述第六晶体管的第一极接入所述第二初始化信号，所述第六晶体管的第二极与所述发光器件电连接；

可选地，所述第一开关信号或所述第二开关信号复用为所述第四开关信号；

可选地，所述第一初始化信号复用为所述第二初始化信号。

相应地，本发明还提供了一种显示面板，包括：如本发明任意实施例所述像素电路。

相应地，本发明还提供了一种像素电路的驱动方法，其适用于本发明任意实施例所述的像素电路，所述驱动方法包括：初始化阶段、补偿阶段和发光阶段；

在所述初始化阶段，所述第一初始化模块响应第一开关信号，使第一初始化信号写入所述驱动晶体管的栅极；

在所述补偿阶段，所述补偿模块响应第二开关信号，使数据信号经由所述驱动晶体管的第一极和第二极写入所述驱动晶体管的栅极，完成对所述驱动晶体管的阈值电压补偿；同时，所述存储模块存储所述驱动晶体管的栅极电位；

在所述发光阶段，所述发光控制模块响应发光控制信号，使所述驱动晶体管的第一极和第二极分别接通电压，形成驱动电流通路，所述驱动晶体管向发光器件提供驱动电流；

其中，在所述初始化阶段、所述补偿阶段和所述发光阶段中的至少一个阶段，所述第三开关信号的电位突变，经由所述耦合模块使所述驱动晶体管的栅极电位耦合突变，以调整所述驱动晶体管的栅极电位。

可选地，所述第三开关信号在所述初始化阶段为第二电位，在所述补偿阶段突变为第一电位；

或者，所述第三开关信号在所述初始化阶段前为第二电位，在所述初始化阶段突变为第一电位；

或者，所述第三开关信号在所述初始化阶段为第一电位，在所述补偿阶段突变为第二电位。

本发明实施例设置像素电路包括驱动晶体管、存储模块、发光控制模块、第一初始化模块、补偿模块和耦合模块，其中，耦合模块连接于驱动晶体管的栅极和第三开关信号之间；耦合模块用于响应第三开关信号的突变，使驱动晶体管的栅极电位发生耦合变化。本发明实施例在实现阈值电压补偿、提升显示面板的均匀性的基础上，可以有选择地设置第三开关信号的突变节点，从而在耦合模块的耦合作用下，使得驱动晶体管的栅极电位在合适的阶段发生相应的变化，以及，在发光阶段辅助存储模块对驱动晶体管的栅极电压进行存储，实现了提升像素电路的稳定性、提升刷新频率的有益效果，从而进一步优化了像素电路的性能。

附图说明

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的一种像素电路的驱动时序示意图；

图3为本发明实施例提供的另一种像素电路的驱动时序示意图；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的又一种像素电路的驱动时序示意图；

图6为本发明实施例提供的又一种像素电路的结构示意图；

图7为本发明实施例提供的又一种像素电路的结构示意图；

图8为本发明实施例提供的又一种像素电路的结构示意图；

图9为本发明实施例提供的又一种像素电路的结构示意图；

图10为本发明实施例提供的又一种像素电路的结构示意图；

图11为本发明实施例提供的又一种像素电路的驱动时序示意图；

图12为本发明实施例提供的又一种像素电路的结构示意图；

图13为本发明实施例提供的又一种像素电路的结构示意图；

图14为本发明实施例提供的又一种像素电路的结构示意图；

图15为本发明实施例提供的一种像素电路的驱动方法的流程示意图；

图16为本发明实施例提供的另一种像素电路的驱动方法的流程示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，现有的显示面板存在无法保证均匀性显示的问题，出现该问题的原因如下：

在现有的像素电路中，驱动晶体管在驱动发光器件发光时工作在饱和区。在饱和区，随着栅源电压的升高，驱动电流逐渐变大。令驱动晶体管的栅极电压为数据信号vdata，驱动晶体管的源极电压为第一电源信号vdd，则驱动晶体管产生的驱动电流ioled为：

式中，w为沟道宽度，l为沟道长度，μeff为电子迁移率，cox为单位面积沟道电容，vth为阈值电压。其中，阈值电压vth受工艺波动影响较大，相同的栅源电压ugs可能会产生不同的驱动电流ioled。因此，现有的显示面板随着阈值电压vth的差异变化，驱动电流ioled的差异较大，无法保证均匀性显示。

有鉴于此，本发明实施例提供了一种像素电路。图1为本发明实施例提供的一种像素电路的结构示意图。参见图1，像素电路包括：驱动晶体管m7、存储模块100、发光控制模块200、第一初始化模块300、补偿模块400和耦合模块500。驱动晶体管m7用于向发光器件oled提供驱动电流；存储模块100用于存储驱动晶体管m7的栅极和第一极s的电位差；发光控制模块200用于响应发光控制信号em，使驱动晶体管m7的第一极和第二极分别接通电压，形成驱动电流通路；第一初始化模块300用于响应第一开关信号s1，使第一初始化信号vref1写入驱动晶体管m7的栅极；补偿模块400用于响应第二开关信号s2，使数据信号vdata经由驱动晶体管m7的第一极和第二极写入驱动晶体管m7的栅极，完成对驱动晶体管m7的阈值电压补偿；耦合模块500连接于驱动晶体管m7的栅极和第三开关信号s3之间；耦合模块500用于响应第三开关信号s3的突变，使驱动晶体管m7的栅极电位发生耦合变化。

驱动晶体管m7包括栅极、第一极和第二极，将驱动晶体管m7的栅极命名为像素电路的节点g；驱动晶体管m7的第一极通常称为源极，将其命名为像素电路的节点s；驱动晶体管m7的第二极通常称为漏极，将其命名为像素电路的节点d。由于在显示面板中晶体管的结构对称，因此对驱动晶体管m7的源极和漏极不做区分。

本发明实施例对驱动晶体管m7的沟道类型不做限定，驱动晶体管m7的沟道类型可以是p型，也可以是n型。下面以驱动晶体管m7的沟道类型为p型对像素电路的具体电路结构进行说明。

继续参见图1，可选地，耦合模块500包括第一端501和第二端502，第一端501接入第三开关信号s3，第二端502与节点g电连接。耦合模块500具备电压耦合功能，能够在像素电路的工作阶段(例如，初始化阶段、补偿阶段和/或发光阶段)使得节点g的电压由于耦合作用而适应调整，以满足实际需求。

第一初始化模块300具备开关功能，第一初始化模块300包括第一端301、第二端302和第三端303。其中，第三端303为控制端，接入第一开关信号s1。第一端301接入第一初始化信号vref1，第二端302与节点g电连接。第一初始化模块300在第一开关信号s1的控制下，改变第一端301和第二端302的开关状态。当第一端301和第二端302导通时，驱动晶体管m7的栅极接通第一初始化信号vref1，对驱动晶体管m7的栅极进行初始化，确保在下一阶段(补偿阶段)驱动晶体管m7处于导通状态，以便于数据信号vdata写入驱动晶体管m7的栅极。

补偿模块400具备数据写入和阈值补偿功能，补偿模块400包括第一端401、第二端402、第三端403、第四端404、第五端405和第六端406。其中，第五端405和第六端406为控制端，接入第二开关信号s2。第一端401接入数据信号vdata，第二端402与节点s电连接，第三端403与节点d电连接，第四端404与节点g电连接。补偿模块400在第二开关信号s2的控制下，改变第一端401和第二端402的开关状态，同时改变第三端403和第四端404的开关状态。当第一端401和第二端402导通、第三端403和第四端404导通时，节点s接收数据信号vdata，数据信号vdata通过导通的驱动晶体管m7传输至节点d，继而传输至节点g。由于驱动晶体管m7的导通特性，节点g(同节点d)与节点s存在一阈值电压差，若驱动晶体管m7为p型晶体管，数据信号vdata和阈值电压vth均为负值，那么，节点g的电压高于节点s的电压，节点g的电压为vdata-vth；若驱动晶体管m7为n型晶体管，数据信号vdata和阈值电压vth均为正值，那么，节点g的电压低于数据信号vdata的电压，节点g的电压为vdata-vth。与现有技术中节点g的电压写入数据电压vdata相比，本发明实施例可以在后续驱动电流的公式中消去阈值电压，实现对驱动晶体管m7的阈值电压补偿。

发光控制模块200具备开关功能，发光控制模块200包括第一端201、第二端202、第三端203、第四端204、第五端205和第六端206。其中，第五端205和第六端206为控制端，接入发光控制信号em。第一端201接入第一电源信号vdd，第二端202与节点s电连接，第三端203与节点d电连接，第四端204与发光器件oled的阳极电连接，第五端205和第六端206接入发光控制信号em。发光控制模块200在发光控制信号em的控制下，改变第一端201和第二端202的开关状态，同时改变第三端203和第四端204的开关状态。当第一端201和第二端202导通时，驱动晶体管m7的源极接通第一电源电压，第三端203和第四端204导通时，驱动晶体管m7的漏极接通发光器件oled，进而接通第二电源电压。

存储模块100包括第一端101和第二端102，第一端101接入第一电源信号vdd，第二端102与节点g电连接。存储模块100具备电压存储功能，例如，存储模块100包括电容等器件，能够在发光阶段保持节点g和节点s的压差稳定。

其中，第一开关信号s1、第二开关信号s2和发光控制信号em均由显示面板的gip电路提供信号，在像素电路的工作过程中发生高低电平的突变，以此来控制各模块的导通和断开。第三开关信号s3也是一种开关信号，可以由显示面板的gip电路提供信号，在像素电路的工作过程中发生高低电平的突变。耦合模块500具备耦合功能，与存储模块100类似，耦合模块500也可以包括电容等器件，能够在第三开关信号s3发生突变时，调整驱动晶体管m7的栅极电位，以使像素电路的性能优化。

第三开关信号s3在不同的阶段突变可以产生不同的效果，例如，第三开关信号s3在由初始化阶段切换到补偿阶段时发生突变，可以确保驱动晶体管m7在补偿阶段可靠导通；又如，第三开关信号s3在切换到初始化阶段时发生突变，可以提升充电速度等，下面进行具体说明。

图2为本发明实施例提供的一种像素电路的驱动时序示意图。结合图1和图2，示例性地，第一开关信号s1、第二开关信号s2和发光控制信号em为高电平时，相应的模块断开，第一开关信号s1、第二开关信号s2和发光控制信号em为低电平时，相应的模块导通。像素电路的驱动过程包括初始化阶段t1、补偿阶段t2和发光阶段t3。第一开关信号s1在初始化阶段t1为低电平，在补偿阶段t2和发光阶段t3为高电平；第二开关信号s2在补偿阶段t2为低电平，在初始化阶段t1和发光阶段t3为高电平；发光控制信号em在发光阶段t3为低电平，在初始化阶段t1和补偿阶段t2为高电平。

在一种实施方式中，可选地，第三开关信号s3在初始化阶段t1为高电平，在补偿阶段t2和发光阶段t3为低电平。

具体地，在初始化阶段t1，补偿模块400响应第二开关信号s2的高电平而断开，发光控制模块200响应发光控制信号em的高电平而断开；第一初始化模块300响应第一开关信号s1的低电平而导通，使第一初始化信号vref1写入节点g(耦合模块500的第二端502、存储模块100的第二端102)。其中，节点g的电压为第一初始化信号vref1，即节点g的电压vg1＝vref1。第三开关信号s3的电压为vgh，vgh＞0。

在补偿阶段t2，发光控制模块200响应发光控制信号em的高电平而断开；第一初始化模块300响应第一开关信号s1的高电平而断开。由于第三开关信号s3由高电平突变为低电平，即耦合模块500的第一端501电位被下拉。又由于耦合模块500的耦合作用，节点g的电位也被下拉，即节点g的电压小于vg1。对于p沟道的驱动晶体管m7，电压越低，打开的越充分，因此，本发明实施例能够在补偿阶段t2确保驱动晶体管m7顺利导通，数据信号vdata经由导通的驱动晶体管m7写入节点g，节点g的电压逐渐升高，直至节点g与节点s的压差达到vth，此时，vg2＝vdata+vth。

在发光阶段t3，发光控制模块200响应发光控制信号em的低电位而导通。可以使驱动晶体管m7的源极接通第一电源信号vdd，驱动晶体管m7的漏极接通发光器件oled，进而接通第二电源信号vss。此时，驱动晶体管m7产生的驱动电流ioled为：

由此可见，本发明实施例提供的像素电路产生的驱动电流ioled与驱动晶体管m7的阈值电压均不相关，仅与数据信号vdata和第一电源信号vdd相关，从而实现了阈值电压的补偿，有利于避免驱动电流ioled受到阈值电压的影响，提升了显示面板显示的均匀性，提升了显示画质。另外，本发明实施例设置第三开关信号s3能够在补偿阶段t2确保驱动晶体管m7导通，并在发光阶段t3辅助存储模块100对节点g的电压进行存储，使得驱动电路的性能更加稳定。

图3为本发明实施例提供的另一种像素电路的驱动时序示意图。参见图3，与图2不同的是，图3中限定第三开关信号s3在初始化阶段t1前的阶段(空白阶段)为高电平，在初始化阶段t1、补偿阶段t2和发光阶段t3为低电平。结合图1和图3，对本实施方式中的像素电路的驱动过程进行分析。

具体地，在初始化阶段t1，补偿模块400响应第二开关信号s2的高电平而断开，发光控制模块200响应发光控制信号em的高电平而断开；第一初始化模块300响应第一开关信号s1的低电平而导通，使第一初始化信号vref1写入节点g(耦合模块500的第二端502、存储模块100的第二端102)。节点g的电压为第一初始化信号vref1，vref1＜0，即节点g的电压逐渐降低，直至vg1＝vref1。其中，由于第三开关信号s3由高电平突变为低电平，即耦合模块500的第一端501电位被下拉。又由于耦合模块500的耦合作用，节点g的电位也被下拉，因此，有利于减少栅极复位时间，保证初始化效果，进而有利于提高像素电路的刷新频率。

在补偿阶段t2，发光控制模块200响应发光控制信号em的高电平而断开；第一初始化模块300响应第一开关信号s1的高电平而断开。补偿模块400响应第二开关信号s2的低电平而导通，数据信号vdata经由导通的驱动晶体管m7写入节点g，节点g的电压逐渐升高，直至节点g与节点s的压差达到vth，此时，vg2＝vdata+vth。

在发光阶段t3，发光控制模块200响应发光控制信号em的低电位而导通。可以使驱动晶体管m7的源极接通第一电源信号vdd，驱动晶体管m7的漏极接通发光器件oled，进而接通第二电源信号vss。此时，驱动晶体管m7产生的驱动电流ioled可以消除阈值电压的影响。

由此可见，本发明实施例提供的像素电路有利于避免驱动电流ioled受到阈值电压的影响，提升了显示面板显示的均匀性，提升了显示画质。另外，本发明实施例设置第三开关信号s3能够在初始化阶段t1下拉节点g的电位，有利于减少栅极复位的时间，有利于提升刷新频率，并在发光阶段t3辅助存储模块100对节点g的电压进行存储，使得驱动电路的性能更加稳定。

在一种实施方式中，可选地，还可以限定第三开关信号s3在初始化阶段t1为低电平，在补偿阶段t2和发光阶段t3为高电平。这样，在补偿阶段t2，由于第三开关信号s3由低电平突变为高电平，即耦合模块500的第一端501电位被抬高。又由于耦合模块500的耦合作用，节点g的电位也被抬高，使得节点g的电压在补偿阶段t2的开始时刻和结束时刻的压差降低。因此，本实施方式有利于减少补偿阶段t2的时间，有利于在提升刷新频率的基础上，保证数据写入的效果。

由此可见，本发明实施例在实现阈值电压补偿、提升显示面板均匀性的基础上，通过设置耦合模块500连接在第三开关信号s3和节点g之间，可以有选择地设置第三开关信号s3的突变节点，从而在耦合模块500的耦合作用下，使得节点g的电位在合适的阶段发生相应的变化，以及，在发光阶段t3辅助存储模块100对节点g的电压进行存储，实现了提升像素电路的稳定性、提升刷新频率的有益效果，从而进一步优化了像素电路的性能。

在上述各实施例的基础上，第三开关信号s3可以由其他的信号复用，以简化gip电路和/或控制模块的设置，下面就其中的几种信号复用的设置方式进行说明，但不作为对本发明的限定。

图4为本发明实施例提供的另一种像素电路的结构示意图，图5为本发明实施例提供的又一种像素电路的驱动时序示意图。参见图4和图5，在本发明的一种实施方式中，可选地，第二开关信号s2复用为第三开关信号s3，耦合模块500连接于驱动晶体管m7的栅极和第二开关信号s2之间。

示例性地，在初始化阶段t1，第一开关信号s1为低电平，第二开关信号s2为高电平，发光控制信号em为高电平；补偿模块400响应第二开关信号s2的高电平而断开，发光控制模块200响应发光控制信号em的高电平而断开；第一初始化模块300响应第一开关信号s1的低电平而导通，使第一初始化信号vref1写入驱动晶体管m7的栅极(节点g)。其中，节点g的电压为第一初始化信号vref1，即节点g的电压vg1＝vref1。第二开关信号s2的电压为vgh，那么，耦合模块500的两端电压差为vref1-vgh，vgh＞0。

在补偿阶段t2，第一开关信号s1为高电平，第二开关信号s2为低电平，发光控制信号em为高电平；发光控制模块200响应发光控制信号em的高电平而断开；第一初始化模块300响应第一开关信号s1的高电平而断开；第一初始化模块300响应第一开关信号s1的低电平而导通。其中，由于第二开关信号s2由高电平突变为低电平，即耦合模块500的第一端501的电位变化量为vgl-vgh，vgl＜0，又由于耦合模块500和存储模块100作用，节点g的电位变化量为▲1＝[c2/(c1+c2)]×(vgl-vgh)＜0，c1为存储模块100的电容，c2为耦合模块500的电容，vgh为开关信号的高电平电压，vgl为开关信号的低电平电压。即节点g的电位被下拉，节点g的电压为：

vg2＝vref1+▲1＝vref1+[c2/(c1+c2)]×(vgl-vgh)＜vg1

因此，本发明实施例能够在补偿阶段t2确保驱动晶体管m7顺利导通，数据信号vdata经由导通的驱动晶体管m7写入驱动晶体管m7的栅极(节点g)，使得节点g的电压升高至vg3＝vdata+vth。

在发光阶段t3，第一开关信号s1为高电平，第二开关信号s2为高电平，发光控制信号em为低电平；发光控制模块200响应发光控制信号em的低电位而导通。其中，由于第二开关信号s2由低电平突变为高电平，即耦合模块500的第一端501的电位变化量为vgh-vgl，又由于存储模块100和耦合模块500的耦合作用，节点g的电位变化量为▲2＝[c2/(c1+c2)]×(vgh-vgl)＞0，即节点g的电位被上拉，节点g的电压为vg4＝vdata+vth+▲2。并在发光阶段t3保持该电位，以有利于节点g的电位存储，产生稳定的驱动电流。驱动晶体管m7产生的驱动电流ioled为：

其中，驱动电流ioled与节点g的电位变化量▲2相关，由于变化量▲2为定值，本领域技术人员可以理解，通过在数据信号vdata中补偿变化量▲2，可以消去变化量▲2。

继续参见图4，可选地，数据信号vdata复用为第一初始化信号vref1。在现有技术中，为了确保数据信号vdata能够可靠写入节点g，需要设置第一初始化信号vref1的电位低于数据信号vdata的电位。与现有技术不同的是，本发明实施例能够在补偿阶段t2拉低节点g的电位，因此，本发明实施例采用数据信号vdata复用为第一初始化信号vref1，可以在确保对节点g的可靠复位的基础上，减少控制信号线的数量和驱动ic的设计难度。

图6为本发明实施例提供的又一种像素电路的结构示意图。参见图6，在上述各实施例的基础上，可选地，存储模块100包括第一电容c1，第一电容c1连接于第一电源信号vdd和驱动晶体管m7的栅极之间；耦合模块500包括第二电容c2，第二电容c2连接于第三开关信号s3和驱动晶体管m7的栅极之间。本发明实施例设置存储模块100和耦合模块500中均只包括一个电容，使得电路结构简单，易于实现。

图7为本发明实施例提供的又一种像素电路的结构示意图。参见图7，在上述各实施例的基础上，可选地，第一初始化模块300包括第一晶体管m1，第一晶体管m1的栅极接入第一开关信号s1，第一晶体管m1的第一极接入数据信号vdata，第一晶体管m1的第二极与驱动晶体管m7的栅极电连接。本发明实施例设置第一初始化模块300仅包括一个晶体管，有利于简化电路结构，易于实现。

继续参见图7，可选地，补偿模块400包括第二晶体管m2和第三晶体管m3；第二晶体管m2的栅极接入第二开关信号s2，第二晶体管m2的第一极接入数据信号vdata，第二晶体管m2的第二极与驱动晶体管m7的第一极电连接；第三晶体管m3的栅极接入第二开关信号s2，第三晶体管m3的第一极与驱动晶体管m7的第二极电连接，第三晶体管m3的第二极与驱动晶体管m7栅极电连接。本发明实施例设置补偿模块400包括第二晶体管m2和第三晶体管m3，有利于简化电路结构，易于实现。

继续参见图7，可选地，发光控制模块200包括第四晶体管m4和第五晶体管m5，第四晶体管m4的栅极接入发光控制信号em，第四晶体管m4的第一极接入第一电源信号vdd，第四晶体管m4的第二极与驱动晶体管m7的第一极电连接；第五晶体管m5的栅极接入发光控制信号em，第五晶体管m5的第一极与驱动晶体管m7的第二极电连接，第五晶体管m5的第二极与发光器件oled的第一极电连接，发光器件oled的第二极接入第二电源信号vss。本发明实施例设置发光控制模块200包括第四晶体管m4和第三晶体管m3，有利于简化电路结构，易于实现。

图8为本发明实施例提供的又一种像素电路的结构示意图。参见图8，在上述各实施例的基础上，可选地，像素电路还包括第二初始化模块600，第二初始化模块600用于响应第四开关信号s4，使第二初始化信号vref2写入发光器件oled。示例性地，第四开关信号s4可以控制第二初始化模块600在初始化阶段t1和/或补偿阶段t2导通，以对发光器件oled的阳极进行初始化，确保发光器件oled的发光效果。

可选地，若第一开关信号s1复用为第四开关信号s4，可以在初始化阶段t1对发光器件oled的阳极进行初始化；若第二开关信号s2复用为第四开关信号s4，可以在补偿阶段t2对发光器件oled的阳极进行初始化。本发明实施例通过开关信号的复用，有利于减少信号线的数量，以及简化驱动ic的设计难度。

可选地，第一初始化信号vref1复用为第二初始化信号vref2。其中，为了实现对发光器件oled的阳极初始化的效果，需要将第二初始化信号vref2设置为负值，以实现对发光器件oled的初始化；对于p型驱动晶体管m7而言，第一初始化信号vref1为负值，因此，第一初始化信号vref1和第二初始化信号vref2可以复用。

继续参见图8，可选地，第二初始化模块600包括第六晶体管m6，第六晶体管m6的栅极接入第四开关信号s4，第六晶体管m6的第一极接入第二初始化信号vref2，第六晶体管m6的第二极与发光器件oled电连接。本发明实施例设置第二初始化模块600包括第六晶体管m6，有利于简化像素电路的结构，易于实现。

继续参见图8，可选地，与驱动晶体管m7为p型晶体管相同，各模块中的各晶体管也为p型晶体管，以简化制作工艺。

图9为本发明实施例提供的又一种像素电路的结构示意图。参见图9，与上述各实施例不同的是，驱动晶体管m7为n型晶体管。对于n沟道型的驱动晶体管m7，定义其与发光器件oled的阳极连接的一极为源极，定义其与第一电源信号vdd连接的一极为漏极。那么，像素电路各模块之间的连接关系如下：

耦合模块500的第一端501接入第三开关信号s3，第二端502与节点g电连接。第一初始化模块300的第一端301接入第一初始化信号vref1，第二端302与节点g电连接，第三端303接入第一开关信号s1。补偿模块400的第一端401接入数据信号vdata，第二端402与节点s电连接，第三端403与节点d电连接，第四端404与节点g电连接，第五端405和第六端406接入第二开关信号s2。发光控制模块200的第一端201接入第一电源信号vdd，第二端202与节点d电连接，第三端203与节点s电连接，第四端204与发光器件oled的阳极电连接，第五端205和第六端206接入发光控制信号em。存储模块100的第一端101与发光器件oled的阳极电连接，第二端102与节点g电连接。存储模块100具备电压存储功能，能够在发光阶段t3保持节点g和节点s的压差稳定。

继续参见图9，可选地，与驱动晶体管m7的沟道类型一致，各模块中的晶体管均设置为n型晶体管，以简化工艺。与驱动晶体管m7为p型晶体管不同，驱动晶体管m7为n型晶体管时，数据信号vdata为正值，驱动晶体管m7和各模块在高电平的控制下导通，因此，数据信号vdata和第一初始化信号vref1均为高电平。第二开关信号s2在补偿阶段t2由低电平突变为高电平，由于耦合模块500的耦合作用，驱动晶体管m7的栅极电位被拉高，确保驱动晶体管m7的导通。

图10为本发明实施例提供的又一种像素电路的结构示意图，图11为本发明实施例提供的又一种像素电路的驱动时序示意图。参见图10和图11，在本发明的一种实施方式中，可选地，第一开关信号s1复用为第三开关信号s3，耦合模块500连接于驱动晶体管m7的栅极和第一开关信号s1之间。

示例性地，在初始化阶段t1，补偿模块400响应第二开关信号s2的高电平而断开，发光控制模块200响应发光控制信号em的高电平而断开；第一初始化模块300响应第一开关信号s1的低电平而导通，使第一初始化信号vref1写入节点g(耦合模块500的第二端502、存储模块100的第二端102)。节点g的电压为第一初始化信号vref1，vref1＜0，即节点g的电压逐渐降低，直至vg1＝vref1。同时，由于第一开关信号s1由高电平突变为低电平，即耦合模块500的第一端501电位被下拉。又由于耦合模块500的耦合作用，节点g的电位也被下拉，因此，有利于减少栅极复位时间，保证初始化效果，有利于提高显示面板的刷新频率。

在补偿阶段t2，发光控制模块200响应发光控制信号em的高电平而断开；第一初始化模块300响应第一开关信号s1的高电平而断开。补偿模块400响应第二开关信号s2的低电平而导通，数据信号vdata经由导通的驱动晶体管m7写入节点g，由于第三开关信号s3由低电平突变为高电平，即耦合模块500的第一端501电位被抬高。又由于耦合模块500的耦合作用，节点g的电位也被抬高，即节点g的电压高于vref1，vg1＝vref1+▲3，▲3＝(vgh-vgl)×[c2/(c1+c2)]，使得节点g的电压在补偿阶段t2的开始时刻被抬高，节点g的电压以vg1为起点逐渐升高，直至节点g与节点s的压差达到vth，此时，vg3＝vdata+vth。这使得节点g的电压在补偿阶段t2的开始时刻和结束时刻的压差降低。因此，本实施方式有利于减少补偿阶段t2的时间，有利于在提升刷新频率的基础上，保证数据写入的效果。

图12为本发明实施例提供的又一种像素电路的结构示意图。参见图12，在上述各实施例的基础上，可选地，存储模块100包括第一电容c1，第一电容c1连接于第一电源信号vdd和驱动晶体管m7的栅极之间；耦合模块500包括第二电容c2，第二电容c2连接于第三开关信号s3和驱动晶体管m7的栅极之间。本发明实施例设置存储模块100和耦合模块500中均只包括一个电容，使得电路结构简单，易于实现。

图13为本发明实施例提供的又一种像素电路的结构示意图。参见图13，在上述各实施例的基础上，可选地，初始化模块包括第一晶体管m1，第一晶体管m1的栅极接入第一开关信号s1，第一晶体管m1的第一极接入第一初始化信号vref1，第一晶体管m1的第二极与驱动晶体管m7的栅极电连接。本发明实施例设置初始化模块仅包括一个晶体管，有利于简化电路结构，易于实现。

继续参见图13，可选地，补偿模块400包括第二晶体管m2和第三晶体管m3；第二晶体管m2的栅极接入第二开关信号s2，第二晶体管m2的第一极接入数据信号vdata，第二晶体管m2的第二极与驱动晶体管m7的第一极电连接；第三晶体管m3的栅极接入第二开关信号s2，第三晶体管m3的第一极与驱动晶体管m7的第二极电连接，第三晶体管m3的第二极与驱动晶体管m7栅极电连接。本发明实施例设置补偿模块400包括第二晶体管m2和第三晶体管m3，有利于简化电路结构，易于实现。

继续参见图13，可选地，发光控制模块200包括第四晶体管m4和第五晶体管m5，第四晶体管m4的栅极接入发光控制信号em，第四晶体管m4的第一极接入第一电源信号vdd，第四晶体管m4的第二极与驱动晶体管m7的第一极电连接；第五晶体管m5的栅极接入发光控制信号em，第五晶体管m5的第一极与驱动晶体管m7的第二极电连接，第五晶体管m5的第二极与发光器件oled的第一极电连接，发光器件oled的第二极接入第二电源信号vss。本发明实施例设置发光控制模块200包括第四晶体管m4和第三晶体管m3，有利于简化电路结构，易于实现。

继续参见图13，可选地，像素电路还包括第二初始化模块600，第二初始化模块600用于响应第四开关信号s4，使第二初始化信号vref2写入发光器件oled。示例性地，第四开关信号s4可以控制第二初始化模块600在初始化阶段t1和/或补偿阶段t2导通，以对发光器件oled的阳极进行初始化，确保发光器件oled的发光效果。

可选地，若第一开关信号s1复用为第四开关信号s4，可以在初始化阶段t1对发光器件oled的阳极进行初始化；若第二开关信号s2复用为第四开关信号s4，可以在补偿阶段t2对发光器件oled的阳极进行初始化。本发明实施例通过开关信号的复用，有利于减少信号线的数量，以及简化驱动模块的设置。

继续参见图13，可选地，第二初始化模块600包括第六晶体管m6，第六晶体管m6的栅极接入第四开关信号s4，第六晶体管m6的第一极接入第二初始化信号vref2，第六晶体管m6的第二极与发光器件oled电连接。本发明实施例设置第二初始化模块600包括第六晶体管m6，有利于简化像素电路的结构，易于实现。

继续参见图13，可选地，与驱动晶体管m7为p型晶体管相同，各模块中的各晶体管也为p型晶体管，以简化制作工艺。

图14为本发明实施例提供的又一种像素电路的结构示意图。参见图14，与上述各实施例不同的是，驱动晶体管m7为n型晶体管。对于n沟道型的驱动晶体管m7，定义其与发光器件oled的阳极连接的一极为源极，定义其与第一电源信号vdd连接的一极为漏极。那么，像素电路各模块之间的连接关系如下：

耦合模块500的第一端501接入第三开关信号s3，第二端502与节点g电连接。第一初始化模块300的第一端301接入第一初始化信号vref1，第二端302与节点g电连接，第三端303接入第一开关信号s1。补偿模块400的第一端401接入数据信号vdata，第二端402与节点s电连接，第三端403与节点d电连接，第四端404与节点g电连接，第五端405和第六端406接入第二开关信号s2。发光控制模块200的第一端201接入第一电源信号vdd，第二端202与节点d电连接，第三端203与节点s电连接，第四端204与发光器件oled的阳极电连接，第五端205和第六端206接入发光控制信号em。存储模块100的第一端101与发光器件oled的阳极电连接，第二端102与节点g电连接。存储模块100具备电压存储功能，能够在发光阶段t3保持节点g和节点s的压差稳定。

继续参见图14，可选地，与驱动晶体管m7的沟道类型一致，各模块中的晶体管均设置为n型晶体管，以简化工艺。与驱动晶体管m7为p型晶体管不同，驱动晶体管m7为n型晶体管时，数据信号vdata为正值，驱动晶体管m7和各模块在高电平的控制下导通，因此，数据信号vdata和第一初始化信号vref1均为高电平。第一开关信号s1在初始化阶段t1由低电平突变为高电平，由于耦合模块500的耦合作用，驱动晶体管m7的栅极电位被拉高，有利于第一初始化信号vref1的快速写入。以及，第一开关信号s1在补偿阶段t2由高电平突变为低电平，由于耦合模块500的耦合作用，驱动晶体管m7的栅极电位被拉低，有利于数据信号vdata的快速写入。

本发明实施例还提供了一种显示面板，该显示面板包括如本发明任意实施例所提供的像素电路，其技术原理和产生的效果类似，不再赘述。

本发明实施例还提供了一种像素电路的驱动方法，该驱动方法适用于本发明任意实施例所提供的像素电路。驱动方法包括：初始化阶段、补偿阶段和发光阶段。

在初始化阶段，第一初始化模块响应第一开关信号，使第一初始化信号写入驱动晶体管的栅极，以确保驱动晶体管在补偿阶段开始时处于导通状态。

在补偿阶段，补偿模块响应第二开关信号，使数据信号经由驱动晶体管的第一极和第二极写入驱动晶体管的栅极，完成对驱动晶体管的阈值电压补偿；同时，存储模块存储驱动晶体管的栅极电位。

其中，数据信号经由导通的驱动晶体管写入驱动晶体管的栅极，驱动晶体管的栅极的电压逐渐变化，直至其电压达到vdata+vth。这样，能够在发光阶段，在驱动电流公式中，将阈值电压vth消除，实现阈值电压补偿。

在发光阶段，发光控制模块响应发光控制信号，使驱动晶体管的第一极和第二极分别接通电压，形成驱动电流通路，驱动晶体管向发光器件提供驱动电流。

其中，在初始化阶段、补偿阶段和发光阶段中的至少一个阶段，第三开关信号的电位突变，经由耦合模块使驱动晶体管的栅极电位耦合突变，以调整驱动晶体管的栅极电位。

本发明实施例提供的像素电路产生的驱动电流与驱动晶体管的阈值电压均不相关，仅与数据信号和第一电源信号相关，从而实现了阈值电压的补偿，有利于避免驱动电流受到阈值电压的影响，提升了显示面板显示的均匀性，提升了显示画质。另外，本发明实施例在实现阈值电压补偿的基础上，通过设置耦合模块连接在第三开关信号和驱动晶体管的栅极之间，可以有选择地设置第三开关信号的突变节点，从而在耦合模块的耦合作用下，使得驱动晶体管的栅极电位在合适的阶段发生相应的变化，以及，在发光阶段辅助存储模块对驱动晶体管的栅极电压进行存储，实现了提升像素电路的稳定性、提升刷新频率的有益效果，从而进一步优化了像素电路的性能。

图15为本发明实施例提供的一种像素电路的驱动方法的流程示意图。参见图15，在本发明的一种实施方式中，可选地，第二开关信号复用为第三开关信号，第三开关信号在初始化阶段为第二电位，在补偿阶段突变为第一电位。驱动方法包括以下步骤：

s110、在初始化阶段，第二开关信号为第二电位；第一开关信号为第一电位，控制第一初始化模块导通，使数据信号写入驱动晶体管的栅极。

s120、在补偿阶段，第一开关信号为第二电位，控制第一初始化模块断开；第二开关信号由第二电位突变为第一电位，驱动晶体管的栅极电位耦合突变，确保驱动晶体管导通，数据信号经由导通的驱动晶体管写入驱动晶体管的栅极。

其中，若驱动晶体管为p型晶体管，数据信号为负值，第一电位为低电平，第二电位为高电平。第二开关信号在补偿阶段由高电平突变为低电平，由于耦合模块的耦合作用，驱动晶体管的栅极电位被拉低，确保驱动晶体管的导通。

若驱动晶体管为n型晶体管，数据信号为正值，第一电位为高电平，第二电位为低电平。第二开关信号在补偿阶段由低电平突变为高电平，由于耦合模块的耦合作用，驱动晶体管的栅极电位被拉高，确保驱动晶体管的导通。

s130、在发光阶段，发光控制信号为第一电位，控制发光控制模块导通；第二开关信号由第一电位突变为第二电位；驱动晶体管的栅极电位耦合突变，驱动晶体管响应其栅极电位和第一极电位产生驱动电流，驱动发光器件发光。

本发明实施例提供的像素电路产生的驱动电流ioled与驱动晶体管dt的阈值电压均不相关，仅与数据信号data和第一电源信号相关，从而实现了阈值电压的补偿，有利于避免驱动电流ioled受到阈值电压的影响，提升了显示面板显示的均匀性，提升了显示画质。另外，本发明实施例设置第三开关信号能够在补偿阶段确保驱动晶体管导通，并在发光阶段辅助存储模块对节点g的电压进行存储，使得驱动电路的性能更加稳定。

图16为本发明实施例提供的另一种像素电路的驱动方法的流程示意图。参见图16，在本发明的一种实施方式中，可选地，第一开关信号复用为第三开关信号，第三开关信号在初始化阶段前为第二电位，在初始化阶段突变为第一电位，在补偿阶段突变为第二电位。驱动方法包括以下步骤：

s210、在初始化阶段，第一开关信号由第二电位突变为第一电位，在驱动晶体管的栅极电位耦合突变的同时，控制第一初始化模块导通，使第一初始化信号写入驱动晶体管的栅极。

其中，若驱动晶体管为p型晶体管，第一初始化信号和数据信号为负值，第一电位为低电平，第二电位为高电平。第一开关信号在初始化阶段由高电平突变为低电平，由于耦合模块的耦合作用，驱动晶体管的栅极电位被拉低，有利于第一初始化信号的快速写入。

若驱动晶体管为n型晶体管，第一初始化信号和数据信号为正值，第一电位为高电平，第二电位为低电平。第一开关信号在初始化阶段由低电平突变为高电平，由于耦合模块的耦合作用，驱动晶体管的栅极电位被拉高，有利于第一初始化信号的快速写入。

s220、在补偿阶段，第一开关信号由第一电位突变为第二电位，驱动晶体管的栅极电位耦合突变；同时，第二开关信号为第一电位，数据信号经由导通的驱动晶体管写入驱动晶体管的栅极。

其中，若驱动晶体管为p型晶体管，第一初始化信号和数据信号为负值，且第一初始化信号低于数据信号，第一电位为低电平，第二电位为高电平。第一开关信号在补偿阶段由低电平突变为高电平，由于耦合模块的耦合作用，驱动晶体管的栅极电位被拉高，有利于数据信号的快速写入。

若驱动晶体管为n型晶体管，第一初始化信号和数据信号为正值，且第一初始化信号高于数据信号，第一电位为高电平，第二电位为低电平。第一开关信号在补偿阶段由高电平突变为低电平，由于耦合模块的耦合作用，驱动晶体管的栅极电位被拉低，有利于数据信号的快速写入。

s230、在发光阶段，发光控制信号为第一电位，控制发光控制模块导通；驱动晶体管响应其栅极电位和第一极电位产生驱动电流，驱动发光器件发光。

本发明实施例在实现阈值电压补偿的基础上，设置第三开关信号能够在初始化阶段下拉驱动晶体管的栅极电位，在补偿阶段上拉驱动晶体管的栅极电位，有利于减少栅极复位的时间和数据写入的时间，有利于提升刷新频率，并在发光阶段辅助存储模块对驱动晶体管的栅极电压进行存储，使得驱动电路的性能更加稳定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。