一种像素电路及其驱动方法、显示基板和显示装置与流程

本申请涉及显示技术领域，具体而言，本申请涉及一种像素电路及其驱动方法、显示基板和显示装置。

背景技术：

有机发光二极管(organiclightemittingdiode，oled)显示装置，是一种利用有机发光材料在电场驱动下发生载流子注入和复合而发光的显示设备，具有自发光、广视角、高对比度、低功耗、高反应速度等优点，被业界公认为是最有发展潜力的显示装置。

oled显示中，每个像素单元均包括一个像素电路，该像素电路可以向发光单元提供驱动电流来驱动发光单元发光，像素电路由于长时间操作下，该像素电路包括的驱动晶体管受到电压应力严重，阈值电压会发生漂移，这会影响oled的亮度，从而影响正常显示。

为了解决上述问题，一种方法是引入内部补偿电路，将阈值电压漂移的影响进行抵消，但是目前的内部补偿电路较复杂，且会占据较大空间，影响像素的开口率。另一种方法是引入外部补偿电路，但是目前的外部补偿电路在补偿阶段会因为氧化物薄膜晶体管(tft)的耗尽型特性发生漏电问题，进而导致补偿精度不足。

技术实现要素：

本申请针对现有方式的缺点，提出一种像素电路及其驱动方法、显示基板和显示装置，用以解决现有技术引入外部补偿电路后，导致补偿精度不足的技术问题。

本申请实施例提供了一种像素电路，包括：数据写入模块、驱动模块、存储模块和检测模块；

所述数据写入模块，分别连接第一扫描信号端、数据信号端、所述驱动模块、所述存储模块和第一节点，用于在所述第一扫描信号端的控制下，将所述数据信号端的数据电压提供给所述第一节点；

所述驱动模块，分别连接所述第一节点、电源电压端、第二节点、所述存储模块和所述检测模块，用于驱动发光器件发光；

所述存储模块，分别连接所述第一节点和所述第二节点，用于使所述第一节点和所述第二节点之间的电压差保持稳定；

所述检测模块，分别连接所述存储模块、所述驱动模块、所述第二节点、第二扫描信号端和感应信号线，用于在所述第二扫描信号端的控制下，通过所述感应信号线接收参考信号端输出的参考电压，并将该参考电压提供给所述第二节点；以及将所述第二节点充电的充电电压传输给所述感应信号线，且阻止所述感应信号线上的电流流向所述第二节点。

可选地，所述数据写入模块包括第一晶体管，所述驱动模块包括第二晶体管，所述存储模块包括电容；

所述第一晶体管的控制端连接所述第一扫描信号端，第一极连接所述数据信号端，第二极分别连接所述第二晶体管的控制端、所述电容的第一端和所述第一节点；

所述电容的第一端连接所述第一节点，所述电容的第二端连接所述第二节点；

所述第二晶体管的控制端分别连接所述第一节点和所述电容的第一端，第一极连接所述电源电压端，第二极分别连接所述第二节点、所述电容的第二端和所述检测模块。

可选地，所述检测模块包括第三晶体管和第四晶体管；

所述第三晶体管的控制端连接所述第二扫描信号端，第一极连接所述第二节点，第二极连接所述第四晶体管的第一极；

所述第四晶体管的控制端与所述第四晶体管的第一极连接，所述第四晶体管的第二极连接所述感应信号线。

可选地，所述检测模块包括第三晶体管和第四晶体管；

所述第三晶体管的控制端与所述第三晶体管的第一极连接，所述第三晶体管的第一极连接所述第二节点，第二极连接所述第四晶体管的第一极；

所述第四晶体管的控制端与所述第二扫描信号端连接，第二极连接所述感应信号线。

本申请实施例提供了一种显示基板，包括阵列设置的若干像素单元，每一所述像素单元均包括前述实施例示意的像素电路。

可选地，每一所述像素电路包括的检测模块均包括第三晶体管和第四晶体管；

所述第三晶体管的控制端连接所述第二扫描信号端，第一极连接所述第二节点，第二极连接所述第四晶体管的第一极；所述第四晶体管的控制端与所述第四晶体管的第一极连接，所述第四晶体管的第二极连接所述感应信号线；或，

所述第三晶体管的控制端与所述第三晶体管的第一极连接，所述第三晶体管的第一极连接所述第二节点，第二极连接所述第四晶体管的第一极；所述第四晶体管的控制端与所述第二扫描信号端连接，第二极连接所述感应信号线。

可选地，每一所述像素电路包括的检测模块均包括第三晶体管，且位于同一列不同行的所述像素电路包括的检测模块共用一第四晶体管；

所述第三晶体管的控制端连接所述第二扫描信号端，第一极连接所述第二节点，第二极连接所述第四晶体管的第一极；所述第四晶体管的控制端与所述第四晶体管的第一极连接，所述第四晶体管的第二极连接所述感应信号线；或，

所述第三晶体管的控制端与所述第三晶体管的第一极连接，所述第三晶体管的第一极连接所述第二节点，第二极连接所述第四晶体管的第一极；所述第四晶体管的控制端与所述第二扫描信号端连接，第二极连接所述感应信号线。

本申请实施例提供了一种显示装置，包括阵列设置的若干像素单元、外部补偿电路，以及与所述外部补偿电路连接的源极驱动电路，每一所述像素单元均包括前述实施例示意的像素电路；

所述源极驱动电路分别与每个所述像素电路连接的所述数据信号端连接，用于向所述数据信号端提供数据电压；

每个所述像素电路连接的所述感应信号线均与所述外部补偿电路连接，所述外部补偿电路用于根据所述像素电路传输的所述充电电压调整输入至所述源极驱动电路的数据电压。

本申请实施例提供一种像素电路的驱动方法，用于前述实施例示意的像素电路，该驱动方法包括发光阶段驱动方法和补偿阶段驱动方法；

所述补偿阶段驱动方法包括：

在所述第一扫描信号端和所述第二扫描信号的控制下，将所述数据信号端的数据电压提供给所述第一节点，以及将所述参考信号端输出的参考电压提供给所述第二节点；

在所述第一扫描信号端和所述第二扫描信号的控制下，对所述第二节点充电，且阻止所述感应信号线上的电流流向所述第二节点，并在预设时间后通过所述感应信号线将所述充电电压传输给外部补偿电路；

在所述第一扫描信号端和所述第二扫描信号的控制下，将经过所述外部补偿电路调整后输入到所述数据信号端的数据电压提供给所述第一节点，以及将所述参考信号端输出的参考电压提供给所述第二节点。

可选地，所述发光阶段驱动方法包括：

在所述第一扫描信号端和所述第二扫描信号的控制下，将所述数据信号端的数据电压提供给所述第一节点，将所述参考信号端输出的参考电压提供给所述第二节点；

在所述第一扫描信号端和所述第二扫描信号的控制下，以及在所述第一节点和所述第二节点之间的电位、所述存储模块的控制下驱动发光器件发光。

本申请实施例提供的技术方案至少带来以下有益效果：

本申请实施例提供的像素电路包括的检测模块能够将第二节点充电的充电电压传输给感应信号线，且阻止感应信号线上的电流流向第二节点，因此，在阵列排列的若干像素单元中，当每一像素单元中均设置有本申请实施例中的像素电路时，当需要将检测行的第二节点的充电电压传输给感应信号线时(即当检测行的像素电路工作在补偿阶段的充电阶段时)，由于该检测模块的设置能够阻止感应信号线上的电流流向第二节点，因此，本申请实施例提供的像素电路不仅能够将检测行第二节点的充电电压传输给感应信号线，还能够阻止感应信号线向非检测行漏电，从而能够避免感应信号线上的充电电压异常的问题，进而能够提高补偿精度。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为相关技术中显示基板包括的像素电路的电路图；

图2为图1像素电路工作在发光阶段的时序图；

图3为图1像素电路工作在补偿阶段的时序图；

图4为本申请实施例提供的一种像素电路的框图；

图5为本申请实施例提供的一种像素电路的电路图；

图6为本申请实施例提供的另一像素电路的电路图；

图7为本申请实施例提供的一种显示基板包括的像素电路的电路图；

图8为本申请实施例提供的另一显示基板包括的像素电路的电路图；

图9为本申请实施例提供的又一显示基板包括的像素电路的电路图；

图10本申请实施例提供的再一显示基板包括的像素电路的电路图；

图11为本申请实施例提供的一种像素电路在补偿阶段的驱动方法流程图；

图12为本申请实施例提供的一种像素电路在发光阶段的驱动方法流程图。

附图标记说明：

11-数据写入模块；12-驱动模块；13-存储模块；14-检测模块。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”到另一元件时，它可以直接连接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”可以包括无线连接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

3t1c像素电路(即包括三个薄膜晶体管和一个电容的像素电路)因为结构简单易于设计被广泛的使用，如图1所示，图1中示出了显示基板中位于不同行相同列的三个像素电路，图1中的三个像素电路均为3t1c像素电路，具体地，与扫描信号端g1<1>和扫描信号端g2<1>连接的像素电路为位于显示基板第一行第一列的像素单元包括的像素电路，与扫描信号端g1<2>和扫描信号端g2<2>连接的像素电路为位于显示基板第二行第一列的像素单元包括的像素电路，与扫描信号端g1<3>和扫描信号端g2<3>连接的像素电路为位于显示基板第三行第一列的像素单元包括的像素电路。

图2为图1所示像素电路工作在发光阶段的时序图，发光阶段包括第一阶段t1(数据写入阶段)和第二阶段t2(发光阶段)，图2中g1表示扫描信号端g1<1>、扫描信号端g1<2>和扫描信号端g1<3>的时序，g2表示扫描信号端g2<1>、扫描信号端g2<2>和扫描信号端g2<3>的时序，g3表示第一节点(g)的电压变化时序，s表示第二节点(s)的电压变化时序，data表示数据信号端(data)的时序，vref表示参考信号端输出的参考电压vref的时序。

如图1和图2所示，在第一阶段t1，开关k1闭合，开关k2打开，即此时参考信号端(图中未示出)输出的参考电压vref能够传输到感应信号线(sense)，而感应信号线(sense)与交直流转换模块(adc)之间处于断开状态；如图2所述，扫描信号端g1和g2均为高电平信号，能够逐行使得像素电路中的第一晶体管t1和第二晶体管t2导通，数据信号端(data)输出的数据电压vdata能够通过第一晶体管t1写入到第一节点(g)，参考电压vref能够通过第二晶体管t2写入第二节点(s)。

如图1和图2所示，在第二阶段t2，开关k1闭合，开关k2打开，扫描信号端g1和g2均为低电平信号，像素电路中的第一晶体管t1和第二晶体管t2均处于关断状态，第三晶体管t3处于导通状态，对第二节点(s)进行充电，由于存储电容cst的存在，第二节点(s)充电时电压会抬升，此时第一节点(g)的电压也自举抬升，第三晶体管t3驱动发光器件oled发光。

图3为图1所示像素电路工作在补偿阶段的时序图，补偿阶段包括第三阶段t3(数据写入阶段)、第四阶段t4(充电阶段)、第五阶段t5(采样阶段)和第六阶段t6(数据写回阶段)，图3中g1表示扫描信号端g1<1>、扫描信号端g1<2>和扫描信号端g1<3>的时序，data表示数据信号端(data)的时序，sense表示感应信号线(sense)接收到的电压的时序。

如图1和图3所示，在第三阶段t3，开关k1闭合，开关k2打开，即此时参考信号端输出的参考电压vref能够传输到感应信号线(sense)，而感应信号线(sense)与交直流转换模块(adc)之间处于断开状态；如图3所述，扫描信号端g1和g2均为高电平信号，能够逐行使得像素电路中的第一晶体管t1和第二晶体管t2导通，数据信号端(data)输出的数据电压vdata能够通过第一晶体管t1写入到第一节点(g)，参考电压vref能够通过第二晶体管t2写入第二节点(s)。

如图1和图3所示，在第四阶段t4，开关k1和开关k2均打开，感应信号线(sense)与交直流转换模块(adc)和参考信号端均断开；扫描信号端g1为低电平信号，扫描信号端g2为高电平信号，第一晶体管t1处于关断状态，第二晶体管t2处于导通状态，第三晶体管t3处于导通状态，对第二节点(s)开始充电，此时感应信号线(sense)处于浮动(floating)状态。

如图1和图3所示，在第五阶段t5，开关k1打开，感应信号线(sense)与参考信号端断开，开关k2闭合，感应信号线(sense)与交直流转换模块(adc)导通；具体地，对第二节点(s)充电一段时间后，当感应信号线(sense)上的电位基本保持不变时，闭合开关k2，此时通过adc模块测得第二节点(s)电位。

如图1和图3所示，在第六阶段t6，开关k1闭合，开关k2打开，即此时参考信号端输出的参考电压vref能够传输到感应信号线(sense)，而感应信号线(sense)与adc模块之间处于断开状态；如图3所述，扫描信号端g1和g2均为高电平信号，能够逐行使得像素电路中的第一晶体管t1和第二晶体管t2导通，数据信号端(data)输出的数据电压vdata1能够通过第一晶体管t1写入到第一节点(g)，参考电压vref能够通过第二晶体管t2写入第二节点(s)，其中，数据电压vdata1是经过adc模块调整后输入到数据信号端(data)的数据电压。

发明人发现，图1所示的像素电路在补偿阶段的第四阶段t4，若需要针对第n行的像素电路进行检测时，非检测行(例如，图1中，若第一行的像素单元为检测行，则第二行的像素单元和第三行的像素单元均为非检测行)的像素电路包括的第二晶体管t2处于关断状态，由于在该阶段感应信号线(sense)处于浮动(floating)状态，且由于在氧化物薄膜晶体管(tft)技术中，tft属于耗尽型，即在关断状态的漏电流也是比较大的，而且因为行数太多漏电流数值会更大(例如，在现有技术中，一行像素的第二晶体管t2漏电流为1纳安(na)，2160行的漏电流即为2.16微安(μa))，这时会使得感应信号线(sense)上的充电电压异常，进而会导致补偿精度不足。

有鉴于此，本申请提供一种新的像素电路及其驱动方法，以解决现有技术由于感应信号线的充电电压异常，而导致补偿精度不足的技术问题。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

如图4所示，本申请实施例提供一种像素电路，包括：数据写入模块11、驱动模块12、存储模块13和检测模块14；

数据写入模块11，分别连接第一扫描信号端(g1)、数据信号端(data)、驱动模块12、存储模块13和第一节点(g)，用于在第一扫描信号端(g1)的控制下，将数据信号端(data)的数据电压提供给第一节点(g)；

驱动模块12，分别连接第一节点(g)、电源电压端(elvdd)、第二节点(s)、存储模块13和检测模块14，用于驱动发光器件发光；

存储模块13，分别连接第一节点(g)和第二节点(s)，用于使第一节点(g)和第二节点(s)之间的电压差保持稳定；

检测模块14，分别连接存储模块13、驱动模块12、第二节点(s)、第二扫描信号端(g2)和感应信号线(sense)，用于在第二扫描信号端(g2)的控制下，通过感应信号线(sense)接收参考信号端(图中未示出)输出的参考电压，并将该参考电压提供给第二节点(s)；以及将第二节点(s)充电的充电电压传输给感应信号线(sense)，且阻止感应信号线(sense)上的电流流向第二节点(s)。

由于本申请实施例提供的像素电路包括的检测模块能够将第二节点(s)充电的充电电压传输给感应信号线(sense)，且阻止感应信号线(sense)上的电流流向第二节点(s)，因此，在阵列排列的若干像素单元中，当每一像素单元中均设置有本申请实施例中的像素电路时，当需要将检测行的第二节点(s)的充电电压传输给感应信号线(sense)时(即当检测行的像素电路工作在补偿阶段的第四阶段t4时)，由于该检测模块的设置能够阻止感应信号线(sense)上的电流流向第二节点(s)，因此，本申请实施例提供的像素电路不仅能够将检测行第二节点(s)的充电电压传输给感应信号线(sense)，还能够阻止感应信号线(sense)向非检测行漏电，从而能够避免感应信号线(sense)上的充电电压异常的问题，进而能够提高补偿精度。

如图5和图6所示，本申请实施例提供的数据写入模块11包括第一晶体管t1，驱动模块12包括第二晶体管t3，存储模块13包括电容cst。

具体地，第一晶体管t1的控制端连接第一扫描信号端(g1)，第一极连接数据信号端(data)，第二极分别连接第二晶体管t3的控制端、电容cst的第一端和第一节点(g)；电容cst的第一端连接第一节点(g)，电容cst的第二端连接第二节点(s)；第二晶体管t3的控制端分别连接第一节点(g)和电容cst的第一端，第一极连接电源电压端(elvdd)，第二极分别连接第二节点(s)、电容cst的第二端和检测模块14。

如图5和图6所示，本申请实施例中的发光单元为oled发光单元，该oled发光单元的一端连接第二节点(s)，另一端连接低电平电源电压端(elvss)。

在一种可选的实施例中，如图5所示，本申请实施例中的检测模块14包括第三晶体管t2和第四晶体管t4；第三晶体管t2的控制端连接第二扫描信号端(g2)，第一极连接第二节点(s)，第二极连接第四晶体管t4的第一极；第四晶体管t4的控制端与第四晶体管t4的第一极连接，第四晶体管t4的第二极连接感应信号线(sense)。

在另一种可选的实施例中，如图6所示，本申请实施例中的检测模块14包括第三晶体管t2和第四晶体管t4；第三晶体管t2的控制端与第三晶体管t2的第一极连接，第三晶体管t2的第一极连接第二节点(s)，第二极连接第四晶体管t4的第一极；第四晶体管t4的控制端与第二扫描信号端(g2)连接，第二极连接感应信号线(sense)。

具体地，如图5和图6所示，本申请实施例中第一晶体管t1、第二晶体管t3、第三晶体管t2和第四晶体管t4均为n型薄膜晶体管；当然，在实际电路设计中，这些晶体管也可以为p型薄膜晶体管，本申请实施例并不对晶体管的具体类型做限定。第一晶体管t1、第二晶体管t3、第三晶体管t2和第四晶体管t4的第一极可以为源极，第二极可以为漏极，当然，这些晶体管的第一极也可以为漏极，第二极也可以为源极，在实际设计中，第一极和第二极可以互换。

基于同一发明构思，本申请实施例还提供一种显示基板，该显示基板包括阵列设置的若干像素单元，每一像素单元均包括前述实施例示意的像素电路。由于显示基板包括本申请前述实施例提供的像素电路，因此本申请实施例提供的显示基板具有与像素电路相同的有益效果，这里不再赘述。

在一种具体的实施例中，如图7所示，图7中示出了位于不同行相同列的三个像素电路，每一像素电路包括的检测模块均包括第三晶体管t2和第四晶体管t4；第三晶体管t2的控制端连接第二扫描信号端(例如，第一行像素电路中的第三晶体管t2的控制端连接第二扫描信号端g2<1>，第二行像素电路中的第三晶体管t2的控制端连接第二扫描信号端g2<2>，第三行像素电路中的第三晶体管t2的控制端连接第二扫描信号端g2<3>)，第一极连接第二节点(s)，第二极连接第四晶体管t4的第一极；第四晶体管t4的控制端与第四晶体管t4的第一极连接，第四晶体管t4的第二极连接感应信号线(sense)，此时第四晶体管t4为二极管接法的晶体管。

在另一种具体的实施例中，如图8所示，图8中示出了位于不同行相同列的三个像素电路，每一像素电路包括的检测模块均包括第三晶体管t2和第四晶体管t4；第三晶体管t2的控制端与第三晶体管t2的第一极连接，第三晶体管t2的第一极连接第二节点(s)，第二极连接第四晶体管t4的第一极；第四晶体管t4的控制端与第二扫描信号端(例如，第一行像素电路中的第四晶体管t4的控制端连接第二扫描信号端g2<1>，第二行像素电路中的第四晶体管t4的控制端连接第二扫描信号端g2<2>，第三行像素电路中的第四晶体管t4的控制端连接第二扫描信号端g2<3>)连接，第二极连接感应信号线(sense)，此时第三晶体管t2为二极管接法的晶体管。

如图7和图8所示的显示基板包括的像素电路，由于每一像素电路包括的检测模块均包括第三晶体管t2和第四晶体管t4，当任意一像素电路包括的第四晶体管t4发生故障时，不会影响其它像素电路包括的检测模块的工作状态，提高了像素电路的稳定性。

在又一种具体的实施例中，如图9所示，图9中示出了位于不同行相同列的三个像素电路，每一像素电路包括的检测模块均包括第三晶体管t2，且位于同一列不同行的像素电路包括的检测模块共用一第四晶体管t4；第三晶体管t2的控制端连接第二扫描信号端(例如，第一行像素电路中的第三晶体管t2的控制端连接第二扫描信号端g2<1>，第二行像素电路中的第三晶体管t2的控制端连接第二扫描信号端g2<2>，第三行像素电路中的第三晶体管t2的控制端连接第二扫描信号端g2<3>)，第一极连接第二节点(s)，第二极连接第四晶体管t4的第一极；第四晶体管t4的控制端与第四晶体管t4的第一极连接，第四晶体管t4的第二极连接感应信号线(sense)，此时第四晶体管t4为二极管接法的晶体管。

在再一种具体的实施例中，如图10所示，图10中示出了位于不同行相同列的三个像素电路，每一像素电路包括的检测模块均包括第三晶体管t2，且位于同一列不同行的像素电路包括的检测模块共用一第四晶体管t4；第三晶体管t2的控制端与第三晶体管t2的第一极连接，第三晶体管t2的第一极连接第二节点(s)，第二极连接第四晶体管t4的第一极；第四晶体管t4的控制端与第二扫描信号端(例如，第一行像素电路中的第四晶体管t4的控制端连接第二扫描信号端g2<1>，第二行像素电路中的第四晶体管t4的控制端连接第二扫描信号端g2<2>，第三行像素电路中的第四晶体管t4的控制端连接第二扫描信号端g2<3>)连接，第二极连接感应信号线(sense)，此时第三晶体管t2为二极管接法的晶体管。

如图9和图10所示的显示基板包括的像素电路，由于每一像素电路包括的检测模块均包括第三晶体管t2，且位于同一列不同行的像素电路包括的检测模块共用一第四晶体管t4，这种设计方式可以节省晶体管数量，从而降低生产成本。

下面结合附图详细介绍本申请实施例提供的显示基板包括的像素电路的工作过程。

本申请实施例提供的显示基板包括的像素电路的工作过程包括发光阶段和补偿阶段两个阶段，发光阶段的时序图如图2所示，补偿阶段的时序图如图3所示。

具体地，如图2所示，发光阶段包括第一阶段t1(数据写入阶段)和第二阶段t2(发光阶段)；如图3所示，补偿阶段包括第三阶段t3(数据写入阶段)、第四阶段t4(充电阶段)、第五阶段t5(采样阶段)和第六阶段t6(数据写回阶段)。

如图7所示，在第一阶段t1，开关k1闭合，开关k2打开，如图2所示，扫描信号端g1和扫描信号端g2均为高电平信号，能够逐行使得像素电路中的第一晶体管t1和第三晶体管t2导通，数据信号端(data)输出的数据电压vdata能够通过第一晶体管t1写入到第一节点(g)，参考电压vref能够通过第三晶体管t2和第四晶体管t4写入第二节点(s)。

如图7所示，在第二阶段t2，开关k1闭合，开关k2打开，如图2所示，扫描信号端g1和g2均为低电平信号，像素电路中的第一晶体管t1和第三晶体管t2处于关断状态，第二晶体管t3处于导通状态，此时对第二节点(s)进行充电，由于存储电容cst的存在，第二节点(s)充电时电压会抬升，此时第一节点(g)的电压也自举抬升，第二晶体管t3驱动发光器件oled发光。

如图7所示，在第三阶段t3，开关k1闭合，开关k2打开，如图3所述，扫描信号端g1和g2均为高电平信号，能够逐行使得像素电路中的第一晶体管t1和第三晶体管t2导通，数据信号端(data)输出的数据电压vdata能够通过第一晶体管t1写入到第一节点(g)，参考电压vref能够通过第三晶体管t2和第四晶体管t4写入第二节点(s)。

如图7所示，在第四阶段t4，开关k1和开关k2均打开，感应信号线(sense)与交直流转换模块(adc)和参考信号端均断开，如图3所述，扫描信号端g1为低电平信号，扫描信号端g2为高电平信号，第一晶体管t1处于关断状态，第三晶体管t2处于导通状态，第三晶体管t3处于导通状态，对第二节点(s)开始充电，此时感应信号线(sense)处于浮动(floating)状态。

具体地，在第四阶段t4，当第一行像素单元为检测行，第二行和第三行像素单元为非检测行，此时对第一行像素单元包括的像素电路的第二节点(s)充电，即通过检测行对感应信号线(sense)充电，而在感应信号线(sense)充电过程中，感应信号线(sense)如果向非检测行漏电时，会通过非检测行的第四晶体管t4，但是非检测行的第四晶体管t4为二极管接法的薄膜晶体管，此时第四晶体管t4存在vgs(第四晶体管t4的栅源电压)与vth(第四晶体管t4的阈值电压)的差值小于零的情况，即此时第四晶体管t4处于关断状态，这样能够阻止感应信号线(sense)向非检测行漏电，进而能够很好的避免感应信号线(sense)上的充电电压异常的问题。

如图7和图3所示，在第五阶段t5，开关k1打开，感应信号线(sense)与参考信号端断开，开关k2闭合，感应信号线(sense)与交直流转换模块(adc)导通，此时扫描信号端g1为低电平信号，扫描信号端g2为高电平信号，第一晶体管t1处于关断状态，第三晶体管t2处于导通状态；具体地，对第二节点(s)充电一段时间后，当感应信号线(sense)上的电位基本保持不变时，闭合开关k2，此时通过adc模块测得第二节点(s)电位。

如图7和图3所示，在第六阶段t6，开关k1闭合，开关k2打开，即此时参考信号端输出的参考电压vref能够传输到感应信号线(sense)，而感应信号线(sense)与adc模块之间处于断开状态；此时扫描信号端g1和g2均为高电平信号，能够逐行使得像素电路中的第一晶体管t1和第三晶体管t2导通，数据信号端(data)输出的数据电压vdata1能够通过第一晶体管t1写入到第一节点(g)，参考电压vref能够通过第三晶体管t2写入第二节点(s)，其中，数据电压vdata1是经过adc模块调整后输入到数据信号端(data)的数据电压，以实现对像素电路的外部补偿。

图8-图10所示的显示基板包括的像素电路的工作过程与图7所示的显示基板包括的像素电路的工作过程相似，这里不再赘述。

基于同一发明构思，本申请实施例还提供一种显示装置，该显示装置包括阵列设置的若干像素单元、外部补偿电路，以及与外部补偿电路连接的源极驱动电路，每一像素单元均包括上述实施例的像素电路；

源极驱动电路分别与每个像素电路连接的数据信号端连接，用于向数据信号端提供数据电压；每个像素电路连接的感应信号线均与外部补偿电路连接，外部补偿电路用于根据像素电路传输的充电电压调整输入至源极驱动电路的数据电压。

由于显示装置包括本申请前述实施例提供的像素电路，因此本申请实施例提供的显示装置具有与像素电路相同的有益效果，这里不再赘述。

基于同一发明构思，本申请实施例还提供一种像素电路的驱动方法，该驱动方法包括发光阶段驱动方法和补偿阶段驱动方法，补偿阶段驱动方法的流程图如图11所示，补偿阶段驱动方法包括：

s101、在第一扫描信号端和第二扫描信号的控制下，将数据信号端的数据电压提供给第一节点，以及将参考信号端输出的参考电压提供给第二节点；

s102、在第一扫描信号端和第二扫描信号的控制下，对第二节点充电，且阻止感应信号线上的电流流向第二节点，并在预设时间后通过感应信号线将充电电压传输给外部补偿电路；

s103、在第一扫描信号端和第二扫描信号的控制下，将经过外部补偿电路调整后输入到数据信号端的数据电压提供给第一节点，以及将参考信号端输出的参考电压提供给第二节点。

需要说明的是，这里的预设时间指从第二节点(s)充电时开始，到感应信号线(sense)上的电位基本保持不变时结束，该时间的具体时长可以根据具体电路中的各个电器元件的参数确定。

本申请实施例像素电路在补偿阶段的具体驱动过程以及工作原理在上面已经进行了介绍，这里不再赘述。

具体地，本申请实施例发光阶段驱动方法的流程图如图12所示，发光阶段的驱动方法包括：

s201、在第一扫描信号端和第二扫描信号的控制下，将数据信号端的数据电压提供给第一节点，将参考信号端输出的参考电压提供给第二节点；

s202、在第一扫描信号端和第二扫描信号的控制下，以及在第一节点和第二节点之间的电位、存储模块的控制下驱动发光器件发光。

本申请实施例像素电路在发光阶段的具体驱动过程以及工作原理在上面已经进行了介绍，这里不再赘述。

综上所述，应用本申请实施例，至少能够实现如下有益效果：

第一、由于本申请实施例提供的像素电路包括的检测模块能够将第二节点(s)充电的充电电压传输给感应信号线(sense)，且阻止感应信号线(sense)上的电流流向第二节点(s)，因此，在阵列排列的若干像素单元中，当每一像素单元中均设置有本申请实施例中的像素电路时，当需要将检测行的第二节点(s)的充电电压传输给感应信号线(sense)时(即当检测行的像素电路工作在补偿阶段的第四阶段t4时)，由于该检测模块的设置能够阻止感应信号线(sense)上的电流流向第二节点(s)，因此，本申请实施例提供的像素电路不仅能够将检测行第二节点(s)的充电电压传输给感应信号线(sense)，还能够阻止感应信号线(sense)向非检测行漏电，从而能够避免感应信号线(sense)上的充电电压异常的问题，进而能够提高补偿精度。

第二、本申请实施例提供的显示基板包括的像素电路，由于每一像素电路包括的检测模块均包括第三晶体管t2和第四晶体管t4，当任意一像素电路包括的第四晶体管t4发生故障时，不会影响其它像素电路包括的检测模块的工作状态，提高了像素电路的稳定性。

第三、本申请实施例提供的显示基板包括的像素电路，由于每一像素电路包括的检测模块均包括第三晶体管t2，且位于同一列不同行的像素电路包括的检测模块共用一第四晶体管t4，这种设计方式可以节省晶体管数量，从而降低生产成本。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。