一种像素驱动电路、有源电致发光显示器及驱动方法

1.本发明涉及光电显示领域，具体涉及一种像素驱动电路、有源电致发光显示器及驱动方法。


背景技术：

2.相比于传统液晶显示(lcd)和有机发光二极管显示(oled)，微发光二极管(micro led)显示技术凭借高亮度，高对比度，色域广，长寿命，纳秒级别响应速度的显示优势被誉为终极显示技术。但是目前micro led显示技术遇到了一些技术挑战，包括芯片制造，巨量转移，单片集成技术，彩色化实现方案，驱动电路设计等。由于micro led相比于oled而言，micro led具有非常陡峭的i
‑
v特性，在小电流密度下出现发光效率下降，且在不同电流驱动下会导致micro led色偏的问题，因此其驱动电路不能照搬oled的驱动电路，需要重新专门设计。
3.目前，已经有不少研究团队和公司发表micro led的显示驱动方案，大致可以分为以下几类：无源驱动方案，cmos有源驱动方案和tft有源驱动方案。无源驱动是指micro led在一帧的显示周期不是持续发光的，其亮度与行扫描期间内列选通时的占空比有关，随着显示屏分辨率的提升，发光时间越来越短，为了提升发光亮度，只能增大驱动电流，这会造成功耗的增加。因此，无源驱动方案只能使用小尺寸的显示屏上。与之相反，有源驱动方案能够使得micro led持续发光，cmos或tft可以单独控制每一个像素发光，适用于高分辨率和大尺寸的显示。
4.尽管现有技术中有人提出了基于pwm(脉冲脉宽调制)的micro led的有源驱动方案，但是对于有源数字pwm驱动方案来说，由于用分子帧的方法表示灰度，所以能够表示的灰度的数量有限，并且产生错误的轮廓问题。而对于有源模拟pwm驱动方案来说，由于斜坡控制信号的斜率设置比较小，导致所产生的pwm信号的上升时间或下降时间比较长，使得micro led在低灰阶的显示会产生色偏、亮度不均匀等情况。
5.因此，需要对有源模拟pwm驱动产生的pwm信号进行整形，提高低灰阶显示情况下的色彩及亮度均匀性的问题。


技术实现要素：

6.为了克服现有技术存在的缺点与不足，本发明的第一个目的提供一种有源电致发光显示器的像素驱动电路，可以对模拟pwm脉冲信号进行整形，保证低灰阶下的显示质量。
7.本发明的第二个目的是提供一种有源电致发光显示器的像素驱动电路的驱动方法。
8.本发明的第三个目的是提供一种有源电致发光显示器。
9.本发明的第一个目的采用如下技术方案：
10.一种有源电致发光显示器的像素驱动电路，包括：
11.发光元件；
12.电流源，包括与所述发光元件相连接的驱动晶体管，根据施加在驱动晶体管栅极端子的电压向发光元件提供具有不同幅度的驱动电流；
13.电流控制电路，与电流源连接，用于向驱动晶体管栅极端子提供不同电平的电压；
14.pwm产生电路，用于产生控制发光元件导通时间的pwm脉冲信号；
15.整形电路，用于对pwm脉冲信号进行整形；
16.pwm控制电路，根据上述整形后的pwm脉冲信号及电流控制电路输出电压获得用于控制发光元件驱动电流的持续时间。
17.进一步，所述发光元件为发光二极管或有机发光二极管。
18.进一步，所述pwm产生电路包括第一电容、第二电容、第一晶体管、第二晶体管及第三晶体管；所述第一晶体管的漏极连接第一数据信号线，第一晶体管的源极连接第一电容的第一极板，第一晶体管的栅极连接第一扫描控制线；所述第二晶体管的漏极连接着高电位电源，第二晶体管的源极连接第二电容的第一极板和第三晶体管的漏极，第二晶体管的栅极连接第一扫描控制线；所述第三晶体管的源极连接低电位电源，第三晶体管的栅极连接第一电容的第一极板；所述第一电容的第二极板连接斜坡信号数据线；所述第二电容的第二极板连接低电位电源。
19.进一步，根据所述第一晶体管栅极的扫描信号设置第一晶体管的导通时间，用于控制pwm脉冲的电压幅度对所述第一电容进行充电；
20.根据所述第二晶体管栅极的扫描信号设置第二晶体管的导通时间，用于控制pwm脉冲的电压幅度对所述第二电容进行充电；
21.在所有像素的第一电容和第二电容都接收到数据后，第二数据信号线开始输出线性的上升电压信号，并加载到第一电容的第二极板，通过第一电容的耦合效应，使得第一电容的第二极板的电压线性上升，在该电压达到第三晶体管的阈值电压v
th
时，第二电容的第一极板的电压会通过第三晶体管放电，从而产生pwm脉冲信号。
22.进一步，pwm整形电路包括反相器及正反馈电路，所述正反馈电路一端与第二电容的第一极板连接，其另一端与反相器的输入端连接，所述反相器的输出端与pwm控制电路连接。
23.进一步，所述反相器为n型晶体管、p型晶体管或n型和p型混合集成的晶体管。
24.进一步，第一晶体管、第二晶体管及第三晶体管均为开关晶体管。
25.进一步，所述pwm控制电路包括开关晶体管，开关晶体管的栅极连接到pwm整形电路的反相器的输出部分，漏极连接至发光元件的阴极部分，源极连接至驱动晶体管的漏极部分。
26.本发明采用预充电再放电式的pwm产生电路和带正反馈电路结构的整形电路实现微秒级的pwm上升下降时间控制。
27.所述pwm产生电路在扫描编程阶段通过上晶体管给存储电容预充电至高电位，然后斜坡信号电压缓慢上升，下晶体管逐渐导通使逐渐放电至低电平，从而形成pwm信号。由于电容放电时上晶体管已关断，放电速度相比于cmos反相器结构速度快。所述整形电路通过反相器和正反馈电路结构对pwm信号进行整形，将反相器的输出部分连接到正反馈电路的输入部分，加速pwm产生电路的电容放电速度，实现微秒级的上升下降时间，从而实现对发光元件精确的恒流pwm控制。
28.本发明的第二个目的采用如下技术方案：
29.一种有源电致发光显示器的像素驱动电路的驱动方法，包括如下阶段：
30.(1)初始化：pwm产生电路上晶体管通过扫描信号打开，对电容进行充电，随后关闭，在电容上储存高电位。
31.(2)数据加载阶段：扫描信号控制晶体管，将数据电压储存在电容上，随后晶体管关闭，实现数据电压的储存。在此阶段还可通过驱动信号的设计实现对驱动晶体管和pwm产生电路的下晶体管的阈值电压补偿，数据加载完毕后，斜坡数据线sweep开始输入，并线性上升。
32.(3)发光元件发光：第二数据信号线开始输入固定电压到驱动晶体管栅极，从而控制发光元件中流过的电流；pwm信号接受的pwm控制电路控制发光元件中电流的持续时间，实现发光元件的恒定电流的pwm控制。
33.本发明的第三个目的是采用如下技术方案：
34.一种有源发光显示器，包括呈阵列排布的像素驱动电路。
35.本发明的有益效果：
36.1、本发明利用纯n型晶体管或纯p型晶体管实现比cmos结构更优异的pwm产生电路效果。
37.2、本发明的像素驱动电路可以实现us级的pwm脉宽控制，并且能实现发光元件低灰阶下的显示控制。
38.3、本发明的有源电致发光显示装置的像素电路的驱动方法能够采用扫描式斜坡的方案，即在每一行的扫描控制信号输入之后随之就输入斜坡信号，能够实现较大的pwm脉宽。
附图说明
39.图1是本发明一种有源电致发光显示器的像素驱动电路的结构框图；
40.图2是图1的电路图；
41.图3是本发明实施例1的有源电致发光显示器示意图；
42.图4是本发明实施例1的像素驱动电路示意图；
43.图5是本发明实施例1图4电路的驱动时序图；
44.图6是本发明实施例2的像素驱动电路的示意图；
45.图7是本发明图7的驱动时序图；
46.图8是本发明实施例3的有源电致发光显示器的示意图；
47.图9是本发明实施例3的像素驱动电路的示意图；
48.图10是本发明图10的驱动时序图；
49.图11是本发明实施例4的有源电致发光显示器的示意图；
50.图12是本发明实施例4的像素驱动电路示意图；
51.图13是本发明实施例4的驱动时序图。
具体实施方式
52.下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不
限于此。
53.实施例1
54.如图3所示，一种有源电致发光显示器的结构，该设备基本上由像素阵列部件pixel、扫描驱动器scan和数据输入驱动器data、数据输入驱动器ba。像素阵列部件都连接着以行排列的扫描线scan、以列排列的第一数据信号线和第二数据信号线，该像素阵列部件还包括多个电源线，用于提供该像素操作所需要的低电位电源vss和高电位电源vdd。像素的操作所需要的第一数据信号线用于控制pwm信号脉宽，第二数据信号线用于控制电流源的输出电流，低电位电源vss也用于接地，高电位电源vdd用于向该像素提供供电电源，第一数据信号线为数据输入驱动器data输出，第二数据信号线为数据输入驱动器ba输出，扫描控制线由扫描驱动器scan输出，斜坡信号数据线sweep产生斜坡数据信号。
55.如图1及图2所示，像素阵列部件由n
×
m个像素驱动电路构成，像素驱动电路，包括
56.发光元件，具体为发光二极管或有机发光二极管
57.电流源，包括与所述发光元件相连接的驱动晶体管，根据施加在驱动晶体管栅极端子的电压向发光元件提供具有不同幅度的驱动电流；
58.电流控制电路，与电流源连接，用于向驱动晶体管栅极端子提供不同电平的电压；
59.pwm产生电路，用于产生控制发光元件导通时间的pwm脉冲信号；
60.整形电路，用于对pwm脉冲信号进行整形；
61.pwm控制电路，根据上述整形后的pwm脉冲信号及电流控制电路输出电压获得用于控制发光元件驱动电流的持续时间。
62.本实施例1中：
63.所述pwm产生电路包括第一电容c1、第二电容c2、第一晶体管t1、第二晶体管t2及第三晶体管t3；所述第一晶体管t1的漏极连接第一数据信号线，第一晶体管t1的源极连接第一电容c1的第一极板，第一晶体管t1的栅极连接第一扫描控制线scan(n)；所述第二晶体管t2的漏极连接着高电位电源vdd，第二晶体管t2的源极连接第二电容c2的第一极板和第三晶体管t3的漏极，第二晶体管t2的栅极连接第一扫描控制线scan(n)；所述第三晶体管t3的源极连接低电位电源vss，第三晶体管t3的栅极连接第一电容的第一极板；所述第一电容c2的第二极板连接信号数据线sweep；所述第二电容的第二极板连接低电位电源vss。
64.其工作过程为：
65.根据所述第一晶体管栅极的扫描信号设置第一晶体管的导通时间，用于控制pwm脉冲的电压幅度对所述第一电容进行充电；
66.根据所述第二晶体管栅极的扫描信号设置第二晶体管的导通时间，用于控制pwm脉冲的电压幅度对所述第二电容进行充电；
67.在所有像素的第一电容和第二电容都接收到数据后，第二数据信号线开始输出线性的上升电压信号，并加载到第一电容的第二极板，通过第一电容的耦合效应，使得第一电容的第二极板的电压线性上升，在该电压达到第三晶体管的阈值电压v
th
时，第二电容的第一极板的电压会通过第三晶体管放电，从而产生pwm脉冲信号。
68.所述整形电路包括反相器及正反馈电路，具体包括第四晶体管t4、第五晶体管t5、第六晶体管t6、第九晶体管t9及第三电容c3，所述第四晶体管的漏极与高电位电源vdd连接，其源极与第五晶体管t5的栅极及第三电容c3的第一极板连接，形成c点，其栅极与第二
扫描控制线scan(n+1)连接。
69.所述第五晶体管的漏极与高电位电源vdd连接，其源极与第三电容c3的第二极板连接，形成d点，d点与pwm控制电路连接。
70.所述第六晶体管的漏极与d点连接，其源极与低电位电源vss连接，其栅极与第九晶体管的漏极连接于b点，b点与第二晶体管的源极与第三晶体管的漏极连接，第六晶体管的源极与第二电源的第二极板连接。
71.所述第九晶体管的源极与低电位电源vss连接。
72.正反馈电路为第九晶体管，反相器为第四、第五、第六晶体管及第三电容。主要作用为对pwm信号整形，以减小pwm信号的上升下降时间。
73.所述整形电路可以进一步被配置为在所述第四开关晶体管的栅极端子的第二扫描控制线scan(n+1)而导通的期间，用电源电压对所述的第三电容的第一端子充电。
74.所述pwm控制电路仅包括第七晶体管t7，用于控制发光元件中电流的通断，其栅极与d点连接，源极与第八晶体管的漏极连接，漏极与发光元件的阴极连接。电流源包括第八驱动晶体管t8，所述第八驱动晶体管工作在饱和区域，所述电流控制电路通过第二数据信号vba实现。
75.所述电流源为第八晶体管，电流源为驱动晶体管，其他晶体管为开关晶体管。
76.所述电流源和电流控制电路连接共同控制发光元件中流过的电流；所述pwm产生电路和整形电路可以通过第二电容第一极板和第九晶体管的漏极连接，pwm产生电路、整形电路共同作用在第七晶体管的栅极端子，从而通过第一电容的第一极板的电压控制发光元件的电流的持续时间。
77.图5是说明根据示例实施例1的像素电路的详细操作的时序图。具体的图5示出了施加到像素电路的扫描控制线scan(n)和scan(n+1)、数据信号v
data
和斜坡信号数据vsweep，第三晶体管t3的栅极处(a点)电压、第二电容c2的第一极板处(b点)电压、第五晶体管t5的栅极处(c点)电压和第七晶体管t7栅极处(d点)电压以及驱动电流id根据时间的变化。像素电路在这些控制信号和数据信号的控制下，完成了初始化、反相器初始化、数据加载和发光元件发光四个阶段，每个阶段的像素电路的详细操作如下：
78.(1)初始化：第n行像素的扫描控制线scan(n)给高电平，扫描控制线scan(n+1)给低电平，第一晶体管t1和第二晶体管t2相应导通，第四晶体管t4关闭；此时，像素电路的第一电容c1的第一极板被设置成了数据电压v
data
，第二电容c2的第一极板被配置为高电平电源电压vdd；此时，第六晶体管t6的打开，d点电位被配置为vss，完成了对这几点的电平设定。
79.(2)反相器初始化：第n行像素的扫描控制线scan(n+1)给高电平，扫描控制线scan(n)给低电平，第一晶体管t1和第二晶体管t2关闭，第四晶体管相应导通；此时像素电路的c点被配置为高电平电源电压vdd，由于第六晶体管始终处于打开状态，d点在此阶段被配置为vss，从而在第三电容c3两端形成了vdd
‑
vss的电压差，完成对反向器的初始化。
80.(3)数据加载：第n行像素的扫描控制线scan(n)和scan(n+1)都处于低电平，第一晶体管t1、第二晶体管t2、第四晶体管t4关闭；vsweep电压开始由低电平线性的增长为高电平，由于第一电容c1的电容耦合效应，第一电容c1的第一极板a点的电压为v
a
＝v
data
+v
sweep
‑
vss，在a点电压还未达到第三晶体管t3的阈值电压vth时，第三晶体管t3部分导通，使得b点
电位缓慢降低；此时，当b点电位降低到第六晶体管t6的阈值电压vth的阶段，第六晶体管t6逐渐关闭，d点的电压逐渐升高，第三电容c3由于电容耦合效应，使得c点的电位跟随d点的电位上升，第五晶体管t5导通状态更好，从而加速d点电位的上升；由于d点电位上升，第九晶体管t9逐渐导通，从而加速b点电位的放电过程，形成一个正反馈回路，加速d点电位的上升过程。
81.(4)发光元件发光：在数据加载阶段，第二数据信号线由低电位转变为输入恒定的电压，d点电位从低电位变为高电位加载到第七晶体管t7的栅极，从而使得第七晶体管导通，从而发光元件、第七晶体管t7和驱动第八晶体管t8形成通路，第二数据信号线控制驱动第八晶体管t8在驱动回路中形成恒定的电流。
82.实施例2
83.如图3所示，本实施例2的有源电致发光显示器的结构，该设备基本上由像素阵列部件pixel、扫描驱动器scan和数据输入驱动器data、数据输入驱动器ba。像素阵列部件都连接着以行排列的扫描线scan、以列排列的第一数据信号线和第二信号数据线，该像素阵列部件还包括多个电源线，用于提供该像素操作所需要的低电位电源vss和高电位电源vdd。像素的操作所需要的第一数据信号线用于控制pwm信号脉宽，第二数据信号线用于控制电流源的输出电流，低电位电源vss也用于接地，高电位电源vdd用于向该像素提供供电电源。
84.该有源电致发光显示器的显示装置，与实施例1不同的是利用cmos结构作为反相器的设计，送而减少了像素电路工作时的功耗，实现了节约能源的效果。
85.图6是本实例像素电路的电路图，包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4(p型晶体管)、第五晶体管t5、第六晶体管t6、第七晶体管t7、第一电容c1、第二电容c2、高电位电源线vdd、第二数据信号线ba、低电位电源线vss、第一数据信号线data、斜坡数据信号vsweep、发光元件。并且第一晶体管t1和第二晶体管t2响应于第n行扫描控制线scan(n)，第七晶体管t7受控于第二数据信号vba而输出恒定电流。
86.所述第七晶体管为驱动晶体管。
87.pwm产生电路可以包括：第一电容，具有连接到第三晶体管的栅极端子和第一晶体管的源极端子的第一端子；和第二电容，具有连接到第三晶体管的漏极端子和第二晶体管的源极端子的第一端子。
88.所述pwm产生电路可以进一步被配置为在所述第一晶体管和第二晶体管的栅极端子的第n行扫描控制线(scan(n))而导通的期间，用脉宽控制电压对所述第一电容充电，并且将充电到所述第一电容中的电压施加到所诉第三晶体管的栅极端子；用电源电压对所述第二电容充电，将第二电容充电到与电源电压相同。
89.整形电路可以由反相器和正反馈电路构成，包括：第八晶体管，具有连接至第四晶体管的漏极端子和第五晶体管的漏极端子的栅极段子；和具有连接至第四晶体管和第五晶体管的栅极端子的漏极端子；所述第四晶体管为p型晶体管，其中反相器为第四晶体管t4及第五晶体管t5，正反馈电路为第八晶体管t8。
90.所述pwm控制模块可以包括第六晶体管，电流源模块可以包括第七驱动晶体管，所述第七驱动晶体管工作在饱和区域，所述电流控制电路通过第二数据信号vba实现。
91.所述电流源和电流控制电路连接共同控制发光元件中流过的电流；所述pwm产生
电路和整形电路可以通过第二电容的第一端子和第八反馈晶体管的漏极连接，pwm产生电路、整形电路共同作用在第六开关晶体管的栅极端子，从而通过第一电容的第一端子的电压控制发光元件的电流的持续时间。
92.本实施例中电流源为第七晶体管t7。
93.图7是说明根据示例实施例1的像素电路的详细操作的时序图。具体的图7示出了施加到像素电路的主控制信号scan(n)、数据信号线data和vsweep，第三晶体管t3的栅极处(a点)电压、第二电容c2的第一极板处(b点)电压和第六晶体管t6栅极处(c点)电压以及驱动电流i
d
根据时间的变化。像素电路在这些控制信号和数据信号的控制下，完成了初始化、数据加载和发光元件发光三个阶段，每个阶段的像素电路的详细操作如下：
94.(1)初始化：第n行像素的扫描控制线scan(n)给高电平，第一晶体管t1和第二晶体管t2相应导通；此时，像素电路的第一电容c1的第一极板被设置成了数据电压v
data
，第二电容c2的第一极板被配置为高电平电源电压vdd；此时，第六晶体管t6的打开，c点电位被配置为vss，完成了对这几点的电平设定。
95.(2)数据加载：第n行像素的扫描控制线scan(n)处于低电平，第一晶体管t1、第二晶体管t2；vsweep电压开始由低电平线性的增长为高电平，由于第一电容c1的电容耦合效应，第一电容c1的第一极板a点的电压为v
a
＝v
data
+v
sweep
‑
vss，在a点电压还未达到第三开关晶体管t3的阈值电压v
th
时，第三晶体管t3部分导通，使得b点电位缓慢降低；此时，当b点电位降低到晶体管t5的阈值电压v
th
的阶段，第五晶体管t5逐渐关闭，当b点电位降低到晶体管t4的阈值电压v
th
时，第四晶体管逐渐打开，c点的电压逐渐升高；c点电压达到第八晶体管的阈值电压v
th
时，b点电压通过第八晶体管t8放电，从而加速b点电位的放电过程，形成一个正反馈回路，加速c点电位的上升过程。
96.(3)发光元件发光：在数据加载阶段，第二数据信号线由低电位转变为输入恒定的电压，c点电位从低电位变为高电位加载到第六晶体管t6的栅极，从而使得第七晶体管导通，从而发光元件、第六晶体管t6和第七晶体管t7形成通路，第二数据信号线控制第七晶体管t7在驱动回路中形成恒定的电流。
97.实施例3
98.如图8所示，本实施例3的一种有源电致发光显示器的结构，该设备基本上由像素阵列部件pixel、扫描驱动器scan和数据输入驱动器data、数据输入驱动器ba。像素阵列部件都连接着以行排列的扫描线scan、以列排列的第一数据信号线和第二数据信号线，该像素阵列部件还包括多个电源线，用于提供该像素操作所需要的低电位电源vss和高电位电源vdd。像素的操作所需要的第一数据信号线用于控制pwm信号脉宽，第二数据信号线用于控制电流源的输出电流，低电位电源vss也用于接地，高电位电源vdd用于向该像素提供供电电源，第一数据信号线为数据输入驱动器data输出，第二数据信号线为数据输入驱动器ba输出，扫描控制线由扫描驱动器scan输出，斜坡信号数据线sweep产生斜坡数据信号。
99.该有源电致发光显示器的显示装置，与实施例1不同的是该电致发光显示器的显示装置，利用p型晶体管作为反相器的设计，并且使用先放电再充电的方式，避免反相器在工作过程中产生直流通路，降低功耗。
100.图9是显示形成在图8所示的显示装置上的像素阵列部件的电路图。参照图9，像素电路包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4(pmosfet)、第五晶体
管t5、第六晶体管t6、第七晶体管t7、第七晶体管t8、第一电容c1、第二电容c2、第三电容c3、高电位电源线vdd、第二数据信号vba、低电位电源线线vss、数据线data、数据线vsweep、发光元件；并且第一晶体管t1和第二晶体管t2响应于第n行第一扫描控制线scan1(n)，第五晶体管t5响应于第n行第二扫描控制线scan2(n)、第七晶体管t7受控于第二数据信号vba而输出恒定电流。
101.第七晶体管为驱动晶体管。
102.pwm产生电路可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第一电容c1及第二电容c2，第一电容，具有连接到第三晶体管的栅极端子和第一晶体管的源极端子的第一端子；和第二电容，具有连接到第三晶体管的漏极端子和第二晶体管的源极端子的第一端子。
103.所述pwm产生电路可以进一步被配置为在所述第一晶体管和第二晶体管的栅极端子的第n行第一扫描控制线scan1(n)而导通的期间，用脉宽控制电压对所述第一电容充电，并且将充电到所述第一电容中的电压施加到所诉第三晶体管的栅极端子；用电源电压对所述第二电容充电，将第二电容充电到与电源电压相同。
104.整形电路可以由反相器和正反馈电路构成，包括：第八晶体管，具有连接至第四晶体管的漏极端子的栅极段子；和具有连接至第四晶体管的栅极端子的漏极端子；第三电容，具有连接至第五晶体管的源极端子和第八反馈晶体管的栅极端子的第一端子；所述第四晶体管和第五晶体管为p型晶体管。
105.所述反相器为第四晶体管、第五晶体管及第三电容。正反馈电路为第八晶体管t8。
106.所述整形电路可以进一步被配置为在所述第五晶体管的栅极端子的第n行第二扫描控制线scan2(n)而导通的期间，用电源电压对所述的第三电容的第一极板放电。
107.所述pwm控制模块可以包括第六晶体管，电流源模块可以包括第七驱动晶体管，所述第七驱动晶体管工作在饱和区域，所述电流控制电路通过第二数据信号vba实现。
108.所述电流源和电流控制电路连接共同控制发光元件中流过的电流；所述pwm产生电路和整形电路可以通过第二电容第一端子和第八反馈晶体管的漏极连接，pwm产生电路、整形电路共同作用在第六晶体管的栅极端子，从而通过第一电容的第一端子的电压控制发光元件的电流的持续时间。
109.图10是说明根据示例实施例3的像素电路的详细操作的时序图。具体的图10示出了施加到像素电路的主控制信号scan1(n)和scan2(n)、数据信号v
data
和vsweep，第三晶体管t3的栅极处(a点)电压、第二电容c2的第一极板处(b点)电压和第七晶体管t7栅极处(c点)电压以及驱动电流i
d
根据时间的变化。像素电路在这些控制信号和数据信号的控制下，完成了初始化、数据加载和发光元件发光三个阶段，每个阶段的像素电路的详细操作如下：
110.(1)初始化：第n行像素的扫描控制线scan1(n)给高电平，扫描控制线scan2(n)给低电平，第一晶体管t1、第二晶体管t2和第五晶体管t5相应导通；此时，像素电路的第一电容c1的第一极板被设置成了数据电压v
data
，第二电容c2的第一极板被配置为高电平电源电压vdd，第三电容的第一极板被配置为低电平电源电压vss；此时，第四晶体管t4关闭，c点电位被配置为vss，完成了的电平设定。
111.(2)数据加载：第n行像素的扫描控制线scan1(n)处于低电平、scan2(n)处于高电平，第一晶体管t1、第二晶体管t2、第五晶体管t5关闭；vsweep电压开始由低电平线性的增
长为高电平，由于第一电容c1的电容耦合效应，第一电容c1的第一极板a点的电压为v
a
＝v
data
+v
sweep
‑
vss，在a点电压还未达到第三晶体管t3的阈值电压v
th
时，第三晶体管t3部分导通，使得b点电位缓慢降低；此时，当b点电位降低到开关晶体管t4的阈值电压v
th
的阶段，第四晶体管t4逐渐打开，c点的电压逐渐升高；由于c点电位上升，第九晶体管t9逐渐导通，从而加速b点电位的放电过程，形成一个正反馈回路，加速d点电位的上升过程。
112.(3)发光元件发光：在数据加载阶段，vba由低电位转变为输入恒定的电压，c点电位从低电位变为高电位加载到第六晶体管t6的栅极，从而使得第六开关晶体管导通，从而发光元件、第六晶体管t6和第七晶体管t7形成通路，第二数据信号v
ba
控制第七晶体管t7在驱动回路中形成恒定的电流。
113.实施例4
114.如图11所示，本实施例4的有源电致发光显示器的显示装置的一般结构。该设备基本上由像素阵列部件pixel、扫描驱动器scan和数据输入驱动器data。像素阵列部件都连接着以行排列的扫描线scan、以列排列的第一数据信号线data和第二数据信号线，该像素阵列部件还包括多个电源线和控制信号，用于提供该像素操作所需要，低电位电源vss、高电位电源vdd、参考电压vref和控制信号cv。像素的操作所需要的第一数据线用于控制pwm信号的脉宽，第二数据线作用于驱动晶体管用于向发光元件提供稳定的电流，低电位电源vss也用于接地，高电位电源vdd用于向该像素提供供电电源，参考电压vref用于预定的电势设置、控制信号cv用于分隔补偿阶段和发光阶段。该有源电致发光显示器的显示装置，利用对扫描驱动器的复用实现了对于pwm信号的脉宽的补偿以及对发光元件流过的电流的补偿，提升了显示装置的显示的均匀性，减少了显示装置的外围的驱动设计。
115.图12是显示形成在图11所示的显示装置上的像素阵列部件的电路图。参照图12，像素电路包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9、第十晶体管t10、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第十四晶体管t14、第十五晶体管t15、第十六晶体管t16、第一电容c1、第二电容c2、第三电容c3、高电位电源vdd、第二数据信号线、低电位电源vss、第一数据信号线、参考电压vref、控制信号cv、发光元件。并且第一晶体管和第十一晶体管响应于第n
‑
1行的扫描控制线，第十晶体管、第十二晶体管和第十三晶体管响应于第n行的扫描控制线，第二晶体管响应与第n+1行的扫描控制线，第四晶体管响应与第n+2行的扫描控制线，第十四晶体管、第十五晶体管和第十六晶体管响应于控制信号cv，第六晶体管响应于第二数据信号v
ba
。
116.pwm产生电路包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第十二晶体管t12、第十三晶体管t13、第十四晶体管t14、第十五晶体管t15、第一电容c1及第二电容c2：第一电容，具有连接到第三晶体管的栅极端子和第一晶体管的源极和第十三晶体管的源极的第一极板；和第二电容，具有连接到第二晶体管的源极和第十五晶体管的源极端子的第一极板；第十二晶体管，具有连接至第十三晶体管的栅极的栅极，和连接至第十四晶体管的漏极和第三晶体管的源极的源极。
117.所述pwm产生电路可以进一步被配置为在所述第一晶体管栅极端子的第n
‑
1行扫描控制线scan(n
‑
1)而导通的期间，用初始化电压对所述第一电容充电，并且将充电到所述第一电容中的电压施加到所诉第三晶体管的栅极端子；所述第十二晶体管和第十三晶体管
的栅极端子的第n行扫描控制线sacn(n)而导通的期间，数据电压通过第三晶体管和第十三晶体管耦合到第一电容的第一端子；所述第二晶体管的栅极端子得到第n+1行扫描控制线scan(n+1)导通的期间，用电源电压给第二电容的第一端子充电，将第二电容充电到与电源电压相同；通过第二所述第十四晶体管和第十五晶体管的栅极端子的控制信号cv而导通。并能对第三晶体管t3实现阈值电压补偿设计。
118.整形电路可以由反相器和正反馈电路构成，包括：第三电容，具有连接到第四晶体管的源极和第五晶体管的栅极的第一极板；具有连接到第六晶体管的漏极和第九晶体管的栅极的第二极板；所述第六晶体管的栅极连接至所述第九反馈晶体管的漏极。
119.所述反相器包括第四晶体管t4、第五晶体管t5、第六晶体管t6及第三电容c3。所述正反馈电路包括第九晶体管t9。
120.所述整形电路可以进一步被配置为在所述第四晶体管的栅极端子的第n+1行扫描信号scan(n+1)而导通的期间，用电源电压对所述的第三电容的第一端子充电。
121.所述pwm控制模块可以包括第七晶体管和第十六晶体管，电流源模块可以包括第八驱动晶体管，所述第八驱动晶体管工作在饱和区域，所述电流控制电路可以包括第四电容，具有连接至第十一晶体管的源极端子、第十晶体管的漏极端子和第八驱动晶体管的栅极端子的第一端子。
122.所述电流源和电流控制电路连接共同控制发光元件中流过的电流；所述pwm产生电路和整形电路可以通过第二电容第一端子和第九反馈晶体管的漏极连接，pwm产生电路、整形电路共同作用在第七晶体管的栅极端子，从而通过第一电容的第一端子的电压控制发光元件的电流的持续时间。
123.本实施例中电流源为第八晶体管t8，具体为驱动晶体管。
124.电流控制电路包括t10,t11,c4作用可以对t8进行阈值电压补偿设计。
125.图13是说明根据示例实施例4的像素电路的详细操作的时序图。具体的图13示出了施加到像素电路的主控制信号(扫描控制线)scan(n
‑
1)、scan(n)、scan(n+1)和scan(n+2)，cv，第一数据信号线、第二数据信号线和vsweep，参考电压vref、第三晶体管t3的栅极处(a点)电压、第二电容c2的第一极板处(b点)电压、第三电容c3的第一极板处(c点)电压、第七开关晶体管t7栅极处(d点)电压和第八晶体管t8栅极处(e点)电压以及驱动电流i
d
根据时间的变化。像素电路在这些控制信号和数据信号的控制下，完成了初始化、阈值电压补偿阶段、发光初始化阶段、数据加载和发光元件发光五个阶段，每个阶段的像素电路的详细操作如下：
126.(1)初始化：第n
‑
1行的扫描控制线scan(n
‑
1)给高电平，第一晶体管t1和第十一晶体管相应导通；第n行的扫描控制线scan(n)、第n+1行的扫描控制线scan(n+1)、第n+2行的扫描控制线scan(n+2)给低电平，控制信号cv给低电平，第二晶体管t2、第四晶体管t4、第十晶体管t10、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第十四晶体管、第十五晶体管t15、第十六晶体管关闭；像素电路中的a点和e点被设置成了参考电压vref，完成了对a点和e点的电平重置。
127.(2)阈值电压锁存阶段：第n行的扫描控制线scan(n)给高电平，第n
‑
1行的扫描控制线scan(n
‑
1)、第n+1行的扫描控制线scan(n+1)、第n+2行的扫描控制线scan(n+2)给低电平，控制信号cv持续给低电平，第十晶体管t10、第十二晶体管t12、第十三晶体管t13相应导
通；第一晶体管t1、第二晶体管t2、第四晶体管t4、第十一晶体管t11、第十四晶体管t14、第十五晶体管t15、第十六晶体管t16相应关闭；此时，a点通过第十二晶体管t12和第十三晶体管t13向v
data
放电，直到a点的电压为v
a
＝v
data
+v
th_t3
；e点通过第十晶体管t10和第八晶体管t8向vss放电，知道e点的电压为v
e
＝v
th_t8
，从而将第十三晶体管t3和驱动晶体管t8的阈值电压分别锁存在a点和e点。
128.(3)发光初始化：第n+1行的扫描控制线scan(n+1)由低电平变为高电平，第n
‑
1行的扫描控制线scan(n
‑
1)、第n行的扫描控制线scan(n)、第n+2行的扫描控制线scan(n+2)给低电平，控制信号cv持续输出低电平，第二晶体管相应导通，第一晶体管t1、第四晶体管t4、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第十四晶体管t14、第十五晶体管t15、第十六晶体管t16相应关闭；b点电位被配置为高电平vdd，使得第六晶体管t6打开，d点被配置为低电平；随后第n+2行的扫描控制线scan(n+2)由低电平变为高电平第n
‑
1行的扫描控制线scan(n
‑
1)、第n行的扫描控制线scan(n)、第n+1行的扫描控制线scan(n+1)输出低电平，从而使得第四晶体管t4打开，第三晶体管关闭，c点被配置为高电平，从而完成对以上几点的电压配置。
129.(4)第n
‑
1行的扫描控制线scan(n
‑
1)、第n行的扫描控制线scan(n)、第n+1行的扫描控制线scan(n+1)、第n+2行的扫描控制线scan(n+2)输出低电平，控制信号cv输出高电平，第一晶体管t1、第二晶体管t2、第四晶体管t4、第五晶体管t5、晶体管t10～t13相应关闭，第十四晶体管t14、第十五晶体管t15、第十六晶体管t16相应导通；vsweep电压开始由低电平线性的增长为高电平，由于第一电容c1的电容耦合效应，第一电容c1的第一极板a点的电压为v
a
＝v
data
+v
th_t3
+v
sweep
‑
vss，在a点电压还未达到第三晶体管t3的阈值电压v
th_t3
时，第三晶体管t3部分导通，使得b点电位缓慢降低；此时，当b点电位降低到第六晶体管t6的阈值电压v
th
的阶段，第六晶体管t6逐渐打开，d点的电压逐渐升高；由于d点电位上升，第九晶体管t9逐渐导通，从而加速b点电位的放电过程，形成一个正反馈回路，加速d点电位的上升过程；此时发光元件的发光时间为：
[0130][0131]
能保证第三晶体管t3的阈值电压漂移对发光元件的发光时间没有影响。
[0132]
(5)发光元件发光：在数据加载阶段，vba由低电位转变为输入恒定的电压，c点电位从低电位变为高电位加载到第七晶体管t7的栅极，从而使得第七晶体管导通，从而发光元件、第十六晶体管t16、第七晶体管t7和第八晶体管t8形成通路，第二数据信号v
ba
控制驱动第八晶体管t8在驱动回路中形成恒定的电流；此时e点的电压维持恒定，为vba+v
th_t8
，所以发光元件发出相应的亮度，而且流过发光元件的电流为：
[0133][0134]
其中，v
gs
为第八晶体管t8的栅极和源极之间的电势差，μ
n
为第八晶体管t8的载流子迁移率，c
ox
为第八晶体管t8的栅绝缘层电容，w/l为驱动晶体管t8的宽长比，v
ba
为数据电压，v
th
为第八晶体管t8的阈值电压，vdd为所加的电源电压。从上式可以看出，流过发光元件的电流与第八晶体管t8的阈值电压v
th_t8
和发光元件的开启电压无关，所以该像素电路在驱动晶体管阈值电压漂移和发光元件的情况下，能保持流过发光元件的电流恒定，并且能保证第三晶体管t3的阈值电压漂移对发光元件的发光时间没有影响。
[0135]
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。