像素电路及其驱动方法、显示装置与流程

本公开涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术：

随着智能穿戴、vr/ar等设备的兴起，消费者对于产品上的小尺寸显示面板的性能提出更高的要求，具体包括亮度、尺寸、功耗等指标。为了满足消费者的要求，新型的显示技术层出不穷。单晶硅反射式液晶(liquidcrystalonsilicon，lcos)，利用液晶层背面的反射提高显示器件透过率，实现更大的光线输出，利用单晶硅更高的电子迁移率实现更高分辨率。

microled即微缩化led技术，通过微缩制程技术将led结构在基板上进行薄膜化、微小化处理，每个led单元达到1～10微米，再通过巨量转移技术将阵列化的led单元批量转移到电路板上，由垂直交错的正、负栅状电极连接正、负极依序通电后，通过扫描方式点亮成像，实现每个像素单独定址，单独驱动发光。并且随着产品技术成本优化，节能、高效、稳定、体积小的microled应用场景有望拓展至超高分辨率大屏显示器、汽车等。

硅基有机发光二极管(organiclight-emittingdiode，oled)微显示技术，即微缩化oled，基本发光原理仍是通过载流子的注入和复合而致发光的现象，保留了oled功耗低、响应速度快、视角宽、高分辨率等特性。在此基础上，硅基oled还运用了lcos的单晶硅基板工艺，获得了比玻璃基板更高的光利用效率，可达40％以上。微缩制程下，硅基oled显示面板可获得更高ppi、体积更小、便于携带等特性。

硅基oled集成oled特性，同时利用cmos技术，实现高ppi，同时可以批量生产，从而压缩尺寸，降低成本，被看成未来的主流微显示技术。目前的硅基oled技术可以做到4000ppi，随着消费者对显示性能进一步提升，硅基oled显示也面临的众多挑战。

现有技术中，硅基oled显示技术，像素电路的功耗较大，无法满足超高ppi的需求。

技术实现要素：

本公开实施例提供一种像素电路及其驱动方法、显示装置，以解决或缓解现有技术中的一项或更多项技术问题。

作为本公开实施例的第一个方面，本公开实施例提供一种像素电路，包括：

驱动模块，分别与第一扫描信号端、数据信号端、第一节点和第一电源端耦接，被配置为在第一扫描信号端的控制下，接收数据信号端的数据电压，向第一节点提供驱动电信号；

电流控制模块，分别与第四电源端、第二电源端、第一节点和控制信号端耦接，被配置为在控制信号端的控制下，与第一节点连通，并调节第一节点的驱动电信号；

发光模块，分别与第一节点、第三电源端耦接，被配置在第一节点的驱动下发光。

在一些可能的实现方式中，电流控制模块包括开关子模块和电流镜电路，

开关子模块，分别与控制信号端、第一节点和第三节点耦接，被配置为在控制信号端的控制下，将第一节点和第三节点连通；

电流镜电路，分别与第二电源端和第四电源端耦接，电流镜电路的输出端与第三节点耦接，电流镜电路被配置为在第三节点和第一节点连通的情况下，调节第一节点的驱动电信号。

在一些可能的实现方式中，电流镜电路包括电流源子电路和镜像子电路，电流源子电路，分别与第二电源端、第四节点和第三节点耦接；

镜像子电路分别与第四电源端、第二电源端和第四节点耦接；

通过调节镜像子电路的电流来调节第一节点的驱动电信号。

在一些可能的实现方式中，

电流源子电路包括第五晶体管，第五晶体管的第二极与第三节点耦接，第五晶体管的第一极与第二电源端耦接，第五晶体管的栅极与第四节点耦接；

镜像子电路包括第六晶体管和第一电流调节单元，第一电流调节单元的输入端与第四电源端耦接，第一电流调节单元的输出端分别与第六晶体管的第二极和第四节点耦接，第六晶体管的第一极与第二电源端耦接，第六晶体管的栅极与第四节点耦接；

第一电流调节单元被配置为调节镜像子电路的电流，以调节第一节点的驱动电信号。

在一些可能的实现方式中，

电流源子电路包括第五晶体管、第八晶体管和第二电流调节单元，第二电流调节单元的输入端与第四电源端耦接，第二电流调节单元的输出端与第八晶体管的第二极耦接，第八晶体管的栅极与偏置信号耦接，第八晶体管的第一极与第三节点耦接，第五晶体管的第二极与第三节点耦接，第五晶体管的栅极与第四节点耦接，第五晶体管的第一极与第二电源端耦接；

镜像子电路包括第六晶体管、第七晶体管和第一电流调节单元，第一电流调节单元的输入端与第四电源端耦接，第一电流调节单元的输出端分别与第七晶体管的第二极和第四节点耦接，第七晶体管的栅极与偏置信号耦接，第七晶体管的第一极与第六晶体管的第二极耦接，第六晶体管的栅极与第四节点耦接，第六晶体管的第一极与第二电源端耦接；

第一电流调节单元被配置为调节镜像子电路的电流，第二电流调节单元被配置为调节流经第八晶体管的电流，以调节第一节点的驱动电信号。

在一些可能的实现方式中，开关子模块包括第二晶体管和第三晶体管，控制信号端包括第二扫描信号端和第三扫描信号端，

第二晶体管的栅极与第二扫描信号端耦接，第二晶体管的第一极与第一节点耦接，第二晶体管的第二极与第二节点耦接；

第三晶体管的栅极与第三扫描信号端耦接，第三晶体管的第二极与第二节点耦接，第三晶体管的第一极与第三节点耦接。

在一些可能的实现方式中，电路组包括驱动模块、发光模块、开关子模块和电流源子电路，镜像子电路的个数为1，电路组的个数为n，n为正整数。

在一些可能的实现方式中，驱动模块包括写入单元、驱动单元和存储单元，

写入单元，分别与第一扫描信号端、数据信号端和第五节点耦接，被配置为在第一扫描信号端的控制下，向第五节点提供数据信号端的数据电压；

驱动单元，分别与第一电源端、第五节点和第一节点耦接，被配置为在第五节点的控制下，向第一节点提供驱动电信号；

存储单元，分别与第五节点和第二电源端耦接，被配置为存储第五节点的电荷。

在一些可能的实现方式中，

写入单元包括第一晶体管，第一晶体管的栅极与第一扫描信号端耦接，第一晶体管的第一极与数据信号端耦接，第一晶体管的第二极与第五节点耦接；

存储单元包括第一电容，第一电容的第一极板与第五节点耦接，第一电容的第二极板与第二电源端耦接；

驱动单元包括第四晶体管，第四晶体管的栅极与第五节点耦接，第四晶体管的第一极与第一节点耦接，第四晶体管的第二极与第一电源端耦接；

发光模块包括有机发光二极管，有机发光二极管的阳极与第一节点耦接，有机发光二极管的阴极与第三电源端耦接。

在一些可能的实现方式中，驱动模块包括第一晶体管、第四晶体管和第一电容，开关子模块包括第二晶体管和第三晶体管，控制信号端包括第二扫描信号端和第三扫描信号端，发光模块包括有机发光二极管，

第一晶体管的栅极与第一扫描信号端耦接，第一晶体管的第一极与数据信号端耦接，第一晶体管的第二极与第五节点耦接；

第一电容的第一极板与第五节点耦接，第一电容的第二极板与第二电源端耦接；

第四晶体管的栅极与第五节点耦接，第四晶体管的第一极与第一节点耦接，第四晶体管的第二极与第一电源端耦接；

第二晶体管的栅极与第二扫描信号端耦接，第二晶体管的第一极与第一节点耦接，第二晶体管的第二极与第二节点耦接；

第三晶体管的栅极与第三扫描信号端耦接，第三晶体管的第二极与第二节点耦接，第三晶体管的第一极与第三节点耦接；

有机发光二极管的阳极与第一节点耦接，有机发光二极管的阴极与第三电源端耦接。

在一些可能的实现方式中，像素电路设置在显示面板中，显示面板包括显示区和非显示区，第一晶体管、第二晶体管和第四晶体管均位于显示区，第三晶体管位于非显示区。

作为本公开实施例的第二方面，本公开实施例提供一种显示装置，包括以上任一项的像素电路。

作为本公开实施例的第三方面，本公开实施例提供一种像素电路的驱动方法，应用于以上任一项的像素电路，方法包括：

在第一阶段，接收数据信号端的数据电压，向第一节点提供驱动电信号，通过电流控制模块调节第一节点的驱动电信号；

在第二阶段，向第一节点提供驱动电信号，控制发光模块发光。

本公开实施例的技术方案，电流控制模块可以在控制信号端的控制下，调节第一节点的驱动电信号，从而，在写数据期间，可以通过电流控制模块限制第一节点的驱动电流，控制发光模块不发光，降低像素电路的功耗。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。

图1为一种硅基oled的像素电路示意图；

图2为一种像素电路的工作时序图；

图3为一种像素电路的示意图；

图4为一种像素电路的工作时序图；

图5为本公开一实施例中像素电路的示意图；

图6为本公开另一实施例像素电路的示意图；

图7为本公开另一实施例中像素电路的示意图；

图8a为本公开另一实施例中像素电路的示意图；

图8b为本公开另一实施例中像素电路的示意图；

图9为本公开另一实施例中像素电路的示意图；

图10为本公开另一实施例中像素电路的示意图；

图11为本公开另一实施例中像素电路的示意图；

图12为本公开另一实施例中像素电路的示意图；

图13为本公开实施例中像素电路的工作时序图。

附图标记说明：

10、驱动模块；11、写入单元；12、驱动单元；13、存储单元；30、电流控制模块；31、开关子模块；32、电流镜电路；321、电流源子电路；322、镜像子电路；40、发光模块；41、第一电流调节单元；42、第二电流调节单元；50、采样保持电路；51、模数转换电路；

m1、第一晶体管；m2、第二晶体管；m3、第三晶体管；m4、第四晶体管；m5、第五晶体管；m6、第六晶体管；m7、第七晶体管；m8第八晶体管。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

本公开描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本公开所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本公开包括并设想了与本领域普通技术人员已知的特征和元件的组合。本公开提供的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本公开中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文中步骤的特定顺序的程度上，该方法或过程不应限于本文中的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本公开实施例的精神和范围内。

除非另外定义，本公开实施例公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

本领域技术人员可以理解，本公开所有实施例中采用的开关晶体管和驱动晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本发明实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本发明实施例中，为区分开关晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极。

本文中，耦接可以包括：两端之间电连接或者两端之间直接连接(如两端之间通过信号线建立连接)。文中对两端之间的耦接方式不作限定。

需要说明的是，有效电平指的是能够导通晶体管的电平，无效电平指的是能够使晶体管截止的电平，当晶体管为p型晶体管时，有效电平为低电平，无效电平为高电平，当晶体管为n型晶体管时，有效电平为高电平，无效电平为低电平。

硅基oled将源极驱动(sourcedrvier)、像素电路(pixelcircuit)甚至驱动电路(tcon)都集成在一个1寸作用的集成芯片(ic)，功耗和散热是一个很突出问题。尽管在microoled领域，随着oled发光效率提升，最高灰阶需要的流过oled电流仅在na级别，这一方面有助于降低像素电路的功耗，另一方面造成了oled阳极电压充放电需要较长时间(因为电流很小)。如果先进行oled复位(reset)然后再写数据(data)，需要耗费较长时间，不利于刷新率的提高，不利于实现超高ppi。在一种方式中，可以写数据与复位同时进行，也就是说，为了保证在写数据(data)期间oled不发光，需要在写data的同时对oled阳极进行复位，在reset期间，会有大电流(ua甚至上百ua)流过像素电路的部分晶体管，造成较大功耗。

图1为一种硅基oled的像素电路示意图，图2为一种像素电路的工作时序图。如图1所示，像素电路可以采用3t1c结构，像素电路可以包括第一晶体管m1、第二晶体管m2、第四晶体管m4和第一电容c。第一晶体管m1的栅极与第一扫描信号端g1耦接，第一晶体管m1的第一极与数据信号端d耦接，第一晶体管m1的第二极与第四节点n4耦接；第四晶体管m4的栅极与第四节点n4耦接，第四晶体管m4的第一极与第一节点n1耦接，第四晶体管m4的第二极与第一电源端elvdd耦接；第二晶体管m2的栅极与第二扫描信号端g3耦接，第二晶体管m2的第一极与第一节点n1连接，第二晶体管m2的第二极与检测信号线sense连接；第一电容c1的第一极板与第四节点n4耦接，第一电容c1的第二极板与第二电源端gnd耦接；发光模块oled的第一极与第一节点n1连接，发光模块oled的第二极与第三电源端elvss耦接。

其中，第一晶体管m1可以为开关晶体管，第一晶体管m1在第一扫描信号端g1的控制下，向第四节点n4提供数据信号端d的数据电压。第四晶体管m4可以为驱动晶体管，第四晶体管m4在第四节点n4的控制下，向第一节点n1提供驱动电信号。第二晶体管m2可以为检测晶体管，第二晶体管m2在第二扫描信号端g2的控制下，将从第一节点n1检测到的驱动电信号提供给补偿电路(图1未示出)。

图1所示像素电路的控制时序可以如图2所示，包括第一阶段t1、第二阶段t2和第三阶段t3，第一阶段t1可以为复位阶段，第二阶段t2可以为写数据阶段，第三阶段t3可以为发光阶段。在第二阶段t2，第四晶体管m4工作在亚阈值区，第一节点n1的电信号与第四节点n4的电信号成线性跟随关系，通过向第四节点n4写入数据电压来改变通过第四晶体管m4的电流，从而调节发光模块oled的亮度。

如图2所示，在第一阶段t1，第一扫描信号端g1为有效电平，控制第一晶体管m1导通，第二扫描信号端g2为有效电平，控制第二晶体管m2导通，数据信号端d的电压为0，第四节点n4的电压为0，第一节点n1的电压通过第二晶体管m2被拉低到0，实现发光模块oled的复位。在第二阶段t2，数据信号端d的电压为数据电压vdata，第二扫描信号端g2为无效电平，控制第二晶体管m2关断，第一晶体管m1在第一扫描信号端g1的控制下持续导通，将数据信号端d的数据电压vdata写入第四节点n4，第四节点n4的电压由0上升至vdata，第四节点n4控制第四晶体管m4逐渐开启，使得第一节点n1电压逐渐上升至目标值，发光模块oled开启并发光。在第三阶段t3，第一扫描信号端g1的电平为无效电平，第一晶体管m1在第一扫描信号端g1的控制下关断，第四节点n4的电压通过第一电容c1保持，保证发光模块oled在第三阶段t3稳定发光。

采用图2所示的控制时序，在第一阶段t1，数据信号端d的电压为0，没有大电流经过第四晶体管m4，像素电路功耗较小。但是，在一个周期内，像素电路需要进行两次写数据，在第一阶段t1，数据电压为0，在第二阶段t2数据电压为目标数据电压。对于高分辨率的硅基oled来说，写数据耗费时间较长，在一个周期进行两次写数据相当于时间增加至两倍，不利于提高刷新率。

microoled不同于大尺寸oled，大尺寸oled的发光电流在0.1μa至几十μa的级别，而microoled的发光电流在1e-13至1e-9级别。如果microoled的发光电流采用最小电流，则第四晶体管m4需要采用最小尺寸的晶体管，且工作在亚阈值区。通常，cmos管的漏电在1e-12级别，并且高温下漏电严重，因此，图1所示像素电路中第一晶体管m1、第二晶体管m2和第四晶体管m4只能定制低损失器件。

当microoled显示面板的分辨率达到8000以上时，不仅第一晶体管m1、第四晶体管m4、第二晶体管m2需要使用最小尺寸的器件，而且不允许在像素区额外增加器件，因为每额外增加一个器件，会导致分辨率下降20％。此外，对于4000*2000分辨率的硅基oled，随着刷新率的不断提高(120hz甚至更高)，写数据的时间需要少于1μs。因此，采用图2所示的控制时序很难满足高分辨率的需求。

图3为一种像素电路的示意图，如图3所示，相比于图1，图3所示像素电路还可以包括第三晶体管m3，第三晶体管m3的栅极与第三扫描信号端g3耦接，第三晶体管m3的第二极与第二晶体管m2的第二极耦接，第三晶体管m3的第一极与第二电源端gnd耦接。

图4为一种像素电路的工作时序图。图4所示的工作时序图可以适用于图3所示的像素电路，图4所示工作时序图可以包括第一阶段t1和第二阶段t2，第一阶段t1可以为复位和写数据阶段，也就是说，在第一阶段t1同时进行复位和写数据。第二阶段t2可以为发光阶段。

在第一阶段t1，第一扫描信号端g1控制第一晶体管m1导通，第二扫描信号端g2控制第二晶体管m2导通，数据信号端d的电压位数据电压vdata，第四节点n4的电压为vdata，第四晶体管m4在第四节点n4的控制下导通，第三扫描信号端g3控制第三晶体管m3导通，会有一个较大的电流流过第四晶体管m4、第二晶体管m2，并通过第三晶体管m3直至第二电源端gnd。这个电流与数据信号端d的数据电压的数值相关，最大可以达到100μa级别。可以理解的是，显示面板可以包括m行n列发光子像素，一个发光子像素对应一个发光模块。如果m＝4000，那么，在对一行子像素进行复位时，复位的电流和可以达到400ma，导致显示面板功耗较大。并且，通常，一列发光子像素的像素电路共用一个第三晶体管m3，每一行子像素均需要复位，那么，在复位和写数据阶段，第三扫描信号端g3在整个显示期间一直处于高电平，以便对不同行进行复位，进一步增大显示面板功耗。

针对高ppi的显示装置，可以将第三晶体管m3设置在显示区之外的区域，第三晶体管m3的数量与一行发光子像素的数量相同。为了降低写数据期间流过第四晶体管m4、第二晶体管m2和第三晶体管m3的电流，减小功耗，急需提出一种新型的像素电路。

图5为本公开一实施例中像素电路的示意图。如图5所示，像素电路可以包括驱动模块10、电流控制模块30和发光模块40。

驱动模块10分别与第一扫描信号端g1、数据信号端d、第一节点n1、第一电源端elvdd耦接。驱动模块10被配置为在第一扫描信号端g1的控制下，接收数据信号端d的数据电压，向第一节点n1提供驱动电信号。

电流控制模块30分别与第四电源端avdd、第二电源端gnd、第一节点n1和控制信号端g100耦接，电流控制模块30被配置为在控制信号端g100的控制下，与第一节点n1连通，并调节第一节点n1的驱动电信号。

发光模块40与第一节点n1、第三电源端elvss耦接，被配置在第一节点n1的驱动电信号的驱动下发光。

本公开实施例的像素电路，电流控制模块30可以在控制信号端g100的控制下，调节第一节点n1的驱动电信号，从而，在写数据期间，可以通过电流控制模块30限制第一节点n1的驱动电流，进而限制流经电流控制模块30的电流，降低像素电路在写数据期间的功耗。

本公开实施例中的像素电路可以应用于硅基oled显示装置中。

图6为本公开另一实施例像素电路的示意图。在一种实施方式中，如图6所示，电流控制模块30可以包括开关子模块31和电流镜电路32。

开关子模块31分别与控制信号端g100、第一节点n1和第三节点n3耦接，被配置为在控制信号端g100的控制下，将第三节点n3与第一节点n1连通。

电流镜电路32分别与第二电源端gnd、第四电源端avdd耦接，电流镜电路32的输出端与第三节点n3耦接，被配置为在第三节点n3与第一节点n1连通的情况下，调节第一节点n1的驱动电信号。

电流镜电路32可以调节输出端的电流，在第三节点n3与第一节点n1连通的情况下，电流镜电路32的输出端与第一节点n1连通，从而，可以采用电流镜电路32调节第一节点n1的电流，调节流经开关子模块31的电流，从而，可以在写数据期间，采用电流镜电路32限制第一节点n1的电流，限制流经开关子模块31的电流，降低像素电路在写数据期间的功耗。

在实施过程中，电流镜电路32可以采用本领域常用的电流镜电路，只要电流镜电路的输出端与第三节点n3耦接即可。

图7为本公开另一实施例中像素电路的示意图。在一种实施方式中，如图7所示，开关子模块31可以包括第二晶体管m2和第三晶体管m3，控制信号端g100可以包括第二扫描信号端g2和第三扫描信号端g3。其中，第二晶体管m2的栅极与第二扫描信号端g2耦接，第二晶体管m2的第一极与第一节点n1耦接，第二晶体管m2的第二极与第二节点n2耦接，第二晶体管m2被配置为在第二扫描信号端g2的控制下，使第二节点n2与第一节点n1连通，以向第一节点n1提供第二节点n2的电信号。第三晶体管m3的栅极与第三扫描信号端g3耦接，第三晶体管m3的第一极与第三节点n3耦接，第三晶体管m3的第二极与第二节点n2耦接，第三晶体管m3被配置为在第三扫描信号端g3的控制下，使第三节点n3与第二节点n2连通，以向第二节点n2提供第三节点n3的电信号。

如图7所示，电流镜电路32可以包括电流源子电路321和镜像子电路322。电流源子电路321通过镜像子电路322镜像。电流源子电路321分别与第二电源端gnd、第四节点n4和第三节点n3耦接，镜像子电路322分别与第四电源端avdd、第二电源端gnd、第四节点n4耦接。通过调节镜像子电路322的电流可以调节第一节点n1的驱动电信号。

示例性地，电流源子电路321可以包括第五晶体管m5，第五晶体管m5的第二极与第三节点n3耦接，第五晶体管m5的第一极与第二电源端gnd耦接，第五晶体管m5的栅极与第四节点n4耦接。

镜像子电路322可以包括第六晶体管m6和第一电流调节单元41。第一电流调节单元41的输入端与第四电源端avdd耦接，第一电流调节单元41的输出端分别与第六晶体管m6的第二极和第四节点n4耦接，第六晶体管m6的第一极与第二电源端gnd耦接，第六晶体管m6的栅极与第四节点n4耦接。第一电流调节单元41被配置为调节镜像子电路322的电流i0，从而调节流经开关子模块31的电流i1，以调节第一节点n1的驱动电信号。示例性地，可以将调节镜像子电路322的电流i0设置为3bit控制，实现限流可调的效果。

采用如图7所示电流镜电路32，第三晶体管m3的第一极与第五晶体管m5(即电流源)耦接，第五晶体管m5的电流通过第六晶体管m6(电流镜)镜像，通过第三晶体管m3的电流i1可以与流经第一电流调节单元41的电流i0成比例，从而，通过第一电流调节单元41可以调节电流i0，进而调节电流i1，达到限流的效果，降低功耗。

需要说明的是，图7中示出了开关子模块、电流镜电路的示例性结构，本领域技术人员可以理解，开关子模块、电流镜电路并不限于图7所示的结构，只要可以实现其功能即可。

图8a为本公开另一实施例中像素电路的示意图，图8b为本公开另一实施例中像素电路的示意图。在一种实施方式中，如图8a所示，驱动模块10可以包括写入单元11、驱动单元12和存储单元13。写入单元11分别与第一扫描信号端g1、数据信号端d和第五节点n5耦接，写入单元11配置为在第一扫描信号端g1的控制下，向第五节点n5提供数据信号端d的数据电压。存储单元13分别与第五节点n5和第二电源端gnd耦接，存储单元配置为存储第五节点n5的电荷。驱动单元12分别与第一电源端elvdd、第五节点n5和第一节点n1耦接，驱动单元12被配置为在第五节点n5的控制下，向第一节点n1提供驱动电信号。

示例性地，写入单元11可以包括第一晶体管m1，第一晶体管m1的栅极与第一扫描信号端g1耦接，第一晶体管m1的第一极与数据信号端d耦接，第一晶体管m1的第二极与第五节点n5耦接，第一晶体管m1被配置为在第一扫描信号端g1的控制下，向第五节点n5提供数据信号端d的数据电压。

示例性地，存储单元13可以包括第一电容c1，第一电容c1的第一极板与第五节点n5耦接，第一电容c1的第二极板与第二电源端gnd耦接。第一电容c1可以存储第五节点n5的电荷。

示例性地，驱动单元12可以包括第四晶体管m4，第四晶体管m4可以为驱动晶体管，第四晶体管m4的栅极与第五节点n5耦接，第四晶体管m4的第一极与第一节点n1耦接，第四晶体管m4的第二极与第一电源端elvdd耦接，第四晶体管m4被配置为在第五节点n5的控制下，向第一节点n1提供驱动电信号。

示例性地，图8b中示出了写入单元、存储单元和驱动单元的示例性结构，本领域技术人员可以理解，写入单元、存储单元和驱动单元并不限于图8中所示的结构，只要可以实现其功能即可。

图8b所示像素电路中的驱动模块10为2t1c结构，可以理解的是，驱动模块10并不限于2t1c结构，驱动模块10可以采用本领域常规的驱动电路结构。

示例性地，如图8b所示，发光模块40可以包括有机发光二极管(organiclight-emittingdiode，oled)器件，有机发光二极管的阳极与第一节点n1耦接，有机发光二极管的阴极与第三电源端elvss耦接。

图9为本公开另一实施例中像素电路的示意图。在一种实施方式中，如图9所示，驱动模块10可以包括第一晶体管m1、第四晶体管m4和第一电容c1。第一晶体管m1的栅极与第一扫描信号端g1耦接，第一晶体管m1的第一极与数据信号端d耦接，第一晶体管m1的第二极与第五节点n5耦接，第一晶体管m1被配置为在第一扫描信号端g1的控制下，向第五节点n5提供数据信号端d的数据电压。第一电容c1的第一极板与第五节点n5耦接，第一电容c1的第二极板与第二电源端gnd耦接，第一电容c1存储第五节点n5的电荷。第四晶体管m4可以为驱动晶体管，第四晶体管m4的栅极与第五节点n5耦接，第四晶体管m4的第一极与第一节点n1耦接，第四晶体管m4的第二极与第一电源端elvdd耦接，第四晶体管m4被配置为在第五节点n5的控制下，向第一节点n1提供驱动电信号。

发光模块40可以包括有机发光二极管(organiclight-emittingdiode，oled)器件，有机发光二极管的阳极与第一节点n1耦接，有机发光二极管的阴极与第三电源端elvss耦接。

电流控制模块30包括开关子模块31和电流镜电路32，电流镜电路32包括电流源子电路321和镜像子电路322。

开关子模块31可以包括第二晶体管m2和第三晶体管m3，控制信号端g100可以包括第二扫描信号端g2和第三扫描信号端g3。其中，第二晶体管m2的栅极与第二扫描信号端g2耦接，第二晶体管m2的第一极与第一节点n1耦接，第二晶体管m2的第二极与第二节点n2耦接，第二晶体管m2被配置为在第二扫描信号端g2的控制下，使第二节点n2与第一节点n1连通。第三晶体管m3的栅极与第三扫描信号端g3耦接，第三晶体管m3的第一极与第三节点n3耦接，第三晶体管m3的第二极与第二节点n2耦接，第三晶体管m3被配置为在第三扫描信号端g3的控制下，使第三节点n3与第二节点n2连通。

电流源子电路321可以包括第五晶体管m5，第五晶体管m5的第二极与第三节点n3耦接，第五晶体管m5的第一极与第二电源端gnd耦接，第五晶体管m5的栅极与第四节点n4耦接。

镜像子电路322可以包括第六晶体管m6和第一电流调节单元41。第一电流调节单元41的输入端与第四电源端avdd耦接，第一电流调节单元41的输出端与第六晶体管m6的第二极耦接，第四节点n4与第一电流调节单元41的输出端耦接，第六晶体管m6的第一极与第二电源端gnd耦接，第六晶体管m6的栅极与第四节点n4耦接。

图9所示像素电路可以采用如图4所示的工作时序图，在第一阶段t1(复位写数据阶段)，第一扫描信号端g1控制第一晶体管m1导通，第二扫描信号端g2控制第二晶体管m2导通，数据信号端d的数据电压vd为vdata，第五节点n5的电压vn5为vdata，第四晶体管m4在第五节点n5的控制下导通，第三扫描信号端g3控制第三晶体管m3导通，会有一个较大的电流流过第四晶体管m4、第二晶体管m2，并通过第三晶体管m3直至第二电源端gnd。该电流的存在导致第一节点n1存在一个电压，由于第三电源端elvss通常为负压(例如-1.5v)，若第一节点n1的电压达到0.5v，第一节点n1与第三电源端elvss的压差便会达到2v，驱动oled发光。第二晶体管m2和第三晶体管m3均为开关晶体管，由于第二晶体管m2和第三晶体管m3尺寸的限制，第二晶体管m2和第三晶体管m3的内置电阻均约为几k欧姆，从而，在复位期间，第一节点n1的电压主要由第四晶体管m4和第五晶体管m5决定，并且第五晶体管m5作为电流源工作。因此，第一节点n1的电压很难保证低于0.5v。

图10为本公开另一实施例中像素电路的示意图，在一种实施方式中，如图10所示，电流源子电路321可以包括第五晶体管m5、第八晶体管m8和第二电流调节单元42。第二电流调节单元42的输入端与第四电源端avdd耦接，第二电流调节单元42的输出端与第八晶体管m8的第二极耦接。第八晶体管m8的第一极与第三节点n3耦接，第八晶体管的栅极与偏置信号vb耦接。第五晶体管m5的栅极与第四节点n4耦接，第五晶体管m5的第二极与第三节点n3耦接，第五晶体管m5的第一极与第二电源端gnd耦接。

镜像子电路322可以包括第六晶体管m6、第七晶体管m7和第一电流调节单元41。第一电流调节单元41的输入端与第四电源端avdd耦接，第一电流调节单元41的输出端与第七晶体管m7的第二极耦接，第四节点n4与第一电流调节单元41的输出端耦接。第七晶体管m7的栅极与偏置信号vb耦接，第七晶体管m7的第一极与第六晶体管m6的第二极耦接；第六晶体管m6的栅极与第四节点n4耦接，第六晶体管的第一极与第二电源端gnd耦接。

第一电流调节单元41被配置为调节镜像子电路322的电流，第二电流调节单元42被配置为调节流经第八晶体管m8的电流，以调节流经开关子模块31的电流，进而调节第一节点n1的电流。

其中，第八晶体管m8所在的支路与第四晶体管m4、第二晶体管m2和第三晶体管m3形成的支路并联，流经第二电流调节单元42的电流i11与流经第三晶体管m3的电流i1之和与流经第一电流调节单元41的电流i0成比例，通过调节电流i11可以进一步减小流经开关子模块31(例如第三晶体管m3)的电流i1，从而，减小第一节点n1的电压。对于第八晶体管m8和第五晶体管m5组成的回路来说，第五晶体管m5的第二极的电压可以限定为第四电源端avdd的电压与第八晶体管m8的vth之差，从而，对第五晶体管m5的第二极的电压进行了限定，可以将第五晶体管m5的第二极的电压钳位在一个较低值(例如0.2v)，也就是说，将第三节点n3的电压钳位在一个较低值(例如0.2v)，而第一节点n1的电压小于第三节点n3的电压，从而，保证第一节点n1的电压小于0.2v，保证第一节点n1的电压在复位期间小于发光模块的发光电压，避免发光模块在复位期间发光。图10所示像素电路中的电流控制模块30，采用宽摆幅cascode电流镜，可以增加镜像精度，进而可以增加第一节点n1的控制精度。

在实际实施中，可以根据需要通过第一电流调节单元41和第二电流调节单元42来调节第一节点n1的电流，进而确定第一节点n1在复位期间的合适电压值。第一节点n1在复位期间的电压值要满足两点：第一，发光模块oled不发光；发光模块oled从复位到发光需要的时间短。因此，第一节点n1在复位期间的电压值应该是发光模块oled最低亮度对应的发光模块oled阳极电压，并且发光模块oled从复位到发光需要的时间最短，第一节点n1在复位期间的电压值不一定为0。

在一种实施方式中，如图10所示，第二晶体管m2的第二极可以与感测信号线sense耦接，第二晶体管m2可以被配置为感测第一节点n1的驱动电信号，并提供给检测信号线sense，检测信号线sense与像素补偿电路连接，以便对数据电压进行补偿。

在一种实施方式中，如图10所示，像素电路还可以包括采样保持电路50，采样保持电路50与第二节点n2(检测信号线sense)耦接，采用保持电路50与像素补偿电路连接。采样保持电路50被配置为获取第一节点n1的驱动电信号并保持，以便提供给像素补偿电路进行数据电压补偿。

示例性地，采样保持电路50可以包括第一开关sw11、第二开关sw12、第二电容c2和模数转换电路51。第一开关sw11的一端与第二节点n2耦接，第一开关sw11的另一端与第二电容c2的第一极板耦接；第二开关sw12的一端与第二电容c2的第一极板耦接，第二开关sw12的另一端与模数转换电路51耦接，第二电容c2的第二极板与第二电源端gnd耦接。

采样保持电路50的工作原理与本领域常规的采样保持电路相同，在此不再赘述。

可以理解的是，显示面板可以包括显示区(aa区)和非显示区，第一晶体管m1、第二晶体管m2、第四晶体管m4、第一电容c1和发光模块可以位于显示区。示例性地，显示区可以包括多个像素区，如图9或图10所示像素电路，第一晶体管m1、第二晶体管m2、第四晶体管m4、第一电容c1和发光模块可以设置在像素区，第三晶体管m3、电流源子电路321、镜像子电路322和采样保持电路50可以设置在非显示区。

采用本公开实施例中的像素电路，如果一行中每个像素采用一组电流源子电路321、镜像子电路322，不仅会占用较多空间，而且也不利于对第一节点n1电信号的调节。

图11为本公开另一实施例中像素电路的示意图，图12为本公开另一实施例中像素电路的示意图。在一种实施方式中，如图11和图12所示，在像素电路中，电路组包括驱动模块10、发光模块40、开关子模块31和电流源子电路321，驱动模块10与第一节点n1连接，发光模块40与第一节点n1耦接，开关子模块31分别与第一节点n1和第三节点n3耦接，电流源子电路321分别与第三节点n3和第四节点n4耦接。镜像子电路322的个数与电路组的个数的比值为1：n，n为正整数。在图11中，i0＝i1+i2+…+in，由于各像素中晶体管的性能一致，从而，i1＝i2＝…＝in＝i0/n。n的具体数值可以根据需要设置，示例性地，n＝50，若一个像素中第一节点n1限定的电流为2μa，则可以设定电流i0为100μa。在图11中，流过第四晶体管m4、第二晶体管m2、第三晶体管m3和第五晶体管m5的最大电流被限定在2μa，大大减小了像素电路的功耗。

采用图11或图12所示的像素电路，采用一个镜像子电路322可以限定n各像素中第一节点n1的电流，大大减少了器件的个数，减小了像素电路的占用面积。

在图12所示像素电路中，i0＝(i1+i11)+(i2+i21)+…+(in+in1)，由于各像素中晶体管的性能一致，从而，i1+i11＝i2+i21＝…＝in+in1＝i0/n。通过电流关系式可知，在图12中，通过调节电流in1，可以进一步减小电流in，进一步减小第一节点n1的电流，减小像素电路的功耗。

如图12所示，n个像素的采用保持电路共用一个模数转换电路。可以理解的是，n个像素是依序进行数据电压补偿的，当各像素中采集到第一节点n1的电信号后，保持在对应的第二电容c2中。在数据电压补偿阶段，各像素中的第二开关sw2依序导通，第二电容c2中保持的电信号依序进入模数转换电路51，依序对各像素进行数据电压补偿。

需要说明的是，本公开中，各个晶体管可以均为n型薄膜晶体管或p型薄膜晶体管，可以统一工艺流程，能够减少oled显示装置的工艺制程，有助于提高产品的良率。

本公开实施例还提供一种像素电路的驱动方法，可以应用于以上任一实施例中的像素电路。

图13为本公开实施例中像素电路的工作时序图。如图13所示，像素电路的工作时序包括第一阶段t1和第二阶段t2，第一阶段t1可以为复位和写数据阶段，第二阶段t2可以为发光阶段。控制信号端g100可以包括第二扫描信号端g2和第三扫描信号端g3。

像素电路的驱动方法可以包括：在第一阶段t1，接收数据信号端的数据电压，向第一节点提供驱动电信号，调节第一节点的驱动电信号，控制发光模块不发光；在第二阶段t2，向第一节点提供驱动电信号，控制发光模块发光。

下面结合图5所示像素电路，详细说明像素电路的驱动方法。

在第一阶段t1，第一扫描信号端g1提供有效电平，数据信号端d提供数据电压vdata，驱动模块10在第一扫描信号端g1的控制下导通，接收数据电压vdata，向第一节点n1提供驱动电信号；第二扫描信号端g2提供有效电平、第三扫描信号端g3提供有效电平，电流控制模块30在第二扫描信号端g2的和第三扫描信号端g3的控制下与第一节点n1连通，调节第一节点n1的驱动电信号，控制发光模块40不发光。

在第二阶段，第一扫描信号端g1提供无效电平，驱动模块10不再接收数据信号端d的数据电压，驱动模块10内部向第一节点n1提供驱动电信号，第二扫描信号端g2提供无效电平，电流控制模块30与第一节点n1断开，发光模块40在第一节点n1的驱动电信号的驱动下发光。

下面结合图9所示像素电路，进一步说明像素电路的驱动方法。

在第一阶段，第一扫描信号端g1提供有效电平，数据信号端d提供数据电压vdata，第一晶体管m1在第一扫描信号端g1的控制下导通，向第五节点n5提供数据电压vdata，第四晶体管m4在第五节点n5的控制下导通，向第一节点n1提供驱动电信号，第一电容c1存储第五节点n5的电荷；第二扫描信号端g2提供有效电平，第二晶体管m2在第二扫描信号端g2的控制下导通，第三扫描信号端g3提供有效电平，第三晶体管m3在第三扫描信号端g3的控制下导通，使得第三节点n3和第一节点n1连通，电流镜电路32与第一节点n1连通，调节第一节点n1的驱动电信号，控制发光模块40不发光。

在第二阶段，第一扫描信号端g1提供无效电平，第一晶体管m1关断，第一电容c1存储的电荷控制第四晶体管m4导通，向第一节点n1提供驱动电信号，第二扫描信号端g2提供无效电平，第二晶体管m2关断，电流镜电路32与第一节点n1断开，发光模块40在第一节点n1的驱动电信号的驱动下发光。

基于前述实施例的发明构思，本公开实施例还提供了一种显示装置，该显示装置包括采用前述任一实施例中的像素电路。显示装置可以采用硅基基板，显示装置可以例如为硅基oled显示装置。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。

在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。