像素驱动电路和背光显示器的制作方法

1.本发明涉及显示技术领域，特别涉及一种像素驱动电路和具有该像素驱动电路的背光显示器。


背景技术：

2.随着高阶tv市场对画质的要求越来越高，提升显示画质成为高阶tv的一个新需求。目前8koled受限于补偿电路、igzo背板技术及驱动设计等问题，尚需开发。而mini led/micro
‑
led作为一个全新的显示技术，在亮度、功耗上较oled和dull cell有优势，目前成为显示领域的一个热门方向。而mini
‑
led背光显示器相对工艺简单，技术成熟度高，显示效果较传统tv更优，目前得到了大力发展。
3.mini led背光相比传统背光的区别在于：mini led可以通过区域调光(local dimming)实现百万级的对比度。传统背光显示器开启时所有的背光灯都会开启，在面板上不显示的区域也会受到背光照射，导致暗态不够黑，对比度低；而mini led可以与面板的显示画面匹配实现区域开启背光，面板上不显示的区域背光不开启，实现完全的黑态，从而达到百万级的对比度。但由于液晶面板内液晶分子的响应时间慢(毫秒级，ms)，而背光led的响应时间快(纳秒级，ns)，因此在液晶面板和背光led同步开启扫描时，液晶面板的显示区域会有严重的拖尾问题，影响显示品味。


技术实现要素：

4.本发明目的在于，解决现有背光显示器开启时存在拖尾的问题。
5.为实现上述目的，本发明提供一种像素驱动电路，包括：第一薄膜晶体管，所述第一薄膜晶体管的栅极连接扫描信号线，其漏极连接数据信号线；第二薄膜晶体管，所述第二薄膜晶体管的栅极连接所述第一薄膜晶体管的源极，其漏极通过所述背光led灯组连接高电位电压，其源极连接低电位电压；存储电容，所述存储电容的一端连接所述第一薄膜晶体管的源极，其另一端连接低电位电压；还包括：至少一个延迟电容，用以延缓背光led灯组的开启时间，所述延迟电容的一端连接所述第一薄膜晶体管的源极，其另一端连接所述第二薄膜晶体管的栅极，所述延迟电容与所述存储电容并联连接。
6.可选的，所述延迟电容的数量为两个或两个以上，两个或两个以上所述延迟电容串联连接。
7.为实现上述目的，本发明还提供一种背光显示器，所述背光显示器包括背光led灯组、液晶面板以及如权利要求1或2所述的像素驱动电路。
8.可选的，所述背光显示器为mini
‑
led背光显示器。
9.可选的，所述背光led灯组的开启时长与所述液晶面板内液晶分子的偏转时长一致。
10.可选的，所述液晶分子的偏转时长为3～4ms。
11.可选的，所述背光led灯组包括两个或两个以上串联连接的led灯。
12.可选的，所述背光led灯组的扫描方向与所述液晶面板的扫描方向一致。
13.可选的，所述背光led灯组的扫描方向与所述液晶面板的扫描方向相异。
14.本发明的有益效果在于，本发明提供一种像素驱动电路和具有该像素驱动电路的背光显示器，在像素驱动电路的第一薄膜晶体管和第二薄膜晶体管之间增加一个延迟电容，结合存储电容，形成2t2c形式的像素驱动电路，延迟电容的增加，可以延缓背光led灯组的开启时间，从而使得背光led灯组的开启时长与液晶面板内液晶分子的偏转时长相一致，即液晶分子完全偏转后背光led灯组才亮，从而改善背光显示器的拖尾问题，提高显示品味。
附图说明
15.下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
16.图1是本发明一示例性实施例中的像素驱动电路的结构示意图。
17.图2为液晶分子偏转示意图。
18.图2中所述箭头方向为液晶分子偏转方向。
19.图中部件编号如下：
20.100、像素驱动电路，110、扫描信号线，120、数据信号线，130、背光led灯组，131、led灯；
21.t1、第一薄膜晶体管，t2、第二薄膜晶体管，c
s
、存储电容，c1、延迟电容，v
dd
、高电位电压，v
ss
、低电位电压；
22.200、液晶分子。
具体实施方式
23.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
24.所述像素驱动电路通过在第一薄膜晶体管t1和第二薄膜晶体管t2之间增设一个延迟电容c1，延缓背光led灯组的开启时间，继而使得背光led灯组的开启时长与液晶面板内液晶分子的偏转时长相一致，从而改善背光显示器的拖尾问题，提高显示品味。作为典型应用，所述像素驱动电路可被应用于背光显示器中，具体地，可被应用于mini
‑
led背光显示器，所述背光显示器包括液晶面板、背光led灯组以及所述像素驱动电路。
25.参照图1，在本发明的一个实施例中，像素驱动电路100包括第一薄膜晶体管t1、第二薄膜晶体管t2、存储电容c
s
和延迟电容c1。其中，第一薄膜晶体管t1的栅极连接扫描信号线110，其漏极连接数据信号线120，存储电容c
s
的一端和延迟电容c1的一端分别连接第一薄膜晶体管t1的源极，存储电容c
s
的另一端连接低电位电压v
ss
，延迟电容c1的另一端连接第二薄膜晶体管t2的栅极，所述延迟电容c1与所述存储电容c
s
并联连接，第二薄膜晶体管t2的漏极通过背光led灯组130连接高电位电压v
dd
，第二薄膜晶体管t2的源极连接v
ss
。
26.延迟电容c1与存储电容c
s
之间并联连接，可增加第一薄膜晶体管t1与第二薄膜晶
体管t2之间的总电容，即，当扫描信号线110被选中时，第一薄膜晶体管t1开启，数据信号线120内的数据电压通过第一薄膜晶体管t1除了需要对存储电容c
s
进行充电，此时，由于延迟电容c1的增加导致总电容增加，数据信号线120内的数据电压还需要通过第一薄膜晶体管t1对延迟电容c1进行充电，等到存储电容c
s
和延迟电容c1均充电完毕后，扫描完成，进行下一像素驱动电路的扫描，与该像素驱动电路100连接的扫描信号线110扫描信号线未被选中，第一薄膜晶体管t1截止，存储在存储电容c
s
和延迟电容c1内的电荷导通第二薄膜晶体管t2，进而导通背光led灯组130，背光led灯组130点亮，从而延缓了背光led灯组130的开启时间。
27.其中，所述背光led灯组130包括两个或两个以上串联连接的led灯131。
28.在本发明的一个实施例中，延迟电容c1的数量为两个或两个以上，两个或两个以上所述延迟电容串联连接，延迟电容组与所述存储电容c
s
并联连接。在本实施例中，可对延迟电容c1的电容值进行调整(例如增加或减少延迟电容c1的数量，或采用不同电容值的延迟电容c1)，直至延迟电容c1与存储电容c
s
配合，使得背光led灯组130的开启时长与液晶分子200的偏转完成时长相一致，从而实现背光led灯组130与液晶面板的同步开启，解决现有背光显示器的显示画面拖尾的问题。具体到本实施例中，参照图2，液晶分子200的偏转时长为4ms，背光led灯组130的开启时长同样为4ms。
29.在本实施例中，所述背光led灯组130的扫描方向与液晶面板的扫描方向一致。在另一实施例中，所述背光led灯组130的扫描方向与液晶面板的扫描方向相异。其中，扫描方向与扫描信号线方向垂直设置。
30.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。