移位寄存器及显示装置的制作方法

1.本发明涉及移位寄存器及显示装置。


背景技术：

2.使用薄膜晶体管(tft：thin film transistor)作为有源元件的有源矩阵型的液晶显示装置或有机el(electroluminescence)显示装置具备以矩阵状配置有tft的基板(称作tft基板)。tft基板具有在列方向上分别延伸并且被输入图像信号的多个信号线和在行方向上分别延伸的多个扫描线。
3.近年来，将驱动扫描线的栅极驱动器形成在tft基板上，实现了驱动器ic的成本削减及显示面板的窄边框化。此外，通过在tft基板上形成栅极驱动器，不再有扫描线的引绕布线的制约，所以成为对于面向车载等要求较高的“异形显示面板”也有用的技术。这样的技术被称作gip(gate driver in panel)或goa(gate driver on array)。
4.在由tft形成的扫描线驱动电路中，使用用来向多个扫描线依次输出脉冲信号的移位寄存器。该移位寄存器具备向扫描线输出脉冲信号的tft(称作输出tft)、在扫描线为非选择时使扫描线下拉(pull down)的tft(称作下拉tft)和逆变器电路。具备逆变器电路的目的是抑制输出tft经由栅极－漏极间的寄生电容使自己误动作的所谓自启动现象。
5.该逆变器电路在扫描线为非选择时需要进行动作以将扫描线保持为关断。因此，对下拉tft的栅极持续施加正偏压，导致tft的特性随着时间变化(例如阈值电压的变动)。在此情况下，发生因逆变器电路的功能不良及扫描线的下拉的功能不良造成的误动作。
6.现有技术文献
7.专利文献
8.专利文献1：日本国特许第5190281号公报
9.专利文献2：日本国特许第5399555号公报


技术实现要素：

10.发明要解决的课题
11.本发明的目的是提供一种能够抑制误动作的移位寄存器及显示装置。
12.用来解决课题的手段
13.本发明的第1技术方案的移位寄存器具备与多个扫描线分别连接并被级联连接的多个核心电路。上述多个核心电路分别包括：输入部，将与前级的核心电路的输出信号对应的输入信号向第1节点转送；第1逆变器电路，通过第1帧信号而被有效化，将上述第1节点的反转信号在第2节点保持；第2逆变器电路，通过与上述第1帧信号互补的第2帧信号而被有效化，将上述第1节点的反转信号在第3节点保持；输出部，包括输出晶体管和电容器，上述输出晶体管具有与上述第1节点连接的栅极、接收第1时钟信号或第2时钟信号的第1端子、和与扫描线连接的第2端子，上述电容器具有与上述第1节点连接的第1电极、和与上述扫描线连接的第2电极；第1下拉晶体管，具有与上述第2节点连接的栅极、与上述扫描线连接的
第1端子、和被供给基准电压的第2端子；以及第2下拉晶体管，具有与上述第3节点连接的栅极、与上述扫描线连接的第1端子、和被供给上述基准电压的第2端子。第奇数个核心电路接收上述第1时钟信号；第偶数个核心电路接收与上述第1时钟信号互补的上述第2时钟信号。
14.本发明的第2技术方案的移位寄存器在第1技术方案的移位寄存器中，还具备连接在上述第2节点与上述第3节点之间、并具有与上述第1节点连接的栅极的第1晶体管。
15.本发明的第3技术方案的移位寄存器在第1或第2技术方案的移位寄存器中，上述第1逆变器电路包括第2晶体管及第3晶体管；上述第2晶体管具有与上述第2节点连接的栅极、与上述第1节点连接的第1端子、和被供给上述基准电压的第2端子；上述第3晶体管具有与上述第1节点连接的栅极、与上述第2节点连接的第1端子、和被供给上述基准电压的第2端子；上述第2逆变器电路包括第4晶体管及第5晶体管；上述第4晶体管具有与上述第3节点连接的栅极、与上述第1节点连接的第1端子、和被供给上述基准电压的第2端子；上述第5晶体管具有与上述第1节点连接的栅极、与上述第3节点连接的第1端子、和被供给上述基准电压的第2端子。
16.本发明的第4技术方案的移位寄存器在第3技术方案的移位寄存器中，如果设上述第2晶体管的沟道宽度为w1，设上述第3晶体管的沟道宽度为w2，则具有w2≤w1≤2
×
w2的关系。
17.本发明的第5技术方案的移位寄存器在第1或第2技术方案的移位寄存器中，上述第1逆变器电路包括将上述第1帧信号向上述第2节点转送的第6晶体管；上述第2逆变器电路包括将上述第2帧信号向上述第3节点转送的第7晶体管。
18.本发明的第6技术方案的移位寄存器在第1或第2技术方案的移位寄存器中，上述输入部包括被输入与后级的核心电路的输出信号对应的复位信号的栅极、与上述第1节点连接的第1端子、和被供给上述基准电压的第2端子的复位晶体管。
19.本发明的第7技术方案的移位寄存器在第6技术方案的移位寄存器中，在最末级的核心电路所包含的复位晶体管的栅极，被输入在上述最末级的核心电路的输出信号被有效化后被有效化的清零(clear)信号。
20.本发明的第8技术方案的移位寄存器在第1或第2技术方案的移位寄存器中，在第1级的核心电路的输入部，被输入用来开始扫描动作的开始信号。
21.本发明的第9技术方案的显示装置具备第1技术方案的移位寄存器。
22.本发明的第10技术方案的显示装置在第9技术方案的显示装置中，还具备包括多个像素的像素阵列。上述多个扫描线与上述像素阵列连接。
23.发明效果
24.根据本发明，能够提供能够抑制误动作的移位寄存器及显示装置。
附图说明
25.图1是有关实施方式的液晶显示装置的布局图。
26.图2是有关实施方式的液晶显示装置的框图。
27.图3是图2所示的像素阵列的电路图。
28.图4是包含在扫描线驱动电路中的移位寄存器的框图。
29.图5是图4所示的核心电路的电路图。
30.图6是说明液晶显示装置的基本的动作的时序图。
31.图7是说明液晶显示装置的更详细的动作的时序图。
32.图8是说明选择期间中的核心电路的逆变器动作的示意图。
33.图9是第1级的核心电路的驱动波形。
34.图10是第1级的核心电路的驱动波形。
35.图11是最末级的核心电路的驱动波形。
36.图12是最末级的核心电路的驱动波形。
具体实施方式
37.以下，参照附图对实施方式进行说明。但是，附图是示意性或概念性的，各图的尺寸及比率等并不一定与现实相同。此外，在图的相互间表示相同的部分的情况下，也有将相互的尺寸的关系及比率不同地表示的情况。特别是，以下所示的几个实施方式是例示用来将本发明的技术思想具体化的装置及方法的，不由构成部件的形状、构造、配置等确定本发明的技术思想。另外，在以下的说明中，对于具有相同的功能及结构的要素赋予相同的附图标记，将重复的说明省略。
38.[1]液晶显示装置1的结构
[0039]
在本实施方式中，作为显示装置而以液晶显示装置为例进行说明。
[0040]
图1是有关本发明的实施方式的液晶显示装置1的布局图。本实施方式的液晶显示装置1例如由gip(gate driver in panel)或goa(gate driver on array)型的lcd(liquid crystal display)构成。液晶显示装置1具备像素阵列10、扫描线驱动器(表述为gip)11－1、11－2及集成电路(ic：integrated circuit)2。
[0041]
在像素阵列10中，配设有分别沿x方向延伸的多个扫描线gl和分别沿与x方向交叉的y方向延伸的多个信号线sl。
[0042]
在像素阵列10的x方向两侧，分别配置扫描线驱动器11－1、11－2。扫描线驱动器11－1与第奇数个扫描线gl连接。扫描线驱动器11－2与第偶数个扫描线gl连接。
[0043]
集成电路2与多个信号线sl连接。此外，集成电路2与扫描线驱动器11－1、11－2连接。集成电路2由ic芯片构成。
[0044]
图2是有关实施方式的液晶显示装置1的框图。液晶显示装置1具备像素阵列10、扫描线驱动电路11、信号线驱动电路12、共用电极驱动电路13、电压发生电路14及控制电路15。图1所示的扫描线驱动器11－1、11－2与图2所示的扫描线驱动电路11对应。图1所示的集成电路2包括图2所示的信号线驱动电路12、共用电极驱动电路13、电压发生电路14及控制电路15。
[0045]
像素阵列10具备以矩阵状排列的多个像素px。在像素阵列10中，配设有分别沿x方向延伸的多个扫描线gl1～glm和分别沿y方向延伸的多个信号线sl1～sln。“m”及“n”分别是2以上的整数。在扫描线gl与信号线sl的交叉区域中配置像素px。
[0046]
扫描线驱动电路11与多个扫描线gl电连接。扫描线驱动电路11基于从控制电路15发送的控制信号，向像素阵列10发送用来将包含在像素px中的开关元件接通/关断的扫描信号。
[0047]
信号线驱动电路12与多个信号线sl电连接。信号线驱动电路12从控制电路15接收
控制信号及显示数据。信号线驱动电路12基于控制信号向像素阵列10发送与显示数据对应的灰度信号(驱动电压)。
[0048]
共用电极驱动电路13生成共用电压vcom，将其向像素阵列10内的共用电极供给。共用电极是以夹着液晶层而与按照多个像素px设置的多个像素电极对置的方式设置的电极。
[0049]
电压发生电路14生成液晶显示装置1的动作所需要的各种电压，将这些电压向对应的电路供给。
[0050]
控制电路15统一控制液晶显示装置1的动作。控制电路15从外部接收图像数据dt及控制信号cnt。控制电路15基于图像数据dt生成各种控制信号，将这些控制信号向对应的电路发送。
[0051]
[2]像素px的电路结构
[0052]
接着，对包含在像素阵列10中的像素px的电路结构进行说明。图3是图2所示的像素阵列10的电路图。
[0053]
像素px具备开关元件(有源元件)16、液晶电容(液晶元件)clc及储存电容cs。作为开关元件16，例如使用tft(thin film transistor)，此外使用n沟道tft。
[0054]
tft16的源极与信号线sl连接，其栅极与扫描线gl连接，其漏极与液晶电容clc连接。作为液晶元件的液晶电容clc由像素电极、共用电极和被它们夹着的液晶层构成。
[0055]
储存电容cs与液晶电容clc并联连接。储存电容cs具有抑制在像素电极发生的电位变动并在直到与下个信号对应的驱动电压被施加为止的期间中保持施加到像素电极上的驱动电压的功能。储存电容cs由像素电极、储存电极(也称作储存电容线)和被它们夹着的绝缘膜构成。在共用电极及储存电极上，由共用电极驱动电路13施加共用电压vcom。
[0056]
[3]扫描线驱动电路11的结构
[0057]
接着，对扫描线驱动电路11的结构进行说明。扫描线驱动电路11具备移位寄存器11a。图4是包含在扫描线驱动电路11中的移位寄存器11a的框图。
[0058]
移位寄存器11a具备多个核心电路rg1～rgm。核心电路rg1～rgm分别与扫描线gl1～glm对应而设置。在本说明书中，在对多个核心电路rg1～rgm共用的说明中，表述为“核心电路rg”。
[0059]
多个核心电路rg1～rgm被级联连接。各核心电路rg作为暂时存储输入数据的寄存器发挥功能。移位寄存器11a与时钟信号同步而动作，以将输入数据(脉冲信号)依次移位的方式动作。
[0060]
各核心电路rg构成为，根据被输入给自身的多个信号的条件而输出脉冲信号。各核心电路rg具备输入端子v_in、输出端子out、帧端子fr_o、帧端子fr_e、时钟端子clk、清零端子cr及复位端子rst_in。
[0061]
多个核心电路rg1～rgm使任意的核心电路rgi的输出端子out与后级的核心电路rg(i+1)的输入端子v_in连接，被级联连接。i是1～m中的任意的数量。另外，对于第1级的核心电路rg1的输入端子v_in，输入开始信号st。
[0062]
对于核心电路rg1～rgm的帧端子fr_o，输入帧信号frame_o。对于核心电路rg1～rgm的帧端子fr_e，输入帧信号frame_e。对于核心电路rg1～rgm的清零端子cr，输入清零信号clr。
[0063]
对于第奇数个核心电路rg1、rg3、
…
的时钟端子clk，输入时钟信号clka。对于第偶数个核心电路rg2、rg4、
…
的时钟端子clk，输入时钟信号clkb。时钟信号clka和时钟信号clkb具有互补的相位关系。
[0064]
任意的核心电路rgi的输出端子out与前级的核心电路rg(i－1)的复位端子rst_in连接。对于最末级的核心电路rgm的复位端子rst_in，输入清零信号clr。
[0065]
多个核心电路rg1～rgm的输出端子out分别与扫描线gl1～glm连接。图4的各扫描线gl所连接的电容器将与扫描线连接的像素的电容简略化表示。
[0066]
控制电路15生成上述的帧信号frame_o、帧信号frame_e、时钟信号clka、时钟信号clkb及清零信号clr，将这些信号向移位寄存器11a供给。
[0067]
(核心电路rg的具体的结构)
[0068]
接着，对核心电路rg的具体的结构进行说明。图5是图4所示的核心电路rg的电路图。核心电路rg具备输入部20、寄存器部21、输出部22、下拉部23及清零部24。核心电路rg使用n型电场效应晶体管(fet)而构成。以下，将fet单称作晶体管。在本实施方式中，作为一例，构成核心电路rg的晶体管由n沟道tft构成。在本说明书中，也将晶体管的源极及漏极的一方称作第1端子，将另一方称作第2端子。
[0069]
输入部20是用来接收输入信号vin的电路。输入部20具备两个晶体管m2、m5。在晶体管m2的栅极，经由输入端子v_in被输入输入信号vin。输入信号vin与前级的核心电路rg的输出信号对应。晶体管m2的漏极与自身的栅极连接。即，晶体管m2被二极管连接。晶体管m2的源极与节点an连接。晶体管m2在输入信号vin为高电位的情况下将输入信号vin向节点an转送，在输入信号vin为低电位的情况下关断。
[0070]
在晶体管(也称作复位晶体管)m5的栅极，经由复位端子rst_in被输入复位信号rst。复位信号rst与后级的核心电路rg的输出信号对应。晶体管m5的漏极与节点an连接。晶体管m5的源极与被供给电压vgl的电源端子连接。电压vgl是用来将信号设定为低电位的基准电压，是比信号的高电位电压低的电压。电压vgl例如是比接地电压gnd低的负电压，被设定为－10v～－20v的范围。
[0071]
寄存器部21是用来保持作用在选择状态及非选择状态的电容器cb间的电压的电路。寄存器部21具备两个逆变器电路21o、21e和晶体管m1b。
[0072]
逆变器电路21o具备3个晶体管m1o、m6o、m7o。在晶体管m1o的栅极，经由帧端子fr_o被输入帧信号frame_o。晶体管m1o的漏极与自身的栅极连接。晶体管m1o的源极与节点bno连接。晶体管m1o在帧信号frame_o为高电位的情况下，将帧信号frame_o向节点bno转送，在帧信号frame_o为低电位的情况下关断。即，逆变器电路21o在帧信号frame_o为高电位的情况下被有效化。
[0073]
晶体管m6o的栅极与节点bno连接。晶体管m6o的漏极与节点an连接。晶体管m6o的源极与被供给电压vgl的电源端子连接。晶体管m6o具有将节点an的电位下拉的功能。
[0074]
晶体管m7o的栅极与节点an连接。晶体管m7o的漏极与节点bno连接。晶体管m7o的源极与被供给电压vgl的电源端子连接。晶体管m7o具有将节点bno的电位下拉的功能。
[0075]
逆变器电路21e具备3个晶体管m1e、m6e、m7e。在晶体管m1e的栅极，经由帧端子fr_e被输入帧信号frame_e。晶体管m1e的漏极与自身的栅极连接。晶体管m1e的源极与节点bne连接。晶体管m1e在帧信号frame_e为高电位的情况下，将帧信号frame_e向节点bne转送，在
帧信号frame_e为低电位的情况下关断。即，逆变器电路21e在帧信号frame_e为高电位的情况下被有效化。
[0076]
晶体管m6e的栅极与节点bne连接。晶体管m6e的漏极与节点an连接。晶体管m6e的源极与被供给电压vgl的电源端子连接。晶体管m6e具有将节点an的电位下拉的功能。
[0077]
晶体管m7e的栅极与节点an连接。晶体管m7e的漏极与节点bne连接。晶体管m7e的源极与被供给电压vgl的电源端子连接。晶体管m7e具有将节点bne的电位下拉的功能。
[0078]
晶体管m1b的栅极与节点an连接。晶体管m1b的电流路径的一端与节点bno连接。晶体管m1b的电流路径的另一端与节点bne连接。晶体管m1b在节点an为高电位的情况下，将节点bno与节点bne连接。
[0079]
输出部22是用来将输出信号向扫描线gl输出的电路。输出部22具备晶体管(也称作输出晶体管)m3和电容器cb。晶体管m3的栅极与节点an连接。在晶体管m3的漏极，被输入时钟信号clk。时钟信号clk是时钟信号clka、clkb的某个，在第奇数个核心电路rg的情况下为时钟信号clka，在第偶数个核心电路rg的情况下为时钟信号clkb。晶体管m3的源极与节点qn连接。
[0080]
电容器cb的一个电极与节点an连接，电容器cb的另一个电极与节点qn连接。节点qn与对应的扫描线gl连接。
[0081]
下拉部23是用来将节点qn的电位下拉的电路。下拉部23具备两个晶体管(也称作下拉晶体管)m4o、m4e。晶体管m4o的栅极与节点bno连接。晶体管m4o的漏极与节点qn连接。晶体管m4o的源极与被供给电压vgl的电源端子连接。
[0082]
晶体管m4e的栅极与节点bne连接。晶体管m4e的漏极与节点qn连接。晶体管m4e的源极与被供给电压vgl的电源端子连接。
[0083]
清零部24是用来将节点an及节点qn清零的电路。清零部24具备两个晶体管m8、m9。在晶体管m8的栅极，经由清零端子cr被输入清零信号clr。晶体管m8的漏极与节点qn连接。晶体管m8的源极与被供给电压vgl的电源端子连接。
[0084]
在晶体管m9的栅极，经由清零端子cr被输入清零信号clr。晶体管m9的漏极与节点an连接。晶体管m9的源极与被供给电压vgl的电源端子连接。
[0085]
[4]动作
[0086]
对如上述那样构成的液晶显示装置1的动作进行说明。图6是说明液晶显示装置1的基本的动作的时序图。图6的行号与扫描线gl的编号对应。
[0087]
控制电路15从外部接收信号vsync。信号vsync在从暂时成为低电位开始到再次成为低电位的期间是1帧。所述的1帧，是将全部的扫描线扫描1次的期间，此外是在画面上显示1个图像的期间。
[0088]
移位寄存器11a基于被从控制电路15发送的信号而动作。在1帧期间中，包含在移位寄存器11a中的核心电路rg1～rgm以依次输出脉冲信号的方式动作。
[0089]
图7是说明液晶显示装置1的更详细的动作的时序图。
[0090]
帧信号frame_o、frame_e按照每1帧被交替地设为有效化(高电位)。对应于帧信号frame_o、frame_e，两个逆变器电路21o、21e交替地动作。控制电路15在信号vsync为低电位的期间中切换帧信号frame_o、frame_e的状态。
[0091]
作为一例，假设帧信号frame_o被设为有效化(高电位)。帧信号frame_e是低电位。
如果帧信号frame_o成为高电位，则逆变器电路21o的晶体管m1o接通，逆变器电路21o被有效化。逆变器电路21e的晶体管m1e关断，逆变器电路21e被无效化。
[0092]
在帧信号frame_o成为高电位后，开始信号st被设为高电位。由此，第1级的核心电路rg1的输入信号vin成为高电位。于是，输入部20的晶体管m2接通，节点an成为高电位。
[0093]
如果节点an成为高电位，则逆变器电路21o的晶体管m7o接通，节点bno成为低电位。即，逆变器电路21o在节点bno保持节点an的反转数据。由此，下拉部23的晶体管m4o关断，节点qn的下拉动作停止。
[0094]
此外，如果节点an成为高电位，则输出部22的晶体管m3接通。接着，时钟信号clka成为高电位。于是，扫描线gl1成为高电位。
[0095]
第2级的核心电路rg2作为输入信号vin而从前级的核心电路rg1接收输出信号。接着，时钟信号clkb成为高电位。于是，核心电路rg2将扫描线gl2设为高电位。
[0096]
第1级的核心电路rg1接收第2级的核心电路rg2的输出信号作为复位信号rst。复位信号rst被向输入部20的晶体管m5的栅极输入。于是，晶体管m5接通，节点an成为低电位。
[0097]
如果节点an成为低电位，则逆变器电路21o的晶体管m7o关断，节点bno成为高电位。即，逆变器电路21o在节点bno保持节点an的反转数据。如果节点bno成为高电位，则晶体管m6o接通，节点an被保持为低电位。由此，下拉部23的晶体管m4o接通，节点qn成为低电位。
[0098]
此外，如果节点an成为低电位，则输出部22的晶体管m3关断。由此，扫描线gl1成为低电位。
[0099]
另外，作为详细的设计，使邻接的核心电路rg不同时动作。因此，以使时钟信号clka的脉冲和时钟信号clkb的脉冲不重叠的方式，在相互的边沿隔开间隔。
[0100]
以下同样，核心电路rg3～rgm依次输出脉冲信号。
[0101]
在最末级的核心电路rgm将脉冲信号输出后，清零信号clr被设为高电位。如果清零信号clr成为高电位，则清零部24的晶体管m8、m9接通。于是，节点qn及节点an成为低电位。由此，核心电路rgm将扫描线glm设为低电位。
[0102]
然后，帧信号frame_e被设为高电位，帧信号frame_o被设为低电位。于是，核心电路rg的逆变器电路21e被有效化。然后，反复进行由移位寄存器11a进行的扫描动作。
[0103]
通过这样的动作，在核心电路rg中，能够去除持续被施加正偏压的晶体管。由此，能够抑制构成核心电路rg的晶体管的特性变差。特别是，在作为晶体管而使用tft的情况下，如果被持续施加正偏压，则阈值电压vth偏移。但是，在本实施方式中，能够抑制tft的特性变差。
[0104]
接着，对选择期间中的核心电路rg的逆变器动作进行说明。所谓的选择期间，是扫描线被选择的期间，是扫描线输出脉冲信号的期间。非选择期间是选择期间以外的期间，是扫描线不输出脉冲信号的期间。
[0105]
图8是说明选择期间中的核心电路rg的逆变器动作的示意图。作为一例，假设帧信号frame_o被设为有效化(高电位(图8的“hi”))，逆变器电路21o进行逆变器动作。帧信号frame_e是低电位(图8的“lo”)。
[0106]
在晶体管m2的栅极，被从前级的核心电路rg输入高电位(图8的“on”)的输入信号vin。由此，晶体管m2接通，节点an成为高电位(图8的“hi”)。
[0107]
在晶体管m1o的栅极，被输入高电位的帧信号frame_o。由此，晶体管m1o接通，逆变
器电路21o被有效化。
[0108]
由于节点an是高电位，所以晶体管m7o接通，节点bno被下拉。图8的箭头是指电流。
[0109]
进而，在选择期间中的逆变器动作中，可以使逆变器电路21e的晶体管m7e也动作。即，由于节点an是高电位，所以晶体管m1b、m7e接通。由此，节点bno在晶体管m1b、节点bne及晶体管m7e的路径中也被下拉。由此，能够将节点bno可靠地设定为低电位。
[0110]
晶体管m6o的驱动能力被设定为比晶体管m7o的驱动能力大。在非选择期间中，通过晶体管m6o将节点an下拉，能够将节点an可靠地设定为低电位。
[0111]
作为用来实现上述逆变器动作的条件，晶体管m6、m7被设定为满足以下的条件。晶体管m6分别是指晶体管m6o、m6e，晶体管m7分别是指晶体管m7o、m7e。将晶体管m6、m7的沟道宽度分别表述为w6、w7。沟道宽度也被称作栅极宽度。
[0112]
w7≤w6≤2
×
w7
[0113]
通过设为“w6≤2
×
w7”，将晶体管m7o、m7e合并后的驱动能力变得比晶体管m6o(或晶体管m6e)的驱动能力大。由此，在选择期间中，能够将节点bno可靠地设定为低电位。
[0114]
通过设为“w7≤w6”，晶体管m6的驱动能力变得比晶体管m7的驱动能力大。由此，在非选择期间中能够将节点an可靠地设定为低电位。
[0115]
着眼于距最末级近的核心电路rg中所包含的逆变器电路。逆变器电路21o、21e中的被无效化的逆变器电路(例如，设为逆变器电路21e)的节点bne的电位通过晶体管m1e的泄漏电流而逐渐下降。因此，在距最末级近的核心电路rg中，在选择期间中晶体管m1b接通，被有效化侧的节点bno与节点bne接通，从而成为能够更切实地设定为低电位的机制。
[0116]
接着，对第1级的核心电路rg1的详细的驱动波形进行说明。
[0117]
图9及图10是第1级的核心电路rg1的驱动波形。在图9中表示节点an、bno、bne的波形。在图10中表示帧信号frame_o、frame_e及扫描线gl1的波形。图9及图10的横轴是时间(msec)，纵轴是电压(v)。波形振幅是hi＝11v，lo＝－10v。扫描线的脉冲宽度是约70μs，帧频率是60hz。
[0118]
首先，帧信号frame_o被有效化(高电位)，逆变器电路21o被有效化。接着，节点an成为高电位，通过逆变器电路21o的逆变器动作，节点bno成为低电位。此外，可知在节点bno成为低电位的同时，逆变器电路21e的节点bne成为低电位。由此，逆变器电路21e的晶体管m4e、m6e的栅极电压被保持为低电位，直到帧信号frame_e成为高电位。然后，在被输入时钟信号clka的定时，向扫描线gl1输出脉冲信号。
[0119]
接着，对最末级的核心电路rgm的详细的驱动波形进行说明。
[0120]
图11及图12是最末级的核心电路rgm的驱动波形。在图11中示出了节点an、bno、bne的波形。在图12中示出了帧信号frame_o、frame_e及扫描线glm的波形。
[0121]
与核心电路rg1的情况同样，节点an为高电位，通过逆变器电路21o的逆变器动作，节点bno成为低电位。然后，在被输入时钟信号clka的定时，向扫描线glm输出脉冲信号。
[0122]
此外，在最末级的核心电路rgm中，节点bne的电位通过晶体管m1e的泄漏电流，在扫描线glm被选择之前已经成为低电位。由此，晶体管m1b接通，节点bno与节点bne导通，能够将节点bno更切实地设定为低电位。
[0123]
[5]实施方式的效果
[0124]
根据本实施方式，各核心电路rg具备两个逆变器电路21o、21e，通过对应于帧信号
frame_o、frame_e而将逆变器电路21o、21e交替地有效化，能够防止在构成移位寄存器11a的晶体管(例如tft)上持续施加电压。
[0125]
具体而言，能够抑制栅极被连接于节点bno的晶体管m6o的特性变差。特别是，能够抑制晶体管m6o的阈值电压偏移。由此，能够抑制逆变器电路21o成为功能不良。关于晶体管m6e也是同样的。由此，能够抑制移位寄存器11a误动作。
[0126]
此外，能够抑制栅极被连接于节点bno的晶体管m4o的特性变差。特别是，能够抑制晶体管m4o的阈值电压偏移。由此，能够抑制用来将扫描线下拉的晶体管m4o成为功能不良。关于晶体管m4e也是同样的。由此，能够抑制移位寄存器11a误动作。
[0127]
此外，将节点bno和节点bne用晶体管m1b连接，在节点an为高电位的情况下，使节点bno与节点bne接通。由此，例如在逆变器电路21o被有效化的情况下，能够将节点bno更可靠地设定为低电位。由此，能够抑制移位寄存器11a误动作。
[0128]
此外，在扫描线的根数增加的情况下，也能够使移位寄存器11a可靠地动作。
[0129]
另外，在上述实施方式中，按照每1帧来切换帧信号frame_o、frame_e的电压关系。但是，并不限定于此，也可以按照2帧以上的期间来切换帧信号frame_o、frame_e的电压关系。
[0130]
此外，在上述实施方式中，对将晶体管全部用n型晶体管构成的情况进行了说明。但是，并不限定于此，也可以通过使电源电压及时钟信号的极性反转，将全部的晶体管用p型晶体管构成。
[0131]
此外，上述实施方式中，作为显示装置而以液晶显示装置为例进行了说明。但是，并不限定于此，也能够对有机el显示装置等的其他的显示装置应用。
[0132]
本发明并不限定于上述实施方式，在实施阶段能够在不脱离其主旨的范围中进行各种变形。此外，各实施方式也可以适当组合而实施，在此情况下能得到组合的效果。进而，在上述实施方式中包括各种发明，通过从公开的多个构成要件选择的组合能够提取出各种发明。例如，在即使从实施方式中表示的全部构成要件中删除几个构成要件、也能够解决课题并得到效果的情况下，能够将删除了该构成要件后的结构作为发明。