阵列基板及显示装置的制作方法

1.本技术涉及显示技术领域，具体涉及一种阵列基板及显示装置。


背景技术：

2.液晶显示装置的阵列基板上具有交叉的多条栅极线和数据线，以及由栅极线和数据线交叉界定出多个呈矩阵形式排列的像素单元。在一帧画面的显示过程中，采用一定频率的驱动信号对栅极线从上到下进行逐行扫描，控制像素单元的薄膜晶体管开启，使得像素单元逐行打开，同时数据线向打开的像素单元(内的薄膜晶体管)进行充电，从而控制液晶分子发生不同角度的偏转，实现画面显示。在显示面板的像素设计中影响其充电率的主要因素有：电阻电容负载(rc loading)、存储电容(cst)、最大液晶电容(clc_max)、沟道宽长比等。其中，电阻电容负载(rc loading)是栅极线(gate线)/数据线(data线)上的负载。
3.液晶显示装置的发展趋势是大尺寸、高分辨率、高响应速度，然而在追求大尺寸、高分辨率、高响应速度的同时，也同样导致栅极线和数据线的长度增加，栅极信号或是源极信号在进行远距离传输时都会因线路阻抗的增加而产生衰减。例如，gate线负载越大，像素位置处gate电压升到高电平(vgh)所需时间越久，像素实际充电时间减少，因此会影响像素的充电；data线负载越大，data电压升到液晶层工作电压(vop)所需时间越久，因此也会影响像素的充电。最终导致近端像素和远端像素接收的信号不一致，远端像素更容易出现充电时间、充电电压不足，造成显示不良。


技术实现要素：

4.针对上述问题，本技术提供了一种阵列基板及显示装置，解决了现有技术中电阻电容负载(rc loading)较大影响像素充电率的技术问题。
5.第一方面，本技术提供一种阵列基板，包括：
6.衬底基板；
7.间隔设置于所述衬底基板上且沿行方向延伸的多个栅线组；
8.间隔设置于所述衬底基板上且沿列方向延伸的多条公共线和多条数据线；其中，所述公共线和所述数据线交替设置，所述栅线组与所述公共线和所述数据线绝缘交叠以限定出多个像素区域；
9.设置于所述衬底基板上且位于所述像素区域内的像素电极；
10.覆盖所述栅线组、所述公共线、所述数据线和所述像素电极的绝缘层；
11.设置于所述绝缘层上方的公共电极；其中，所述公共电极在所述衬底基板上的正投影至少覆盖部分所述栅线组、部分所述公共线、部分所述数据线和部分所述像素电极在所述衬底基板上的正投影；所述公共电极通过至少一个贯穿所述绝缘层的接触孔与所述公共线连接。
12.在一些实施例中，上述阵列基板中，每个所述栅线组包括两条间隔设置的栅极线；
13.每个所述栅线组的两条栅极线与所述公共线和所述数据线围设形成多个间隙区
域。
14.在一些实施例中，上述阵列基板中，所述接触孔在所述衬底基板上的正投影落入所述栅线组的两条所述栅极线在所述衬底基板上的正投影之间。
15.在一些实施例中，上述阵列基板中，所述接触孔在所述衬底基板上的正投影与其两侧的所述栅极线在所述衬底基板上的正投影之间的间距相同。
16.在一些实施例中，上述阵列基板中，所述公共线设置有接触焊盘，用于与所述接触孔连接；
17.其中，所述接触焊盘的尺寸大于相邻两个所述像素区域之间的所述公共线部分的线宽。
18.在一些实施例中，上述阵列基板中，所述接触焊盘的形状为方形或圆形。
19.在一些实施例中，上述阵列基板中，所述公共电极包括间隔设置且沿行方向延伸的多个第一子电极，以及连接于任意相邻两行所述第一子电极之间的多个第二子电极。
20.在一些实施例中，上述阵列基板中，所述第二子电极在所述衬底基板上的正投影至少覆盖所述接触焊盘在所述衬底基板上的正投影。
21.在一些实施例中，上述阵列基板中，所述第二子电极在所述衬底基板上的正投影与所述接触焊盘在所述衬底基板上的正投影的中心重合。
22.在一些实施例中，上述阵列基板中，还包括：设置于所述间隙区域内的薄膜晶体管，所述薄膜晶体管包括源极、漏极和栅极；
23.其中，所述薄膜晶体管的所述源极与其相邻的所述数据线连接，所述薄膜晶体管的所述漏极与其对应的所述像素电极连接，所述薄膜晶体管的所述栅极与其对应的所述栅极线连接。
24.在一些实施例中，上述阵列基板中，所述第二子电极在所述衬底基板上的正投影不覆盖所述数据线和所述薄膜晶体管在所述衬底基板上的正投影。
25.在一些实施例中，上述阵列基板中，所述第二子电极在所述衬底基板上的正投影与其两侧的所述薄膜晶体管的所述栅极在所述衬底基板上的正投影之间的间距大于第一预设距离。
26.在一些实施例中，上述阵列基板中，所述第一子电极在所述衬底基板上的正投影至少覆盖部分所述像素电极在所述衬底基板上的正投影，所述第一子电极在所述衬底基板上的正投影不覆盖所述栅线组在所述衬底基板上的正投影。
27.在一些实施例中，上述阵列基板中，所述第一子电极在所述衬底基板上的正投影与其两侧的所述栅线组在所述衬底基板上的正投影之间的间距大于第二预设距离。
28.在一些实施例中，上述阵列基板中，所述第一子电极在所述衬底基板上的正投影与所述像素电极在所述衬底基板上的正投影的重合部分呈条纹状。
29.在一些实施例中，上述阵列基板中，所述第一子电极还覆盖同一行中任意相邻两个所述像素区域之间的所述公共线部分和所述数据线部分。
30.在一些实施例中，上述阵列基板中，所述像素电极在所述衬底基板上的正投影不覆盖所述栅线组、所述公共线和所述数据线在所述衬底基板上的正投影。
31.在一些实施例中，上述阵列基板中，所述数据线和所述公共线包括在所述衬底基板上方依次叠层设置的第一导电层和第二导电层；
32.其中，所述第一导电层在所述衬底基板上的正投影覆盖部分所述第二导电层在所述衬底基板上的正投影。
33.在一些实施例中，上述阵列基板中，所述第一导电层和所述像素电极位于同一层，所述第二导电层为金属层。
34.第二方面，本技术提供一种显示装置，包括如第一方面中任一项所述的阵列基板。
35.采用上述技术方案，至少能够达到如下技术效果：
36.本技术提供了一种阵列基板及显示装置，该阵列基板包括多个栅线组、多条公共线和多条数据线；其中，所述公共线和所述数据线交替设置，所述栅线组与所述公共线和所述数据线绝缘交叠以限定出多个像素区域；设置于所述衬底基板上且位于所述像素区域内的像素电极；覆盖所述栅线组、所述公共线、所述数据线和所述像素电极的绝缘层；设置于所述绝缘层上方的公共电极；其中，所述公共电极在所述衬底基板上的正投影至少覆盖部分所述栅线组、部分所述公共线、部分所述数据线和部分所述像素电极在所述衬底基板上的正投影；所述公共电极通过至少一个贯穿所述绝缘层的接触孔与所述公共线连接。本技术中通过至少一个贯穿所述绝缘层的接触孔将所述公共电极与所述公共线连接，大大降低了公共线的电阻负载，提高了像素充电率，提高了显示面板的显示效果。
附图说明
37.附图是用来提供对本技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本技术，但并不构成对本技术的限制。在附图中：
38.图1是一种阵列基板的正面俯视示意图；
39.图2是图1沿切线a-a’的剖面结构示意图；
40.图3是图1沿切线b-b’的剖面结构示意图；
41.图4是本技术一示例性实施例示出的一种阵列基板的正面俯视示意图；
42.图5是图4沿切线c-c’的剖面结构示意图；
43.图6是图4沿切线d-d’的剖面结构示意图；
44.图7是图4沿切线e-e’的剖面结构示意图；
45.在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制；
46.附图标记为：
47.11-衬底基板；12-栅线组；121/122-栅极线；13-数据线；14-公共线；15-像素电极；16-公共电极；17-薄膜晶体管；171-栅极；172-有源层；173-漏极；18-绝缘层；19-保护层；bm-黑色矩阵层；30-对侧基板；
48.21-衬底基板；22-栅线组；221/222-栅极线；23-数据线；231-第一导电层；232-第二导电层；24-公共线；241-接触焊盘；242-接触孔；25-像素电极；26-公共电极；261-第一子电极；262-第二子电极；27-薄膜晶体管；271-栅极；272-有源层；273-漏极；274-源极；28-绝缘层；29-保护层；bm-黑色矩阵层；40-对侧基板。
具体实施方式
49.以下将结合附图及实施例来详细说明本技术的实施方式，借此对本技术如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本申
请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本技术的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
50.应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
51.在此使用的术语的目的仅在于描述具体实施例并且不作为本技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
52.为了彻底理解本技术，将在下列的描述中提出详细的结构以及步骤，以便阐释本技术提出的技术方案。本技术的较佳实施例详细描述如下，然而除了这些详细描述外，本技术还可以具有其他实施方式。
53.一种阵列基板的结构示意图，如图1、图2和图3所示，包括衬底基板11、多个栅线组12、多条数据线13、多条公共线14、像素电极15、绝缘层18、公共电极16和薄膜晶体管17。
54.其中，多个栅线组12间隔设置于衬底基板11上且沿行方向延伸，每个栅线组12包括两条栅极线121和122。
55.多条公共线14间隔设置于衬底基板11上且沿列方向延伸，且多条公共线14沿行方向排列。
56.多条数据线13间隔设置于衬底基板11上且沿列方向延伸，且多条数据线13沿行方向排列。
57.公共线14和数据线13沿行方向交替设置，栅线组12与公共线14和数据线13绝缘交叠以限定出多个像素区域(图中未标注)。
58.像素电极15设置于衬底基板11上且位于像素区域内，像素电极15在衬底基板11上的正投影不覆盖栅线组12、公共线14和数据线13在衬底基板11上的正投影。
59.绝缘层18覆盖栅线组12、公共线14、数据线13和像素电极15，绝缘层18用于将栅线组12、公共线14、数据线13和像素电极15与其上的其他膜层隔离。
60.公共电极16设置于绝缘层18上方，公共电极16在衬底基板11上的正投影完全覆盖栅线组12、公共线14和数据线13在衬底基板11上的正投影，并覆盖部分像素电极15在衬底基板11上的正投影。
61.其中，公共电极16在衬底基板11上的正投影与像素电极15在衬底基板11上的正投影的重合部分呈条纹状，即公共电极16在像素电极15的位置处为条纹状(两条纹之间形成狭缝slit)，条纹状的公共电极16与其下方的像素电极15之间提供不同的压差而形成电场，在条纹状电极的边缘会具有一最强的边缘垂直电场存在，因此液晶在此会趋向于和垂直方向电场平行排列，增强光线的穿透效果，可提高液晶层的显示效果。
62.薄膜晶体管17包括栅极171、有源层172、源极(图中未标注)和漏极173，栅极与对
应的栅极线121或122连接，源极与相邻的数据线13连接，漏极173与对应的像素电极15连接。
63.一个像素单元包括像素区域，以及栅线组12中两条栅极线121和122与公共线14和数据线13围设形成的间隙区域。一个像素单元中栅极线121或122的长度为相邻两个数据线13和公共线14之间的栅极线长度。薄膜晶体管17位于间隙区域内。
64.公共电极16上方也设置有保护层19。
65.在上述阵列基板对应的液晶显示面板中，数据线13、公共线14和栅极线121或122通过设置在对侧基板30上的黑色矩阵层bm遮挡。
66.这种阵列基板中，虽然公共电极16和公共线14连接相同的信号vcom，但是公共电极16和公共线14的信号都是从外部驱动性单元中获取的，公共电极16和公共线14连接之间没有连接关系。
67.公共线14的电阻r的计算方法为：r＝l
÷w×
rs，其中l是导电薄膜沿电流方向的长度，w是导电截面的宽度，rs是金属的方块电阻，rs＝ρ/d，ρ为薄膜电阻率，d为薄膜厚度，因此公共电极16和公共线14的电阻负载较大。
68.除此之外，电容的计算公式为：c＝(ε0·
εr·
s)/d，其中ε0是真空介电常数(8.85418*10-12
f/m)，εr是相对介电常数，s是电容有效面积，d是介质层厚度，所以由于公共电极16覆盖除狭缝外的所有区域，导致公共电极16与数据线13、栅极121或122、薄膜晶体管17之间的寄生电容都较大。
69.所以，上述阵列基板的电阻电容负载(rc loading)，信号传出会产生较大的延迟，大大影响了像素(内的薄膜晶体管17)的充电率。
70.本技术实施例提供一种阵列基板，请参阅图4、图5、图6和图7，该阵列基板包括衬底基板21、多个栅线组22、多条数据线23、多条公共线24、像素电极25、绝缘层28和公共电极26。
71.其中，多个栅线组22间隔设置于衬底基板21上且沿行方向延伸。
72.多条公共线24间隔设置于衬底基板21上且沿列方向延伸，且多条公共线24沿行方向排列。
73.多条数据线23间隔设置于衬底基板21上且沿列方向延伸，且多条数据线23沿行方向排列。
74.公共线24和数据线23沿行方向交替设置，栅线组22与公共线24和数据线23绝缘交叠以限定出多个像素区域(图中未标注)。
75.像素电极25设置于衬底基板21上且位于像素区域内，像素电极25在衬底基板21上的正投影不覆盖栅线组22、公共线24和数据线23在衬底基板21上的正投影。
76.绝缘层28覆盖栅线组22、公共线24、数据线23和像素电极25，绝缘层28用于将栅线组22、公共线24、数据线23和像素电极25与其上的其他膜层隔离。
77.公共电极26设置于绝缘层28上方，公共电极26在衬底基板21上的正投影至少覆盖部分栅线组22、部分公共线24、部分数据线23和部分像素电极25在衬底基板21上的正投影。
78.公共电极26通过至少一个贯穿绝缘层28的接触孔242与公共线24连接，二者之间形成并联，大大降低了公共线24的电阻负载，提高了像素充电率，提高了显示面板的显示效果。
79.在一些实施例中，接触孔242在衬底基板21上的正投影呈阵列排布，接触孔242的数量越多，公共电极26与公共线24之间的连接效果更好，某一接触孔242出现不良，在其它接触孔242的作用下，公共电极26与公共线24之间的连接不受影响。
80.在一些实施例，像素电极25的材料包括氧化铟锡(ito)。
81.在一些实施例中，每个栅线组22包括两条间隔设置的栅极线221和222；每个栅线组22的两条栅极线221和222与公共线24和数据线23围设形成多个间隙区域。
82.在一些实施例中，栅极线221和222的材料包括钼。
83.在一些实施例中，如图4和6所示，用于连接公共电极26和公共线24之间的接触孔242在衬底基板21上的正投影落入栅线组22的两条栅极线221和222在衬底基板21上的正投影之间。
84.进一步地，在一些实施例中，接触孔242在衬底基板21上的正投影与其两侧的栅极线在衬底基板21上的正投影之间的间距相同，即接触孔242在衬底基板21上的正投影位于栅线组22的两条栅极线221和222之间的中间位置。
85.在一些实施例中，接触孔242的尺寸为11um
×
11um。
86.在一些实施例中，公共线24设置有接触焊盘241，用于与接触孔242连接；其中，接触焊盘241的尺寸大于相邻两个像素区域之间的公共线24部分的线宽。
87.上述接触焊盘241相当于上述公共线24中线宽较大的部分。
88.在一些实施例中，接触焊盘241的形状为方形或圆形。
89.在一些实施例中，公共电极26包括间隔设置且沿行方向延伸的多个第一子电极261，以及连接于任意相邻两行第一子电极261之间的多个第二子电极262。
90.在一些实施例中，第二子电极262在衬底基板21上的正投影至少覆盖接触焊盘241在衬底基板21上的正投影。
91.在一些实施例中，第二子电极262在衬底基板21上的正投影与接触焊盘241在衬底基板21上的正投影的中心重合。
92.在一些实施例中，上述阵列基板还包括设置于间隙区域内的薄膜晶体管27，薄膜晶体管27包括栅极271、有源层272、源极274和漏极273。
93.其中，薄膜晶体管27的源极274与其相邻的数据线23连接，薄膜晶体管27的漏极273与其对应的像素电极25连接，薄膜晶体管27的栅极271与其对应的栅极线221或222连接，薄膜晶体管27的栅极271与栅极线221和222位于同一层。
94.在一些实施例中，薄膜晶体管27可以为底栅型薄膜晶体管。
95.在一些实施例中，薄膜晶体管27的栅极271与栅极线221和222的材料相同。
96.一个像素单元包括像素区域，以及栅线组22中两条栅极线221和222与公共线24和数据线23围设形成的间隙区域。一个像素单元中栅极线221和222的长度为相邻两个数据线23和公共线24之间的栅极线长度。薄膜晶体管27位于间隙区域内。
97.在一些实施例中，第二子电极262在衬底基板21上的正投影不覆盖数据线23和薄膜晶体管27在衬底基板21上的正投影。即公共电极26在薄膜晶体管27、薄膜晶体管27两侧的栅极线221和222以及两个相邻薄膜晶体管27之间的数据线23的位置处设置有开口。
98.由于公共电极26在像素电极25位置处为条纹状，覆盖面积较小，上述阵列基板中，在薄膜晶体管27、薄膜晶体管27两侧的栅极线以及两个相邻薄膜晶体管27之间的数据线23
的位置处设置的开口，可以降低公共电极26与栅极线之间的电容，以及公共电极26与数据线23之间的电容。
99.在一些实施例中，在不影响像素电极25上方公共电极26的覆盖率的基础上，上述结构甚至可以使得公共电极26的整体覆盖率下降至少60％，大大降低了降低公共电极26与栅极线之间的电容，以及公共电极26与数据线23之间的电容。
100.在一些实施例中，第二子电极262在衬底基板21上的正投影与其两侧的薄膜晶体管27的栅极271在衬底基板21上的正投影之间的间距(s1和s2)大于第一预设距离。
101.在一些实施例中，第一预设距离大于等于3um，且小于等于10um，即3um≤s1＝s2≤10um。
102.在一些实施例中，第一子电极261在衬底基板21上的正投影至少覆盖部分像素电极25在衬底基板21上的正投影，第一子电极261在衬底基板21上的正投影不覆盖栅线组22在衬底基板21上的正投影。
103.在一些实施例中，第一子电极261在衬底基板21上的正投影与其两侧的栅线组22在衬底基板21上的正投影之间的间距(s3和s4)大于第二预设距离。
104.在一些实施例中，第二预设距离可以为1.25um。
105.在一些实施例中，如图4所示，第一子电极261在衬底基板21上的正投影与像素电极25在衬底基板21上的正投影的重合部分呈条纹状。即公共电极26在像素电极25的位置处为条纹状(两条纹之间形成狭缝slit)，条纹状的公共电极26与其下方的像素电极25之间提供不同的压差而形成电场，在条纹状电极的边缘会具有一最强的边缘垂直电场存在，因此液晶在此会趋向于和垂直方向电场平行排列，增强光线的穿透效果，可提高液晶层的显示效果。
106.在一些实施例中，第一子电极261还覆盖同一行中任意相邻两个像素区域之间的公共线24部分和数据线23部分。
107.在一些实施例中，如图5所示，数据线23包括在衬底基板21上方依次叠层设置的第一导电层231和第二导电层232；其中，第一导电层231在衬底基板21上的正投影覆盖部分第二导电层232在衬底基板21上的正投影。
108.在一些实施例中，公共线24同样包括在衬底基板21上方依次叠层设置的第一导电层和第二导电层，膜层结构与数据线23类似，均可以实现降低导线的电阻负载的作用。。
109.在一些实施例中，第一导电层231和像素电极25位于同一层。
110.在一些实施例中，第一导电层231和像素电极25的材料相同，均包括氧化铟锡(ito)。
111.在一些实施例中，第二子电极262在衬底基板21上的正投影不覆盖第一导电层231在衬底基板21上的正投影。可以理解为第一导电层231位于相邻像素区域之间，相邻像素区域之间的公共线24和数据线23部分为双层结构，栅线组22内的栅极线221和222之间的公共线24和数据线23部分均为单层结构，如图6所示。
112.在一些实施例中，上述第二导电层232与薄膜晶体管27的源极274和漏极273位于同一层。
113.在一些实施例中，第二导电层232为金属层，其材料与薄膜晶体管27的源极274和漏极273的材料相同。
114.公共电极26上方也设置有保护层29。
115.在上述阵列基板对应的液晶显示面板中，数据线23、公共线24和栅极线221和222通过设置在对侧基板40上的黑色矩阵层bm遮挡。
116.本技术中通过至少一个贯穿所述绝缘层的接触孔将所述公共电极与所述公共线连接，大大降低了公共线的电阻负载，提高了像素充电率，提高了显示面板的显示效果。
117.本技术实施例还提供了一种显示装置，显示装置包括上述的阵列基板。
118.在一些实施例中，显示装置为显示面板，显示面板包括上述的显示基板及玻璃盖板。
119.在一些实施例中，显示装置可包括显示面板及壳体，显示面板与壳体相连接，例如，显示面板嵌入到壳体内。显示装置例如可以为手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的设备。
120.以上仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。虽然本技术所公开的实施方式如上，但的内容只是为了便于理解本技术而采用的实施方式，并非用以限定本技术。任何本技术所属技术领域内的技术人员，在不脱离本技术所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本技术的保护范围，仍须以所附的权利要求书所界定的范围为准。