技术特征：
1.一种像素驱动电路，包括：驱动晶体管，连接第一节点和第三节点；存储电容，连接所述第一节点和第二节点；数据写入单元，连接所述第二节点，用于响应第一扫描信号而输出数据电压至所述第二节点；发光控制单元，连接所述第三节点和第四节点，用于响应发光控制信号而使得所述第三节点和所述第四节点之间电连通；第一复位单元，连接所述第二节点，用于响应所述发光控制信号或者第一复位信号而输出参考电压至所述第二节点；第二复位单元，连接所述第一节点，用于响应第二复位信号而输出初始化电压至所述第一节点。2.根据权利要求1所述的像素驱动电路，其中，所述像素驱动电路还包括：第三复位单元，连接所述第四节点，用于响应所述第一复位信号而输出所述初始化电压至所述第四节点。3.根据权利要求1所述的像素驱动电路，其中，所述像素驱动电路还包括阈值补偿单元，连接所述第一节点和所述第三节点，用于响应第二扫描信号而使得所述第一节点和所述第三节点之间电连通，所述阈值补偿单元包括：第二晶体管，包括第一电极、第二电极和栅极，所述第一电极连接所述第三节点，所述第二电极连接所述第一节点，所述栅极用于加载所述第二扫描信号；所述第二复位单元包括：第四晶体管，包括第一电极、第二电极和栅极，所述第一电极用于加载所述初始化电压，所述第二电极连接所述第一节点，所述栅极用于加载所述第二复位信号；所述第二晶体管和所述第四晶体管的有源层的材料均为金属氧化物半导体材料。4.根据权利要求3所述的像素驱动电路，其中，所述第二晶体管的栅极包括均用于加载所述第二扫描信号的第一栅极和第二栅极，所述第二晶体管的有源层包括沟道区；所述第二晶体管的第一栅极、沟道区和第二栅极依次层叠设置；所述第四晶体管的栅极包括均用于加载所述第二扫描信号的第一栅极和第二栅极，所述第四晶体管的有源层包括沟道区；所述第四晶体管的第一栅极、沟道区和第二栅极依次层叠设置。5.根据权利要求4所述的像素驱动电路，其中，所述像素驱动电路设置于衬底基板的一侧；所述第二晶体管的第一栅极位于所述第二晶体管的沟道区靠近所述衬底基板的一侧；所述第二晶体管的第二栅极在所述衬底基板上的正投影，位于所述第二晶体管的第一栅极在所述衬底基板上的正投影以内；所述第四晶体管的第一栅极位于所述第四晶体管的沟道区靠近所述衬底基板的一侧；所述第四晶体管的第二栅极在所述衬底基板上的正投影，位于所述第四晶体管的第一栅极在所述衬底基板上的正投影以内。6.根据权利要求1所述的像素驱动电路，其中，所述像素驱动电路设置于衬底基板的一
侧；所述存储电容包括依次层叠设置于所述衬底基板一侧的第一电极板、第二电极板、第三电极板和第四电极板，且任意相邻两个电极板之间夹设有绝缘介质；所述第一电极板和所述第三电极板均与所述第一节点电连接；所述第二电极板和所述第四电极板均与所述第二节点连接。7.根据权利要求6所述的像素驱动电路，其中，所述像素驱动电路应用于显示面板，所述显示面板包括所述衬底基板；所述显示面板还包括依次层叠于所述第三电极板远离所述衬底基板一侧的第一钝化层和第一平坦化层，且所述第四电极板设于所述第一平坦化层远离所述衬底基板的一侧；所述第一平坦化层至少包括第一部分和第二部分，所述第一平坦化层的第一部分夹设于所述第三电极板和所述第四电极板之间；所述第一平坦化层的第二部分与所述第三电极板和所述第四电极板不交叠；所述第一部分的厚度小于所述第二部分的厚度。8.根据权利要求7所述的像素驱动电路，其中，所述显示面板还包括依次层叠于所述第三电极板远离所述衬底基板一侧的第一钝化层和第一平坦化层，且所述第四电极板设于所述第一平坦化层远离所述衬底基板的一侧；所述第一平坦化层的第一部分的厚度为0，以暴露所述第一钝化层。9.根据权利要求3～8任意一项所述的像素驱动电路，其中，所述驱动晶体管包括第一电极、第二电极和栅极，所述第一电极用于加载第一电源电压，所述第二电极连接所述第三节点，所述栅极连接所述第一节点；所述数据写入单元包括：第一晶体管，包括第一电极、第二电极和栅极，所述第一电极用于加载所述数据电压，所述第二电极连接所述第二节点，所述栅极用于加载所述第一扫描信号；所述发光控制单元包括：第七晶体管，包括第一电极、第二电极和栅极，所述第一电极连接所述第三节点，所述第二电极连接所述第四节点，所述栅极用于加载所述发光控制信号；所述第一复位单元包括：第五晶体管，包括第一电极、第二电极和栅极，所述第一电极用于加载所述参考电压，所述栅极用于加载所述第一复位信号，所述第二电极连接所述第二节点；第六晶体管，包括第一电极、第二电极和栅极，所述第一电极用于加载所述参考电压，所述栅极用于加载所述发光控制信号，所述第二电极连接所述第二节点；所述第三复位单元包括：第八晶体管，包括第一电极、第二电极和栅极，所述第一电极用于加载所述初始化电压，所述栅极用于加载所述第一复位信号，所述第二电极连接所述第四节点。10.根据权利要求9所述的像素驱动电路，其中，所述第一晶体管、所述驱动晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的有源层包括沟道区、位于沟道区两侧的第一电极和第二电极，且有源层的材料均为多晶硅半导体材料。11.根据权利要求9所述的像素驱动电路，其中，所述像素驱动电路设置于显示面板的衬底基板的一侧；所述显示面板包括沿列方向延伸的数据引线和第一电源电压引线，所述数据引线与所
述第一晶体管的第一电极连接，所述第一电源电压引线与所述驱动晶体管的第一电极电连接；所述像素驱动电路包括第一金属布线结构，所述第一金属布线结构与所述第一电源电压引线电连接且与所述数据引线绝缘设置；所述数据引线在所述衬底基板上的正投影，与所述第一金属布线结构在所述衬底基板上的正投影至少部分重叠。12.根据权利要求11所述的像素驱动电路，其中，所述像素驱动电路还包括第二金属布线结构，所述第二金属布线结构连接所述第五晶体管的第二电极和所述第六晶体管的第二电极；所述第二金属布线结构在所述衬底基板上的正投影，与所述数据引线在所述衬底基板上的正投影部分重叠。13.根据权利要求12所述的像素驱动电路，其中，所述显示面板还包括依次设置于所述衬底基板一侧的第二栅极层、第一金属布线层和第二金属布线层；所述第一金属布线结构位于所述第二栅极层，且沿所述列方向延伸；所述第二金属布线结构位于所述第一金属布线层，且所述第一金属布线层还包括第三金属布线结构；所述第一电源电压引线和所述数据引线位于所述第二金属布线层；其中，所述第三金属布线结构在所述衬底基板上的正投影与所述数据引线在所述衬底基板上的正投影部分重合；所述第三金属布线结构通过过孔与所述第一金属布线结构电连接，通过过孔与所述第一电源电压引线连接。14.根据权利要求13所述的像素驱动电路，其中，所述显示面板还包括位于所述衬底基板和所述第二栅极层之间的多晶硅半导体层；所述多晶硅半导体层包括所述第一晶体管的有源层、所述第六晶体管的有源层和第一导电引线；所述第一导电引线连接所述第一晶体管的第二电极和所述第六晶体管的第二电极，且沿所述列方向延伸；所述第一金属布线层包括第四金属布线结构，所述第四金属布线结构通过过孔与所述第一晶体管的第一电极连接，且通过过孔与所述数据引线连接；所述第一金属布线结构在所述衬底基板上的正投影，与所述第一导电引线在所述衬底基板上的正投影至少部分重叠。15.根据权利要求14所述的像素驱动电路，其中，所述显示面板还包括位于所述多晶硅半导体层与所述第二栅极层之间的第一栅极层；所述存储电容包括位于所述第一栅极层的第一电极板、位于所述第二栅极层的第二电极板、位于所述第一金属布线层的第三电极板、位于所述第二金属布线的第四电极板；所述第三电极板通过过孔与所述第一电极板电连接，所述第四电极板通过过孔与所述第二金属布线结构电连接，所述第二金属布线结构通过过孔与所述第二电极板电连接；所述多晶硅半导体层还包括所述第五晶体管的有源层，所述第五晶体管的第二电极和所述第六晶体管的第二电极通过过孔与所述第二金属布线结构连接。16.根据权利要求15所述的像素驱动电路，其中，所述第一金属布线层还包括沿行方向延伸的初始电压引线，所述初始电压引线具有沿所述列方向延伸的第一突出部；所述第一突出部在所述衬底基板上的正投影，与所述数据引线在所述衬底基板上的正投影部分重叠；
所述第五晶体管的第一电极复用为所述第六晶体管的第一电极，且通过过孔与所述第一突出部电连接。17.根据权利要求16所述的像素驱动电路，其中，所述第五晶体管的沟道区包括第一亚沟道区和第二亚沟道区，所述多晶硅半导体层还包括使得所述第一亚沟道区和所述第二亚沟道区串联的第二导电引线；所述第一亚沟道区和所述第二亚沟道区均沿所述列方向延伸且沿所述行方向排列；所述第一栅极层还包括沿所述第一方向延伸的第一复位引线；所述第一亚沟道区和所述第二亚沟道区在所述衬底基板上的正投影，位于所述第一复位引线在所述衬底基板上的正投影内。18.根据权利要求15所述的像素驱动电路，其中，所述多晶硅半导体层还包括驱动晶体管的有源层、第三导电引线和第四导电引线，所述驱动晶体管的第一电极与所述第三导电引线连接，所述驱动晶体管的第二电极与所述第四导电引线连接；所述第一电极板覆盖所述驱动晶体管的沟道区；所述第三导电引线通过过孔与所述第三金属布线结构电连接。19.根据权利要求18所述的像素驱动电路，其中，所述显示面板还包括位于所述第一栅极层和所述第二栅极层之间的金属氧化物半导体层，所述金属氧化物半导体层包括第二晶体管的有源层和第四晶体管的有源层；所述第一栅极层包括沿所述行方向延伸的第二扫描引线和第二复位引线；所述第二扫描引线包括交替设置且依次连接的第一引线段和第二引线段，所述第一引线段在所述列方向上的尺寸大于所述第二引线段在所述列方向上的尺寸；所述第二晶体管的沟道区在所述第一栅极层上的正投影，位于所述第一引线段内；所述第二复位引线包括交替设置且依次连接的第三引线段和第四引线段，所述第三引线段在所述列方向上的尺寸大于所述第四引线段在所述列方向上的尺寸；所述第四晶体管的沟道区在所述第一栅极层上的正投影，位于所述第三引线段内。20.根据权利要求19所述的像素驱动电路，其中，所述第二栅极层包括沿所述行方向延伸的第三扫描引线和第三复位引线；所述第三扫描引线在所述衬底基板上的正投影，覆盖所述第二晶体管的沟道区在所述衬底基板上的正投影；所述第三复位引线在所述衬底基板上的正投影，覆盖所述第四晶体管的沟道区在所述衬底基板上的正投影。21.根据权利要求19所述的像素驱动电路，其中，所述第一金属布线层还包括第五金属布线结构和第六金属布线结构；所述第五金属布线结构与所述第三电极板电连接，且通过过孔与所述第二晶体管的第二电极连接，且通过过孔与第四晶体管的第二电极连接；所述第六金属布线结构通过过孔与所述第四导电引线连接，且通过过孔与第二晶体管的第一电极连接。22.根据权利要求21所述的像素驱动电路，其中，所述第一栅极层还包括沿所述方向延伸的第一扫描引线；所述第一晶体管的沟道区在所述衬底基板上的正投影，位于所述第一扫描引线在所述
衬底基板上的正投影内；所述第一扫描引线在所述衬底基板上的正投影，与所述第五金属布线结构在所述衬底基板上的正投影至少部分重合。23.根据权利要求22所述的像素驱动电路，其中，所述第一扫描引线具有第二突出部；所述第二突出部在所述衬底基板上的正投影，与所述第五金属布线结构在所述衬底基板上的正投影至少部分重合。24.根据权利要求14所述的像素驱动电路，其中，所述第二栅极层还包括沿所述行方向延伸的电源分布引线，所述电源分布引线与所述第一金属布线结构连接。25.根据权利要求19所述的像素驱动电路，其中，所述第一电源电压引线还包括第三突出部，所述第三突出部在所述衬底基板上的正投影，覆盖所述第二晶体管的沟道区在所述衬底基板上的正投影和所述第四晶体管的沟道区在所述衬底基板上的正投影。26.根据权利要求17所述的像素驱动电路，其中，所述多晶硅半导体层还包括第七晶体管的有源层和第八晶体管的有源层，所述第七晶体管的第一电极与所述第四导电引线连接，且所述第七晶体管的第二电极和所述第八晶体管的第二电极重合，所述第八晶体管的第一电极通过过孔与所述初始化信号引线连接；所述第一栅极层还包括沿所述行方向延伸的发光控制引线；所述第六晶体管的沟道区在所述衬底基板上的正投影、所述第七晶体管的沟道区在所述衬底基板上的正投影位于所述发光控制引线在所述衬底基板上的正投影内；所述第八晶体管的沟道区在所述衬底基板上的正投影，位于所述第一复位引线在所述衬底基板上的正投影内。27.一种显示面板，包括权利要求1～26任意一项所述的像素驱动电路。
技术总结
本公开提供一种像素驱动电路及显示面板，属于显示技术领域。像素驱动电路包括：驱动晶体管(M3)，连接第一节点和第三节点；存储电容(Cst)，连接第一节点和第二节点；数据写入单元(110)，用于响应第一扫描信号而输出数据电压至第二节点；发光控制单元(130)，用于响应发光控制信号而使得第三节点和第四节点之间电连通；第一复位单元(140)，用于响应发光控制信号或者第一复位信号而输出参考电压至第二节点；第二复位单元(150)，用于响应第二复位信号而输出初始化电压至第一节点。该像素驱动电路能够简化像素驱动方法。够简化像素驱动方法。够简化像素驱动方法。
技术研发人员：王丽 冯宇 张浩
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：2021.09.29
技术公布日：2022/4/21