输出电路、数据驱动器及显示装置的制作方法

1.本发明涉及一种输出正极性及负极性的电压的输出电路、驱动显示面板的数据驱动器以及显示装置。


背景技术：

2.目前，作为主要的显示装置，通常有显示器件使用主动矩阵驱动方式的液晶面板的液晶显示装置。
3.液晶面板中交叉配置有多条数据线和多条栅极线，所述多条数据线分别沿二维画面的垂直方向伸展，所述多条栅极线分别沿二维画面的水平方向伸展。进而，在这多条数据线与多条栅极线的各交叉部形成有与数据线及栅极线连接的像素部。
4.液晶显示装置中连同这样的液晶面板一起还包含数据驱动器，所述数据驱动器利用一水平扫描期间单位的数据脉冲将具有与各像素的亮度等级相对应的模拟电压值的灰阶数据信号供给至数据线。
5.为了防止液晶面板的劣化，数据驱动器进行极性反转驱动，即，按每规定帧期间将正极性的灰阶数据信号和负极性的灰阶数据信号交替供给至液晶面板。
6.作为进行这样的极性反转驱动的输出电路，提出有如下输出电路：设置有开关组，所述开关组接收与灰阶数据信号相对应的正极性的驱动电压及负极性的驱动电压，交替选择两者中的一者而输出至液晶面板(例如参照专利文献1的图8～图10的sw1～sw12)。
7.在所述专利文献1记载的输出电路中，通过使用开关sw1～开关sw12，从正从输出焊垫out1输出正极性的驱动电压(5v)的状态(所述文献的图8的状态)切换至从输出焊垫out1输出负极性的驱动电压(-5v)的状态(所述文献的图10的状态)。
8.进而，在进行这样的极性切换时，在专利文献1记载的输出电路中，如所述文献的图9所示在暂时将各开关的一端设定为0v的状态之后切换到所述文献的图10所示的状态。由此，能以液晶驱动电压范围的二分之一的低耐压元件来构成各开关的耐压。
9.[现有技术文献]
[0010]
[专利文献]
[0011]
[专利文献1]日本专利特开2008-102211号公报


技术实现要素：

[0012]
[发明所要解决的问题]
[0013]
在专利文献1(所述文献的图8～图10)中，与out1及out2连接的输出选择开关(sw5～sw8)可设为两端的耐压为液晶驱动电压范围的二分之一的低耐压元件，但在以液晶驱动电压范围的二分之一的低耐压晶体管开关来构成所述开关的情况下，不适合使用正沟道(positive channel，p沟道)型与负沟道(negative channel，n沟道)型搭配而成的互补型开关，必须以单一导电型晶体管开关来构成。
[0014]
以下对其原因进行说明。
[0015]
例如，将正极性的驱动电压的电压值的范围设为vgnd(0v)～vddh(5v)，将负极性的驱动电压的电压值的范围设为vddl(-5v)～vgnd(0v)。此处考虑以n沟道型晶体管开关来构成专利文献1(所述文献的图8～图10)所示的输出正极性的驱动电压的输出选择开关sw5的情况。n沟道型晶体管开关sw5输出供给至第一端子的正极性的驱动电压，因此对其控制端最大是供给正极电源电压vddh。此处，在连接于n沟道型晶体管开关sw5的第二端子的输出端子out1因从负极性往正极性的极性反转而向基准电源电压vgnd驱动时，若输出端子out1未从负极性的驱动电压充分靠近基准电源电压vgnd，则n沟道型晶体管开关sw5的控制端与连接于第二端子的输出端子out1之间的电压差有超过耐压的风险。为了避免所述风险，在极性反转时须充分确保对输出端子out1的基准电源电压vgnd的驱动时间，但难以实现输出期间短的动作条件下的高速驱动。
[0016]
另外，在正极性的驱动电压的电压值接近正极电源电压vddh的情况下，n沟道型晶体管开关sw5中，即便对其控制端供给正极电源电压vddh，也无法输出从正极电源电压vddh到n沟道型晶体管的阈值电压内的电压范围。
[0017]
另一方面，考虑以p沟道型晶体管开关来构成输出选择开关sw5的情况。p沟道型晶体管开关sw5输出供给至第一端子的正极性的驱动电压，因此以对其控制端供给相较于正极性的驱动电压而言为低电压侧的耐压内的电压的方式进行控制。在此情况下，p沟道型晶体管开关sw5的控制端与连接于第二端子的输出端子out1之间的电压差没有超过耐压的风险。另外，只要相对于正极性的驱动电压而恰当地控制p沟道型晶体管开关sw5的控制端的供给电压，便能通过p沟道型晶体管开关sw5来输出任意正极性的驱动电压。
[0018]
因而，输出正极性的驱动电压的输出选择开关最适合以p沟道型晶体管开关单独构成。同样地，输出负极性的驱动电压的输出选择开关最适合以n沟道型晶体管开关单独构成。
[0019]
然而，在将输出选择开关设为单一导电型晶体管开关的结构中，对于输出正极性的驱动电压的p沟道型晶体管开关的控制端，在基准电源电压vgnd附近的正极性的驱动电压输出时至少需要负极性的电压的供给控制，但跨极性的控制并不容易。同样地，对于输出负极性的驱动电压的n沟道型晶体管的控制端，跨极性的控制也不容易。
[0020]
因此，本发明的目的在于在相对于基准电源电压而以正极及负极的电压信号来驱动容性负载的输出电路中，以单一导电型晶体管开关来构成将正极性或负极性的驱动电压输出至连接容性负载的输出端子的输出选择开关，而且将控制对所述单一导电型晶体管开关的控制端的电压供给的控制电路加以简化，而且以低耐压晶体管来构成所述输出电路而实现省面积化(低成本化)。另外，本发明的目的在于提供一种适合将本发明的输出电路运用于液晶显示装置的数据驱动器的输出部的情况的数据驱动器的结构和控制电路。
[0021]
[解决问题的技术手段]
[0022]
本发明的输出电路包含：正极电压信号供给电路，将相较于基准电源电压而言为高电压的正极电压信号供给至第一节点或者切断所述正极电压信号向所述第一节点的供给；负极电压信号供给电路，将相较于所述基准电源电压而言为低电压的负极电压信号供给至第二节点或者切断所述负极电压信号向所述第二节点的供给；第一输出端子；第一开关，由源极连接于所述第一节点、漏极连接于所述第一输出端子的第一p沟道型晶体管开关构成，在导通状态时连接所述第一输出端子与所述第一节点，在断开状态时切断所述第一
输出端子与所述第一节点的连接；第二开关，由源极连接于所述第二节点、漏极连接于所述第一输出端子的第一n沟道型晶体管开关构成，在导通状态时连接所述第一输出端子与所述第二节点，在断开状态时切断所述第一输出端子与所述第二节点的连接；第三开关，在导通状态时对所述第一节点施加所述基准电源电压，在断开状态时停止所述基准电源电压向所述第一节点的施加；第四开关，在导通状态时对所述第二节点施加所述基准电源电压，在断开状态时停止所述基准电源电压向所述第二节点的施加；第一电压跟随电路，连接于所述第一开关及所述第一节点之间，控制所述第一开关的导通状态；第二电压跟随电路，连接于所述第二开关及所述第二节点之间，控制所述第二开关的导通状态；第一控制部件，在生效时控制所述第一开关的断开状态；以及第二控制部件，在生效时控制所述第二开关的断开状态，所述第一电压跟随电路由第一负载元件和第一电流源构成，所述第一负载元件连接于所述第一开关的源极及栅极之间，所述第一电流源的一端连接于所述第一开关的栅极及所述第一负载元件，生成流至所述第一负载元件的电流，所述第一电压跟随电路将供给到所述第一节点的所述正极电压信号的电压向负侧偏移规定电压差得到的电压供给至所述第一开关的栅极，所述第二电压跟随电路由第二负载元件和第二电流源构成，所述第二负载元件连接于所述第二开关的源极及栅极之间，所述第二电流源的一端连接于所述第二开关的栅极及所述第二负载元件，生成流至所述第二负载元件的电流，所述第二电压跟随电路将供给到所述第二节点的所述负极电压信号的电压向正侧偏移规定电压差得到的电压供给至所述第二开关的栅极。
[0023]
另外，本发明的数据驱动器包含多个所述输出电路，从多个所述输出电路输出用于驱动液晶显示面板的多条数据线的、具有正极性或负极性的电压值的多个灰阶电压信号。
[0024]
另外，本发明的显示装置包含多个所述输出电路，从多个所述输出电路输出具有正极性或负极性的电压值的多个灰阶电压信号。
[0025]
[发明的效果]
[0026]
在本发明的输出电路中，第一开关(p沟道型晶体管)经由第一节点接收比基准电源电压高的正极性的电压信号，在导通状态时从输出端子输出所述正极性的电压信号。进而，第二开关(n沟道型晶体管)经由第二节点接收比基准电源电压低的负极性的电压信号，在导通状态时从所述输出端子输出所述负极性的电压信号。
[0027]
此处，第一开关及第二开关由具有以下结构的第一电压跟随电路及第二电压跟随电路控制为导通状态。
[0028]
第一电压跟随电路包含第一负载元件及第一电流源，所述第一负载元件连接在第一开关的源极及栅极之间，所述第一电流源生成流至第一负载元件的电流。第一电压跟随电路通过所述第一负载元件及第一电流源来生成供给到第一节点的正极电压信号的电压向负侧偏移规定电压差得到的电压并供给至第一开关的栅极。由此，即便正极电压信号的电压值为基准电源电压的附近，也能维持第一开关的导通状态。
[0029]
第二电压跟随电路包含第二负载元件及第二电流源，所述第二负载元件连接在第二开关的源极及栅极之间，所述第二电流源生成流至第二负载元件的电流。第二电压跟随电路通过所述第二负载元件及第二电流源来生成供给到第二节点的负极电压信号的电压向正侧偏移规定电压差得到的电压并供给至第二开关的栅极。由此，即便负极电压信号的
电压值为基准电源电压的附近，也能维持第二开关的导通状态。
[0030]
进而，输出电路中设置有第三开关及第四开关和第一控制部件及第二控制部件，所述第三开关及第四开关在导通状态时将第一节点及第二节点分别设定为基准电源电压，所述第一控制部件及第二控制部件在生效状态时将第一开关及第二开关分别设定为断开状态。在从输出端子输出正极电压信号时，第一控制部件及第二控制部件将第二开关设定为断开而且将第二节点设定为基准电源电压，在从输出端子输出负极电压信号时，第一控制部件及第二控制部件将第一开关设定为断开而且将第一节点设定为基准电源电压。
[0031]
根据所述结构，在处理比基准电源电压高的正极电压信号以及比所述基准电源电压低的负极电压信号时，可使用负极电压信号的最低电压起到正极电压信号的最大电压为止的电压范围的大约二分之一的耐压的晶体管作为各开关。进而，通过所述第一电压跟随电路及第二电压跟随电路这样的包含负载元件以及向所述负载元件流通电流的电流源的简单的模拟电路对第一开关及第二开关实现了能维持导通状态的、跨极性的控制。
[0032]
因此，根据本发明，能以简易的结构使可选择性地输出正极性的电压及负极性的电压中的一者的输出电路、包含所述输出电路的数据驱动器以及显示装置实现省面积化。
附图说明
[0033]
图1为表示输出电路100的结构的一例的电路图。
[0034]
图2a为表示电压跟随电路50跟随正极电压信号vp(v11)而生成的栅极电压vg11的波形的波形图。
[0035]
图2b为表示电压跟随电路60跟随负极电压信号vn(v21)而生成的栅极电压vg21的波形的波形图。
[0036]
图3为表示作为图1所示的输出电路100的第一变形例的输出电路100-1的电路图。
[0037]
图4为表示作为图1所示的输出电路100的第二变形例的输出电路100-2的电路图。
[0038]
图5为表示作为图1所示的输出电路100的第三变形例的输出电路100-3的电路图。
[0039]
图6为表示作为图4所示的二极管接法的晶体管电路51a的变形例的二极管接法的晶体管电路51a-1的电路图。
[0040]
图7为表示作为图5所示的电阻元件电路51b的变形例的电阻元件电路51b-1的电路图。
[0041]
图8为表示图1所示的控制部101所生成的控制信号s12～控制信号s14、控制信号s22～控制信号s24的一例的时间图。
[0042]
图9为表示作为本发明的输出电路的另一实施例的输出电路200的结构的电路图。
[0043]
图10为表示具有包含本发明的输出电路的数据驱动器73的显示装置400的结构的框图。
[0044]
图11为表示数据驱动器73的内部结构的框图。
[0045]
[符号的说明]
[0046]
10a：正极电压信号供给电路
[0047]
11、21：输出选择开关
[0048]
12～14、22～24：开关
[0049]
20a：负极电压信号供给电路
[0050]
50、60：电压跟随电路
[0051]
73：数据驱动器
[0052]
100、200：输出电路
[0053]
400：显示装置
具体实施方式
[0054]
[实施例1]
[0055]
图1为表示作为本发明的输出电路的一例的输出电路100的结构的电路图。
[0056]
首先，对供给至这样的输出电路100的电源电压进行说明。
[0057]
供给至输出电路100的电源电压为基准电源电压vgnd、相较于所述基准电源电压vgnd而言具有高电压的正极电源电压vddh、相较于基准电源电压vgnd而言具有低电压的负极电源电压vddl三个系统。即，这三个系统的电源电压的大小关系为：
[0058]
vddh＞vgnd＞vddl。
[0059]
再者，在除了所述三个系统的电源电压以外还包含具有电源电压vddl与电源电压vddh之间的电位的别的电源电压的情况下，也可视需要利用所述别的电源电压。
[0060]
因此，为了将构成输出电路100的各元件低耐压化而谋求电路面积的减少(成本削减)，作为其耐压，较理想为超过电压差(vddh-vgnd)及电压差(|vddl-vgnd|)但不到电压差(vddh-vddl)而尽可能低的耐压(以后记作耐压vddt)。
[0061]
输出电路100如下：接收电位比基准电源电压vgnd高的信号作为正极性电压信号、接收具有比基准电源电压vgnd低的电位的信号作为负极性电压信号，以规定定时切换这些正极性电压信号及负极性电压信号而输出至一个容性负载(例如液晶显示装置的数据线)，由此来驱动所述容性负载(进行极性反转驱动)。
[0062]
如图1所示，输出电路100包含连接于一个容性负载的输出端子dl1、节点ns11及节点ns21、正极电压信号供给电路10a、负极电压信号供给电路20a、输出选择开关11及输出选择开关21、开关12、开关13、开关22及开关23、电压跟随电路50及电压跟随电路60、控制部101。
[0063]
如图1所示，正极电压信号供给电路10a包含放大电路10及开关14。放大电路10接收具有基准电源电压vgnd～正极电源电压vddh的范围内的电位的输入电压信号vpi，并输出将其放大后的信号作为正极电压信号vp。开关14控制正极电压信号vp向节点ns11的供给及切断。再者，为了使广阔电压范围的正极电压信号vp通过，开关14由包含p沟道及n沟道的双导电型的互补型开关构成。开关14的两端为相同正极电压范围的端子，可单纯地作为互补型开关。另外，放大电路10也可设为在内部包含开关14的功能的结构，在此情况下，放大电路10的输出节点成为节点ns11。另外，作为放大电路10，不限定于放大输出与输入电压信号vpi相同电位的正极电压信号vp的电压跟随器，也可为放大输出相对于输入电压信号vpi的电位而具有不同电位的正极电压信号vp的放大电路。在本说明书中，将从正极电压信号供给电路10a供给至节点ns11的正极性的电压信号设为v11或vp来进行说明。
[0064]
通过所述结构，正极电压信号供给电路10a生成具有基准电源电压vgnd～正极电源电压vddh的范围内的电位的正极性的信号作为正极电压信号vp，并将其供给至节点ns11或者进行所述供给的切断。
[0065]
负极电压信号供给电路20a包含放大电路20及开关24。放大电路20接收具有负极电源电压vddl～基准电源电压vgnd的范围内的电位的输入电压信号vni，并输出将其放大后的信号作为负极电压信号vn。开关24控制负极电压信号vn向节点ns21的供给及切断。再者，为了使广阔电压范围的负极电压信号vn通过，开关24由包含p沟道及n沟道的双导电型的互补型开关构成。开关24的两端为相同负极电压范围的端子，可单纯地作为互补型开关。另外，放大电路20也可设为在内部包含开关24的功能的结构，在此情况下，放大电路20的输出节点成为节点ns21。另外，作为放大电路20，不限定于放大输出与输入电压信号vni相同电位的负极电压信号vn的电压跟随器，也可为放大输出相对于输入电压信号vni的电位而具有不同电位的负极电压信号vn的放大电路。在本说明书中，将从负极电压信号供给电路20a供给至节点ns21的电压信号设为v21或vn来进行说明。
[0066]
通过所述结构，负极电压信号供给电路20a生成具有负极电源电压vddl～基准电源电压vgnd的范围内的电位的负极性的信号作为负极电压信号vn，并将其供给至节点ns2或者进行所述供给的切断。
[0067]
输出选择开关11由第一端子(以后记作源极)连接于节点ns11、第二端子(以后记作漏极)连接于输出端子dl1的p沟道型晶体管(以后也记作p沟道型晶体管开关11)构成。输出选择开关11在导通状态时将节点ns11的电压信号v11输出至输出端子dl1。
[0068]
输出选择开关21由源极连接于节点ns21、漏极连接于输出端子dl1的n沟道型晶体管(以后也记作n沟道型晶体管开关21)构成。输出选择开关21在导通状态时将节点ns21的电压信号v21输出至输出端子dl1。
[0069]
开关12例如由连接在节点ns11与被供给基准电源电压vgnd的基准电源端子之间的n沟道型晶体管开关构成。开关12根据从控制部101供给的控制信号s12而被控制为导通状态或断开状态。开关12在导通状态时对节点ns11施加基准电源电压vgnd。
[0070]
开关22例如由连接在节点ns21与基准电源端子之间的p沟道型晶体管开关构成。开关22根据从控制部101供给的控制信号s22而被控制为导通状态或断开状态。开关22在导通状态时对节点ns21施加基准电源电压vgnd。
[0071]
开关13例如由连接在输出选择开关(p沟道型晶体管开关)11的栅极ng11与基准电源端子之间的p沟道型晶体管开关构成。开关13以与开关12的导通状态的控制相联系的方式受到控制，在与开关12一起被设为导通时将输出选择开关11控制为断开。再者，开关13也可设置在输出选择开关11的栅极ng11与节点ns11之间。
[0072]
开关23例如由连接在输出选择开关(n沟道型晶体管开关)21的栅极ng21与基准电源端子之间的n沟道型晶体管开关构成。开关23以与开关22的导通状态的控制相联系的方式受到控制，在与开关22一起被设为导通时，将输出选择开关21控制为断开。再者，开关23也一样，也可设置在输出选择开关21的栅极ng21与节点ns21之间。
[0073]
在向输出端子dl1输出正极或负极的电压信号(vp或vn)的动作中，开关12、开关13、开关22、开关23在将输出选择开关11、输出选择开关21中的至少一者控制为导通时，将另一者控制为断开。
[0074]
再者，开关12～开关14、开关22～开关24的导通断开控制是根据从控制部101输出的控制信号s12～控制信号s14及控制信号s22～控制信号s24来进行。
[0075]
电压跟随电路50包含负载元件51和电流源52，所述负载元件51连接于输出选择开
关11的栅极-源极间，所述电流源52连接于负载元件51的一端，设定流至所述负载元件51的电流值。通过这样的结构，电压跟随电路50跟随供给至输出选择开关11的源极的电压信号v11，将电压信号v11的电压偏移规定电压差得到的电压作为栅极电压vg11供给至输出选择开关11的栅极。
[0076]
再者，负载元件51通过其电阻值和流通的电流值来设定输出选择开关11的栅极-源极间电压差。由此，可将各元件的耐压设为比耐压vddt低。负载元件51可由电阻元件或二极管接法的晶体管构成。
[0077]
电流源52连接于输出选择开关11的栅极ng11与负载元件51的连接点同例如被供给负极电源电压vddl的负极电源端子之间。电流源52生成从输出选择开关11的源极经由负载元件51流至输出选择开关11的栅极ng11的、具有规定电流值的吸收电流(sink current)。再者，也可将电流源52连接至不同于负极电源电压vddl的负极侧电源端子。
[0078]
通过电压跟随电路50，p沟道型输出选择开关11的栅极-源极间电压(绝对值)被控制为比阈值电压(绝对值)大。由此，输出选择开关11得以维持在导通状态，正极电压信号vp得以输出至输出端子dl1。
[0079]
电压跟随电路60包含负载元件61和电流源62，所述负载元件61连接于输出选择开关21的栅极-源极间，所述电流源62连接于负载元件61的一端，设定流至所述负载元件61的电流值。通过这样的结构，电压跟随电路60跟随供给至输出选择开关21的源极的电压信号v21，将电压信号v21的电压偏移规定电压差得到的电压作为栅极电压vg21供给至输出选择开关21的栅极。
[0080]
再者，负载元件61通过其电阻值和流通的电流值来设定输出选择开关21的栅极-源极间电压差。由此，可将各元件的耐压设为比耐压vddt低。负载元件61可由电阻元件或二极管接法的晶体管构成。
[0081]
电流源62连接于输出选择开关21的栅极与负载元件61的连接点同例如被供给正极电源电压vddh的正极电源端子之间。电流源62生成从输出选择开关21的栅极ng21经由负载元件61流至输出选择开关21的源极的、具有规定电流值的源极电流。再者，也可将电流源62连接至不同于正极电源电压vddh的正极侧电源端子。
[0082]
通过电压跟随电路60，n沟道型输出选择开关21的栅极-源极间电压被控制为比阈值电压大。由此，输出选择开关21得以维持在导通状态，负极电压信号vn得以输出至输出端子dl1。
[0083]
接着，对图1所示的输出电路100的元件耐压进行说明。
[0084]
构成输出电路100的各元件由比输出电压范围小的耐压vddt的低耐压元件构成，最小耐压为输出电压范围的约二分之一左右。具体而言，正极电压信号供给电路10a起到节点ns11为止被保持在基准电源电压vgnd～正极电源电压vddh的范围内，因此放大电路10及开关14可由低耐压vddt的晶体管构成。同样地，负极电压信号供给电路20a起到节点ns21为止的路径的电压被保持在基准电源电压vgnd到负极电源电压vddl的范围内，因此放大电路20及开关24可由低耐压vddt的晶体管构成。
[0085]
在向输出端子dl1输出正极电压信号vp时，输出选择开关(p沟道型晶体管开关)11被电压跟随电路50控制为导通状态。此时，输出选择开关11的源极、漏极的各电压被设为vgnd～vddh的正极电压范围内。输出选择开关11的栅极-源极间电压差被电压跟随电路50
控制在耐压vddt以内。再者，在向输出端子dl1输出负极电压信号vn时，通过开关12及开关13对输出选择开关11的栅极及源极供给基准电源电压vgnd，所述输出选择开关11被控制为断开状态。
[0086]
因而，即便对连接有输出选择开关11的漏极的输出端子dl1输出负极电压信号vn，输出选择开关11的源极、漏极、栅极的各端子间电压也被控制在耐压vddt以内。再者，在将从输出端子dl1输出的电压信号从正极电压信号vp切换至负极电压信号vn时，例如使开关12保持导通不变而将开关13控制为断开，而且使电压跟随电路50运行，由此将输出端子dl1从正极电压的状态暂时驱动至基准电源电压vgnd的状态。其后，切换至负极电压信号vn的输出动作。由此，可将输出选择开关11的各端子间电压差保持在低耐压vddt以内。
[0087]
在向输出端子dl1输出负极电压信号vn时，输出选择开关(n沟道型晶体管)21被电压跟随电路60控制为导通状态。此时，输出选择开关21的源极、漏极的各电压被设为vgnd～vddl的负极电压范围内。输出选择开关21的栅极-源极间电压差被电压跟随电路60控制在耐压vddt以内。再者，在向输出端子dl1输出正极电压信号vp时，通过开关22及开关23对输出选择开关21的栅极及源极供给基准电源电压vgnd，所述输出选择开关21被控制为断开状态。
[0088]
因而，即便对连接有输出选择开关21的漏极的输出端子dl1输出正极电压信号vp，输出选择开关21的源极、漏极、栅极的各端子间电压也被控制在耐压vddt以内。再者，在将从输出端子dl1输出的电压信号从负极电压信号vn切换至正极电压信号vp时，例如使开关22保持导通不变而将开关23控制为断开，而且使电压跟随电路60运行，由此将输出端子dl1从负极电压的状态暂时驱动至基准电源电压vgnd的状态。其后，切换至正极电压信号vp的输出动作。由此，可将输出选择开关21的各端子间电压差保持在低耐压的耐压vddt以内。
[0089]
如上所述，包括输出选择开关11、输出选择开关21在内，图1的输出电路100可由低耐压vddt的晶体管构成。
[0090]
接着，参照图2a及图2b，对电压跟随电路50及电压跟随电路60的作用进行说明。
[0091]
图2a示出了连续输出正极电压信号vp时的供给至输出选择开关11的源极的电压信号v11和由电压跟随电路50控制的输出选择开关11的栅极电压vg11的信号波形。
[0092]
图2a中示出了电压信号v11在时刻t1从偏基准电源电压vgnd的正极电压向偏正极电源电压vddh的正极电压变化、在时刻t2再次向偏基准电源电压vgnd的正极电压变化的波形例。
[0093]
输出选择开关11的栅极电压vg11一方面维持负侧而且是由负载元件51的两端电压差设定的电压差，另一方面其电压值跟随电压信号v11而变化。负载元件51的两端电压差优选为正极电源电压vddh与基准电源电压vgnd的电压差程度或者负极电源电压vddl与基准电源电压vgnd的电压差(绝对值)程度。由此，输出选择开关11的各端子间电压差、负载元件51及电流源52的两端电压差被控制在耐压vddt内的电压范围内。再者，在将负载元件51的两端电压差设定为比负极电源电压vddl与基准电源电压vgnd的电压差(绝对值)程度小的值的情况下，在电压信号v11为正极电源电压vddh附近时，输出选择开关11的栅极电压vg11有时会超过基准电源电压vgnd而取正极电压。在这样的设定的情况下，也可预先将连接于输出选择开关11的栅极ng11与负极电源电压端子之间的电流源52设为多个元件的纵向堆砌结构。由此，所述多个元件各者被可靠地控制在耐压vddt内的电压范围内。
[0094]
图2b示出了连续输出负极电压信号vn时的供给至输出选择开关21的源极的电压信号v21和由电压跟随电路60控制的输出选择开关21的栅极电压vg21的信号波形。
[0095]
图2b中示出了电压信号v21在时刻t1从偏基准电源电压vgnd的负极电压向偏负极电源电压vddl的负极电压变化、在时刻t2再次向偏基准电源电压vgnd的负极电压变化的波形例。
[0096]
输出选择开关21的栅极电压vg21一方面维持正侧而且是由负载元件61的两端电压差设定的电压差，另一方面其电压值跟随电压信号v21而变化。负载元件61的两端电压差优选为正极电源电压vddh与基准电源电压vgnd的电压差程度或者负极电源电压vddl与基准电源电压vgnd的电压差(绝对值)程度。由此，输出选择开关21的各端子间电压差、负载元件61及电流源62各自的两端电压差被控制在耐压vddt内的电压范围内。再者，在将负载元件61的两端电压差设定为比正极电源电压vddh与基准电源电压vgnd的电压差程度小的值的情况下，在电压信号v21为负极电源电压vddl附近时，输出选择开关21的栅极电压vg21有时会超过基准电源电压vgnd而取负极电压。在这样的设定的情况下，也可预先将连接于输出选择开关21的栅极ng21与正极电源电压端子之间的电流源62设为多个元件的纵向堆砌结构。由此，所述多个元件各者被可靠地控制在耐压vddt内的电压范围内。
[0097]
如此，在输出电路100中，由p沟道型晶体管构成的第一开关(11)经由第一节点(ns11)接收比基准电源电压(vgnd)高的正极电压信号(vp)，在导通状态时从输出端子(dl1)输出所述正极电压信号。进而，由n沟道型晶体管构成的第二开关(21)经由第二节点(ns21)接收比基准电源电压低的负极电压信号(vn)，在导通状态时从输出端子(dl1)输出所述负极电压信号。
[0098]
此处，第一开关及第二开关(11、21)被具有以下结构的第一电压跟随电路及第二电压跟随电路(50、60)控制为导通状态。第一电压跟随电路(50)包含第一负载元件(51)及第一电流源(52)，所述第一负载元件(51)连接于第一开关(11)的源极及栅极之间，所述第一电流源(52)生成流至第一负载元件的电流。通过这样的结构，第一电压跟随电路将供给到第一节点的正极电压信号(vp)的电压向负侧偏移规定电压差得到的电压供给至第一开关的栅极，由此，不论正极电压信号的电压值如何都维持第一开关的导通状态。另一方面，第二电压跟随电路(60)包含第二负载元件(61)及第二电流源(62)，所述第二负载元件(61)连接于第二开关(21)的源极及栅极之间，所述第二电流源(62)生成流至第二负载元件的电流。通过这样的结构，第二电压跟随电路将供给到第二节点的负极电压信号(vn)的电压向正侧偏移规定电压差得到的电压供给至第二开关的栅极，由此，不论负极电压信号的电压值如何都维持第二开关的导通状态。
[0099]
进而，所述输出电路包含第三开关及第四开关(12、22)和第一控制部件及第二控制部件(13、23)，所述第三开关及第四开关(12、22)在导通状态时将第一节点及第二节点分别设定为基准电源电压，所述第一控制部件及第二控制部件(13、23)在生效状态时将第一开关及第二开关分别设定为断开状态。由此，在从输出端子(dl1)输出正极电压信号时，将第二开关(21)控制为断开状态而且将第二节点(ns21)设定为基准电源电压。另一方面，在从输出端子(dl1)输出负极电压信号时，将第一开关(11)控制为断开状态而且将第一节点(ns11)设定为基准电源电压。
[0100]
根据这样的结构，可使用负极性电压信号的最低电压(vddl)～最大电压(vddh)的
电压范围的约二分之一的耐压(vddt)的晶体管作为处理比基准电源电压高的正极电压信号以及比所述基准电源电压低的负极电压信号的各开关。进而，通过电压跟随电路(50、60)这样的包含负载元件(51、61)以及向所述负载元件流通电流的电流源(52、62)的简单的模拟电路对输出选择开关(11、21)实现了能维持所述输出选择开关的导通状态的、跨极性的控制。
[0101]
因此，根据所述结构，能以简易的结构使选择性地输出正极电压信号及负极电压信号中的一者的输出电路实现省面积化(低成本化)。
[0102]
再者，图1所示的输出电路100及以下各实施例可由形成于硅基板等半导体基板上的p沟道型及n沟道型金属氧化物半导体(metal oxide semiconductor，mos)晶体管电路构成。另外，也可由形成于玻璃或塑料等绝缘性基板上的p沟道型及n沟道型薄膜晶体管电路构成。再者，关于由mos晶体管构成的情况下的背栅极，也以与栅极、漏极、源极等各端子的电压差处于低耐压vddt内的方式进行控制。
[0103]
[实施例2]
[0104]
图3为表示作为图1所示的输出电路100的第一变形例的输出电路100-1的电路图。
[0105]
再者，图3所示的输出电路100-1是仅将输出电路100的电压跟随电路50及电压跟随电路60变更为电压跟随电路50-1及电压跟随电路60-1而成，其他结构与图1所示的相同。电压跟随电路50-1及电压跟随电路60-1与电压跟随电路50及电压跟随电路60同样地实现图2a及图2b的动作。
[0106]
图3所示的电压跟随电路50-1是在图1所示的电压跟随电路50的结构中进而包含电流源53，所述电流源53连接于输出选择开关11的源极，生成流至输出选择开关11的源极的、具有与电流源52相同的电流值的源极电流。具体而言，电流源53例如连接于输出选择开关11的源极与正极电源电压vddh之间，将具有与所述电流源52所生成的电流相同的电流值的恒流供给至输出选择开关11的源极。由此，即便在正极电压信号供给电路10a的放大电路10的驱动能力相对低的情况下，也能防止从输出选择开关11的源极流至负载元件51的电流消耗的影响即输出偏移(output offset)的增加。
[0107]
同样地，图3所示的电压跟随电路60-1是在图1所示的电压跟随电路60的结构中进而包含电流源63，所述电流源63连接于输出选择开关21的源极，生成从输出选择开关21的源极流通的、具有与电流源62相同的电流值的吸收电流。具体而言，连接于输出选择开关21的源极与负极电源电压vddl之间，从输出选择开关11的源极抽出具有与所述电流源62所生成的电流相同的电流值的恒流。由此，即便在负极电压信号供给电路20a的放大电路20的驱动能力相对低的情况下，也能防止从负载元件61流至输出选择开关21的源极的电流消耗的影响即输出偏移的增加。
[0108]
再者，在放大电路10、放大电路20相对于流至负载元件51、负载元件61的电流而言具备足够高的电流驱动能力的情况下，无须设置电流源53、电流源63。
[0109]
另外，以下所说明的图4～图7所示的各实施例中示出不设置电流源53、电流源63的结构例，但也可采用包含电流源53或电流源63的结构。
[0110]
[实施例3]
[0111]
图4为表示作为图1所示的输出电路100的第二变形例的输出电路100-2的电路图。
[0112]
再者，图4所示的输出电路100-2采用表现结构的具体例的电压跟随电路50-2及电
压跟随电路60-2作为电压跟随电路50及电压跟随电路60。电压跟随电路50-2及电压跟随电路60-2与电压跟随电路50及电压跟随电路60同样地分别实现图2a及图2b的动作。
[0113]
电压跟随电路50-2设置有二极管接法的晶体管电路51a作为负载元件51，所述二极管接法的晶体管电路51a是在输出选择开关11的栅极-源极间连接n个(n≧1)二极管接法结构的p沟道型晶体管而成。n个二极管接法结构的p沟道型晶体管中，各自的源极侧连接于输出选择开关11的源极，各自的漏极及栅极侧共通连接于输出选择开关11的栅极与电流源52的连接点。再者，在由分别为二极管接法的多个p沟道型晶体管构成二极管接法的晶体管电路51a的情况下，能以串联形态或并联形态或者串联与并联的混合形态进行连接。电流源52设定流至p沟道型晶体管电路51a的电流值。
[0114]
此处，通过决定二极管接法的晶体管电路51a的电阻值的n个二极管接法的晶体管的结构、各晶体管尺寸、以及所述电流值，输出选择开关11的栅极-源极间电压(绝对值)被控制为比阈值电压(绝对值)高。由此，输出选择开关11得以维持在导通状态，正极电压信号vp经由所述输出选择开关11输出至输出端子dl1。
[0115]
再者，虽然图4中予以省略，但二极管接法的晶体管电路51a也可由n个二极管接法结构的n沟道型晶体管电路构成。在此情况下，n个二极管接法结构的n沟道型晶体管中，各自的漏极及栅极侧连接于输出选择开关11的源极，各自的源极侧共通连接于输出选择开关11的栅极与电流源52的连接点。其中，在以图4所示的二极管接法的晶体管电路51a来实现负载元件51的情况下，优选以与输出选择开关11同一导电型的晶体管来构成。在以不同于输出选择开关11的导电型的晶体管来构成负载元件51的情况下，晶体管的阈值电压的工艺偏差或动作环境所引起的变动在每一导电型中都不一样，因此容易发生输出选择开关11的导通电阻的变动。另一方面，在以与输出选择开关11相同的导电型的晶体管来构成负载元件51的情况下，晶体管的阈值电压的工艺偏差或动作环境所引起的变动是连动的，因此能使输出选择开关11不易发生导通电阻的变动。
[0116]
电压跟随电路60-2设置有二极管接法的晶体管电路61a作为负载元件61，所述二极管接法的晶体管电路61a是在输出选择开关21的栅极-源极间连接m个(m≥1)二极管接法结构的n沟道型晶体管而成。m个二极管接法结构的n沟道型晶体管中，各自的源极侧连接于输出选择开关21的源极，各自的漏极及栅极侧共通连接于输出选择开关21的栅极与电流源62的连接点。再者，在由分别为二极管接法的多个n沟道型晶体管构成二极管接法的晶体管电路61a的情况下，能以串联形态或并联形态或者串联与并联的混合形态来连接各者。电流源62设定流至二极管接法的晶体管电路61a的电流值。
[0117]
此处，通过决定二极管接法的晶体管电路61a的电阻值的m个二极管接法的晶体管的结构、各晶体管尺寸、以及所述电流值，输出选择开关21的栅极-源极间电压被控制为比阈值电压高。由此，输出选择开关21得以维持在导通状态，负极电压信号vn经由所述输出选择开关21输出至输出端子dl1。
[0118]
再者，虽然图4中予以省略，但二极管接法的晶体管电路61a也可由m个二极管接法结构的p沟道型晶体管构成。在此情况下，m个二极管接法结构的p沟道型晶体管中，各自的漏极及栅极侧连接于输出选择开关21的源极，各自的源极侧共通连接于输出选择开关21的栅极与电流源62的连接点。其中，在以二极管接法结构的晶体管来构成负载元件61的情况下，优选以与输出选择开关21相同的导电型的晶体管来构成。在以不同于输出选择开关21
的导电型的晶体管来构成负载元件61的情况下，晶体管的阈值电压的工艺偏差或动作环境所引起的变动在每一导电型中都不一样，因此容易发生输出选择开关21的导通电阻的变动。另一方面，在以与输出选择开关21同一导电型的晶体管来构成负载元件61的情况下，晶体管的阈值电压的工艺偏差或动作环境所引起的变动是连动的，因此能使输出选择开关21不易发生导通电阻的变动。
[0119]
[实施例4]
[0120]
图5为表示作为图1所示的输出电路100的第三变形例的输出电路100-3的电路图。
[0121]
再者，输出电路100-3采用表现结构的另一具体例的电压跟随电路50-3及电压跟随电路60-3作为电压跟随电路50及电压跟随电路60。电压跟随电路50-3及电压跟随电路60-3与电压跟随电路50及电压跟随电路60同样地分别实现图2a及图2b的动作。
[0122]
电压跟随电路50-3包含电阻元件电路51b作为负载元件51，所述电阻元件电路51b是在输出选择开关11的栅极-源极间连接n个(n≧1)电阻元件而构成。在以多个电阻元件来构成电阻元件电路51b的情况下，能以串联形态或并联形态或者串联及并联的混合形态来连接各者。电流源52设定流至电阻元件电路51b的电流值。
[0123]
此处，通过电阻元件电路51b的电阻值及所述电流值，输出选择开关11的栅极-源极间电压(绝对值)被控制为比阈值电压(绝对值)高。由此，输出选择开关11得以维持在导通状态，正极电压信号vp经由所述输出选择开关11输出至输出端子dl1。
[0124]
电压跟随电路60-3包含电阻元件电路61b作为负载元件61，所述电阻元件电路61b是在输出选择开关21的栅极-源极间连接m个(m≧1)电阻元件而构成。在以多个电阻元件来构成电阻元件电路61b的情况下，能以串联形态或并联形态或者串联及并联的混合形态来连接各者。电流源62设定流至电阻元件电路61b的电流值。
[0125]
此处，通过电阻元件电路61b的电阻值及所述电流值，输出选择开关21的栅极-源极间电压被控制为比阈值电压高。由此，输出选择开关21得以维持在导通状态，负极电压信号vn经由输出选择开关21输出至输出端子dl1。
[0126]
[实施例5]
[0127]
图6为表示作为图4所示的输出电路100-2的电压跟随电路50-2中包含的二极管接法的晶体管电路51a的变形例的二极管接法的晶体管电路51a-1的电路图。
[0128]
图6所示的二极管接法的晶体管电路51a-1是对图4所示的二极管接法的晶体管电路51a追加能调整输出选择开关11的栅极-源极间电压的设定值的功能而成。再者，图6中，与二极管接法的晶体管电路51a-1一起示出了与其连接的周边电路(11、13、52)，但以下仅对所述二极管接法的晶体管电路51a-1的结构进行说明。
[0129]
图6中，在二极管接法的晶体管电路51a-1中，在输出选择开关11的源极(节点ns11)与栅极(ng11)之间以纵向堆砌的方式连接有二极管接法结构的p沟道型晶体管501～p沟道型晶体管503。再者，在p沟道型晶体管502及p沟道型晶体管503各自的栅极与源极之间连接有开关512、开关513。
[0130]
另外，以与p沟道型晶体管501并联的方式连接有各自具有二极管接法的结构的p沟道型晶体管504及p沟道型晶体管505。
[0131]
在p沟道型晶体管504的栅极-漏极间连接有在导通时使二极管接法结构生效的开关514a，在栅极-源极间连接有在导通时使二极管接法结构失效的开关514b。开关514a及开
关514b其中一者为导通时，另一者控制为断开。同样地，p沟道型晶体管505的栅极-漏极间以及栅极-源极间也分别连接有开关515a、开关515b。
[0132]
p沟道型晶体管501～p沟道型晶体管505都是在二极管接法结构生效时连接自身的栅极与漏极。
[0133]
p沟道型晶体管501～p沟道型晶体管503将每1个的漏极-源极间的电压具有比输出选择开关11的阈值电压(绝对值)高的规定电压的3个级段设定为输出选择开关11的栅极-源极间电压。此时，通过导通开关512及开关513中的一者或两者，纵向堆砌的级数可在1级～3级中进行切换，从而能大幅调整输出选择开关11的栅极-源极间电压的设定值。
[0134]
另一方面，并联的p沟道型晶体管501、p沟道型晶体管504、p沟道型晶体管505是为了对二极管接法结构1个级段的电压差进行微调而设置的。即，通过导通开关514a、开关515a中的一者或两者，可对p沟道型晶体管501、p沟道型晶体管504、p沟道型晶体管505的漏极-源极间的电压差进行微调。
[0135]
通过所述结构，图6所示的二极管接法的晶体管电路51a-1通过开关(512～515)来进行使n个二极管接法结构的p沟道型晶体管所形成的二极管接法结构生效或失效的控制，由此能调整输出选择开关11的栅极-源极间电压的设定值。
[0136]
再者，图4所示的输出电路100-2的电压跟随电路60-2也能进行与图6所示的结构同样的变形。即，对于图4所示的二极管接法的晶体管电路61a，与图6一样，也组合纵向堆砌和并联来构成包含m个的二极管接法结构的n沟道型晶体管，并通过开关来控制各n沟道型晶体管的二极管接法结构的生效或失效，由此能调整输出选择开关21的栅极-源极间电压的设定值。
[0137]
[实施例6]
[0138]
图7为表示作为图5所示的输出电路100-3的电压跟随电路50-3中包含的电阻元件电路51b的变形例的电阻元件电路51b-1的电路图。
[0139]
图7所示的电阻元件电路51b-1是追加有能调整输出选择开关11的栅极-源极间电压的设定值的功能的结构。再者，图7中，与电阻元件电路51b-1一起示出了与其连接的周边电路(11、13、52)，但以下仅对所述电阻元件电路51b-1的结构进行说明。
[0140]
如图7所示，电阻元件电路51b-1在输出选择开关11的源极(节点ns11)与栅极(ng11)之间以串联形态连接有电阻元件521～电阻元件523。再者，电阻元件522及电阻元件523上以与它们各者并联的方式连接有开关532、开关533。开关532、开关533通过使各自分别导通或断开而将电阻元件电路51b-1控制为电阻521的单独电阻值、电阻521及电阻522的合成电阻值、电阻521及电阻523的合成电阻值、电阻521～电阻533的合成电阻值这4个等级的电阻值。由此，能大幅调整输出选择开关11的栅极-源极间电压的设定电压值。
[0141]
如此，图7所示的电阻元件电路51b-1组合n个电阻元件并通过开关来控制各电阻元件的生效、失效，由此具备能调整输出选择开关11的栅极-源极间电压的设定值的功能。
[0142]
再者，图5所示的输出电路100-3的电压跟随电路60-3的电阻元件电路61b也能进行与图7所示的结构同样的变形。即，对于图5所示的电阻元件电路61b，与图7一样，也连接n个电阻元件并通过开关来控制各电阻元件的生效、失效，由此能调整输出选择开关21的栅极-源极间电压的设定值。
[0143]
[实施例7]
[0144]
图8为表示图1所示的控制部101所生成的控制信号s12～控制信号s14、控制信号s22～控制信号s24的一例的时间图。
[0145]
再者，图8中示出输出电路100进行周期性地交替切换输出正极电压信号vp及负极电压信号vn的所谓极性反转驱动的情况下控制部101所生成的控制信号的一例。另外，图8中示出在输出正极电压信号vp的正极驱动期间(t2)以及输出负极电压信号vn的负极驱动期间(t4)各期间内对开关12～开关14及开关22～开关24的导通断开控制和节点ns11的正极电压信号v11、节点ns21的负极电压信号v21、去往输出端子dl1的输出电压vdl1的电压波形。再者，正极电压信号vp及负极电压信号vn在与各自的极性相对应的电压范围内可为单个或多个步骤信号。
[0146]
在正极驱动期间t2与负极驱动期间t4之间设置有切换期间t1及切换期间t3，在所述切换期间内，为防止元件超过耐压，输出端子dl1被暂时驱动至基准电源电压vgnd。另外，关于正极驱动期间t2及负极驱动期间t4，也可分割为依序输出同极性的多个电压信号的多个期间。
[0147]
此处，例如开关12、开关23设为n沟道型晶体管开关，开关13、开关22设为p沟道型晶体管开关，开关14、开关24设为互补型晶体管开关。
[0148]
控制各开关的控制信号s12～控制信号s14、控制信号s22～控制信号s24被供给与各自所控制的开关的电压极性相应的电源电压。关于互补型晶体管开关14、互补型晶体管开关24，通过供给至n沟道型晶体管开关的电源电压来表示导通断开的控制状态。
[0149]
再者，在图8所示的一例中，将紧靠切换期间t1之前(初始状态)设为处于负极电压信号供给电路20a中生成的负极电压信号vn经由输出选择开关21供给到输出端子dl1的状态即负极驱动期间t4内的动作状态。
[0150]
图8中，首先在切换期间t1内，通过控制信号s14及控制信号s24将开关14及开关24均设为断开状态，来自正极电压信号供给电路10a及负极电压信号供给电路20a的电压信号的供给被切断。另外，通过控制信号s12及控制信号s13将开关12及开关13均设为导通状态，对输出选择开关(p沟道型晶体管开关)11的栅极及源极(节点ns11)供给基准电源电压vgnd。由此，电压跟随电路50成为失效状态，输出选择开关11成为断开状态，节点ns11的正极电压信号v11成为基准电源电压vgnd。另外，通过控制信号s22将开关22设为导通状态，对输出选择开关(n沟道型晶体管开关)21的源极(节点ns21)供给基准电源电压vgnd。另外，通过控制信号s23将开关23设为断开状态，通过电压跟随电路60将输出选择开关21设为导通状态。
[0151]
因而，节点ns21的负极电压信号v21被上拉至基准电源电压vgnd，输出端子dl1的输出电压vdl1也经由输出选择开关21被上拉至基准电源电压vgnd。
[0152]
接着，在正极驱动期间t2内，通过控制信号s22及控制信号s23将开关22及开关23均设为导通状态，对输出选择开关21的栅极及源极(节点ns21)供给基准电源电压vgnd。由此，电压跟随电路60失效，输出选择开关21成为断开状态，节点ns21的负极电压信号v21成为基准电源电压vgnd。另外，通过控制信号s12及控制信号s13将开关12及开关13均设为断开状态，电压跟随电路50生效而将输出选择开关11设为导通状态。进而，通过控制信号s24将开关24设为断开状态，来自负极电压信号供给电路20a的电压信号的供给继续被切断。
[0153]
另一方面，通过控制信号s14将开关14设为导通状态，从正极电压信号供给电路
10a向节点ns11供给正极电压信号vp(v11)。于是，输出端子dl1的输出电压vdl1经由导通状态的输出选择开关11被上拉至正极电压信号vp。再者，在正极驱动期间t2内，即便改变从正极电压信号供给电路10a输出的电压vp，也会通过电压跟随电路50来保持输出选择开关11的导通状态，因此输出电压vdl1也跟随电压vp发生变化。
[0154]
接着，在切换期间t3内，通过控制信号s14及控制信号s24将开关14及开关24均设为断开状态，来自正极电压信号供给电路10a及负极电压信号供给电路20a的电压信号的供给被切断。另外，通过控制信号s22及控制信号s23继续将开关22及开关23均设为导通状态，电压跟随电路60失效，输出选择开关21继续断开状态，节点ns21的负极电压信号v21也保持基准电源电压vgnd。另一方面，通过控制信号s12将开关12设为导通状态，对输出选择开关(p沟道型晶体管开关)11的源极(节点ns11)供给基准电源电压vgnd。另外，通过控制信号s13继续将开关13设为断开状态，电压跟随电路50使得输出选择开关11维持导通状态。
[0155]
因而，节点ns11的电压信号v11被下拉至基准电源电压vgnd，输出端子dl1的输出电压vdl1也经由输出选择开关11被下拉至基准电源电压vgnd。
[0156]
接着，在负极驱动期间t4内，通过控制信号s12及控制信号s13将开关12及开关13均设为导通状态，对输出选择开关11的栅极及源极(节点ns11)供给基准电源电压vgnd。由此，电压跟随电路50失效，输出选择开关11成为断开状态，节点ns11的电压信号v11维持基准电源电压vgnd。另外，通过控制信号s22及控制信号s23将开关22及开关23均设为断开状态，电压跟随电路60生效而将输出选择开关21设为导通状态。进而，通过控制信号s14将开关14设为断开状态，来自正极电压信号供给电路10a的电压信号的供给继续被切断。另一方面，通过控制信号s24将开关24设为导通状态，从负极电压信号供给电路20a向节点ns21供给负极电压信号vn(v21)。于是，输出端子dl1的输出电压vdl1经由导通状态的输出选择开关21被下拉至负极电压信号vp。再者，在负极驱动期间t4内，即便改变从负极电压信号供给电路20a输出的负极电压信号vn的电压值，也会通过电压跟随电路60来保持输出选择开关21的导通状态，因此输出电压vdl1也跟随负极电压信号vn的电压值发生变化。
[0157]
再者，在切换期间t1、切换期间t3内，电压跟随电路50或电压跟随电路60中的一者失效。因此，也可进而包含将已失效的电压跟随电路50或电压跟随电路60中包含的电流源的电流暂时切断的开关。
[0158]
另外，在所述实施例中，对交替切换正极驱动期间与负极驱动期间的驱动控制例进行了说明，而在电源接通时和电源断开时，进行与电源电压的上升和下降相应的控制。例如，在电源电压的上升和下降时，为了将外部连接于输出端子dl1的容性负载驱动至基准电源电压，例如控制部101切断正极电压信号供给电路10a及负极电压信号供给电路20a的电压信号的供给(将开关14、开关24断开)，并以开关12、开关22均成为导通、开关13、开关23均成为断开的方式进行控制。进而，也能以使电压跟随电路50、电压跟随电路60均生效、输出选择开关11、输出选择开关21均成为导通的方式进行控制。
[0159]
[实施例8]
[0160]
图9为表示作为本发明的输出电路的另一实施例的输出电路200的结构的电路图。
[0161]
输出电路100是对一个系统的负载交替输出正极电压信号或负极电压信号，相对于此，图9所示的输出电路200是对两个系统的负载中的一者输出正极电压信号、对另一者输出负极电压信号而且进行交替切换两者极性的极性反转驱动。
[0162]
再者，在图9所示的输出电路200中，采用正极电压信号供给电路10b代替图1所示的正极电压信号供给电路10a，采用负极电压信号供给电路20b代替负极电压信号供给电路20a，采用控制部201代替控制部101。进而，在图9所示的输出电路200中，新设置有第二输出端子dl2、开关32～开关34、开关42～开关44、输出选择开关31及输出选择开关41、电压跟随电路50a及电压跟随电路60a，这以外的其他结构与图1所示的相同。
[0163]
图9中，正极电压信号供给电路10b控制正极电压信号vp(vgnd＜vp＜vddh)向两个系统的节点ns11或节点ns31的供给、切断。负极电压信号供给电路20b控制负极电压信号vn(vgnd＞vn＞vddl)向两个系统的节点ns21或节点ns41的供给、切断。
[0164]
输出选择开关31由源极连接于节点ns31、漏极连接于输出端子dl2的p沟道型晶体管构成。输出选择开关41由源极连接于节点ns41、漏极连接于输出端子dl2的n沟道型晶体管构成。
[0165]
电压跟随电路50a连接于输出选择开关(p沟道型晶体管开关)31的栅极-源极间，发挥与电压跟随电路50相同的作用。电压跟随电路60a连接于输出选择开关(n沟道型晶体管开关)41的栅极-源极间，发挥与电压跟随电路60相同的作用。
[0166]
开关32由连接于节点ns31和供给基准电源电压vgnd的基准电源端子的n沟道型晶体管构成。开关42由连接于节点ns41和基准电源端子的p沟道型晶体管构成。开关33由连接于输出选择开关31的栅极与基准电源端子之间的p沟道型晶体管构成。开关43由连接于输出选择开关41的栅极与基准电源端子之间的n沟道型晶体管构成。再者，开关33可替换为连接输出选择开关31的栅极与节点ns31之间的开关，开关43可替换为连接输出选择开关41的栅极与节点ns41之间的开关。
[0167]
图9中，节点ns11及节点ns21起到输出端子dl1为止的电路202与节点ns31及节点ns41起到输出端子dl2为止的电路203具有相同功能，在一者进行正极电压信号的输出动作时，另一者进行负极电压信号的输出动作。
[0168]
图9所示的正极电压信号供给电路10b是对图1所示的正极电压信号供给电路10a追加开关34而成，所述开关34控制正极电压信号vp向节点ns31的供给、切断。为了使广阔电压范围的正极电压信号vp通过，开关34也与开关14同样地由互补型开关构成。
[0169]
再者，正极电压信号供给电路10b中包含的放大电路10也可设为在内部包含这些开关14、开关34的功能的结构。
[0170]
负极电压信号供给电路20b是对图1所示的负极电压信号供给电路20a追加开关44而成，所述开关44控制负极电压信号vn向节点ns41的供给、切断。为了使广阔电压范围的负极电压信号vn通过，开关44也与开关24同样地由互补型开关构成。再者，负极电压信号供给电路20b中包含的放大电路20也可设为在内部包含这些开关24、开关44的功能的结构。
[0171]
在图9所示的输出电路200中，在向输出端子dl1输出正极电压信号vp时，控制向输出端子dl1的输出的开关12～开关14、开关22～开关24各者进行与图8的正极驱动期间t2(包括前后的切换期间)相同的导通、断开控制。此时，对控制向输出端子dl2的输出的开关32～开关34、开关42～开关44各者进行与开关12～开关14、开关22～开关24的负极驱动期间t4(包括前后的切换期间)内的控制同样的控制，向输出端子dl2输出负极电压信号vn。
[0172]
另一方面，在向输出端子dl1输出负极电压信号vn时，对控制向输出端子dl1的输出的开关12～开关14、开关22～开关24各者进行与图8的负极驱动期间t4(包括前后的切换
期间)内的控制相同的导通、断开控制。此时，对控制向输出端子dl2的输出的开关32～开关34、开关42～开关44各者进行与开关12～开关14、开关22～开关24的正极驱动期间t2(包括前后的切换期间)内的控制同样的控制，向输出端子dl2输出正极电压信号vp。
[0173]
控制部201与图1所示的控制部101一样，以图8所示的定时来生成所述控制信号s11～控制信号s13、控制信号s22～控制信号s24。进而，控制部201生成前文所述的信号形态的控制信号s32～控制信号s34、控制信号s42～控制信号s44。再者，在开关14、开关24、开关34、开关44分别由互补型开关构成的情况下，s14、s24、s34、s44各自的互补信号也在控制部201中生成。
[0174]
如此，在图9所示的输出电路200中，与输出电路100一样，也进行图8所示的驱动控制。但在对输出端子dl2的驱动控制中，在图8所示的驱动控制中将正极电压信号vp的供给期间与负极电压信号vn的供给期间进行了调换。即，在向输出端子dl1供给正极电压信号vp时，向输出端子dl2供给负极电压信号vn，在向输出端子dl1供给负极电压信号vn时，向输出端子dl2供给正极电压信号vp。
[0175]
再者，在图9所示的输出电路200中，与输出电路100一样，也能以低耐压元件来构成各元件。因而能谋求输出电路的省面积化及低价化。
[0176]
[实施例9]
[0177]
图10为表示包含具有本发明的输出电路的数据驱动器73的液晶显示装置400的概略结构的框图。
[0178]
图10中，在包含每一像素单位的液晶显示器件的主动矩阵型显示面板71中形成有沿二维画面的水平方向伸展的m个(m为2以上的自然数)水平扫描线s1～水平扫描线sm和沿二维画面的垂直方向伸展的n个(n为2以上的自然数)数据线d1～数据线dn。在水平扫描线及数据线的各交叉部形成有承担像素的显示胞元。显示胞元至少包含开关元件和像素电极，在开关元件根据水平扫描线的扫描脉冲而成为导通状态时，数据线的灰阶电压信号经由开关元件施加至像素电极，根据施加到像素电极的灰阶电压来控制液晶显示器件的亮度。再者，图10中，具体的显示胞元的结构省略了记载。
[0179]
驱动控制部74接收还一体化有控制信号等的影像信号vd，根据所述影像信号vd来生成基于水平同步信号的定时信号并供给至扫描驱动器72。另外，驱动控制部74根据影像信号vd来生成各种控制信号组以及例如以8位的亮度灰阶来指示各像素的亮度等级的像素数据pd的序列并供给至数据驱动器73。
[0180]
扫描驱动器72根据从驱动控制部74供给的定时信号将水平扫描脉冲依序施加至显示面板71的水平扫描线s1～水平扫描线sm各者。
[0181]
数据驱动器73例如形成于大规模集成电路(large scale integrated circuit，lsi)等半导体装置上。数据驱动器73将从驱动控制部74供给的像素数据pd按一水平扫描线程度即n个中的每一个而转换为具有与各像素数据pd相对应的灰阶电压的灰阶电压信号g1～灰阶电压信号gn。继而，数据驱动器73将所述灰阶电压信号g1～灰阶电压信号gn施加至显示面板71的数据线d1～数据线dn。再者，扫描驱动器72或数据驱动器73也可与显示面板一体形成电路的一部分或全部。另外，数据驱动器73也可由多个lsi构成。
[0182]
图11为表示数据驱动器73的内部结构的框图。
[0183]
如图11所示，数据驱动器73包含移位寄存器600、数据寄存器锁存电路700、电平移
位电路800、电平电压发生电路500、解码器电路900及输出放大电路2000。另外，还包含接口电路(未图示)，所述接口电路接收从图10的驱动控制部74供给的控制信号和影像数字信号，生成驱动器内部所需要的时钟信号和控制信号，输出进行了与影像数字信号的定时调整的信号组。图11中，为方便说明，省略了接口电路的详情。再者，关于电源电压，对移位寄存器600、数据寄存器锁存电路700至少供给基准电源电压vgnd及正极低位电源电压vcch，对生成负极侧信号的块还供给负极低位电源电压vccl。对电平移位电路800、电平电压发生电路500、解码器电路900及输出放大电路2000至少供给基准电源电压vgnd、正极电源电压vddh及负极电源电压vddl。
[0184]
移位寄存器600根据起始脉冲来生成用以与时钟信号clk同步地进行锁存的选择的多个锁存定时信号，并供给至数据寄存器锁存电路700。
[0185]
数据寄存器锁存电路700接收影像数字信号、极性反转信号(pol)、定时控制信号等，根据从移位寄存器600供给的各锁存定时信号而按每规定个来导入影像数字信号，并将所述规定个影像数字信号以锁存定时供给至电平移位电路800。
[0186]
再者，数据寄存器锁存电路700根据极性反转信号(pol)向与正极或负极相对应的电平移位器80p或电平移位器80n选择输出影像数字信号。
[0187]
电平移位电路800包含正极用电平移位器80p和负极用电平移位器80n。正极用电平移位器80p将低振幅(vgnd/vcch)的影像数字信号转换为模拟电压振幅(vgnd/vddh)的正极影像数字信号。负极用电平移位器80n将低振幅(vgnd/vccl)的影像数字信号转换为模拟电压振幅(vgnd/vddl)的负极影像数字信号。从数据寄存器锁存电路700供给的规定个影像数字数据信号根据极性反转信号(pol)被送至正极用电平移位器80p或负极用电平移位器80n，被拓宽为与每一极性相对应的模拟电压振幅，并送至正极解码器90p或负极解码器90n。
[0188]
解码器电路900按每2个输出由正极解码器90p与负极解码器90n的组构成。再者，解码器电路900内的每一极性的解码器90p、解码器90n的排列顺序可变更。
[0189]
电平电压发生电路500生成正极用和负极用的、电压值互不相同的多个电平电压，并分别供给至解码器90p、解码器90n。
[0190]
解码器电路900以正极解码器90p与负极解码器90n的组的2个输出为单位而从所述多个电平电压中选择与电平移位处理后的影像数字信号相对应的电平电压，并将按每一极性选择的电平电压供给至输出放大电路2000。
[0191]
输出放大电路2000例如由图9的输出电路200构成。输出放大电路2000接收极性反转信号(pol)和开关控制信号组，对由解码器电路900选择的每一极性的电平电压分别进行运算放大，并根据极性反转信号(pol)而按数据驱动器的每2个输出端子对其中一者输出正极电压信号(vp)、对另一者输出负极电压信号(vn)。再者，在输出放大电路2000中，根据极性反转信号(pol)来控制例如图9的输出电路200的控制信号s12～控制信号s14、控制信号s22～控制信号s24、控制信号s32～控制信号s34、控制信号s42～控制信号s44，从而控制开关12～开关14、开关22～开关24、开关32～开关34、开关42～开关44各自的导通、断开。再者，图9的生成各控制信号的控制部201也可针对输出放大电路2000的多个输出电路200以共通的方式加以设置。
[0192]
在图11的数据驱动器的框图中，具有模拟电压振幅的电压范围的块为电平移位电
路800、解码器电路900、输出放大电路2000和电平电压发生电路500。
[0193]
另外，电平电压发生电路500可分为正极模拟电压范围(vgnd～vddh)和负极模拟电压范围(vgnd～vddl)来构成。输出放大电路2000也可由正极模拟电压范围(vgnd～vddh)和负极模拟电压范围(vgnd～vddl)各自的耐压的元件构成。
[0194]
即，图11的数据驱动器中，向输出端子输出负极电压信号和正极电压信号的vddl～vddh的电压范围的液晶驱动电压信号，但构成数据驱动器的元件可由能在液晶驱动电压范围的约二分之一的正极模拟电压范围(vgnd～vddh)或负极模拟电压范围(vgnd～vddl)内运行的低耐压vddt的元件构成。在低耐压vddt的晶体管的情况下，例如可减薄栅极绝缘膜，能以省面积的方式实现由所述晶体管构成的输出电路。另外，由于耐压降低，元件间隔也能变窄。如此，图11的数据驱动器能以省面积的方式构成，因此能实现低价化。