像素电路及背光模组、显示面板的制作方法

1.本技术涉及显示技术领域，具体涉及一种像素电路及背光模组、显示面板。


背景技术：

2.随着显示行业的蓬勃发展，人们对显示媒介的要求越来越高，高对比度、高色饱和度、快响应速度等促使自发光型显示成为行业的主要发展方向之一。
3.自发光型显示通常以对应的像素电路实现，而像素电路又分为内部补偿型像素电路和外部补偿型像素电路，但是该内部补偿型像素电路若以脉冲宽度调制的方式进行驱动的话，其所能够实现的灰阶数量仍然较少，难以满足高品质显示的需求。


技术实现要素：

4.本技术提供一种像素电路及背光模组、显示面板，以缓解可实现的灰阶数量较少的技术问题。
5.第一方面，本技术提供一种像素电路，其包括驱动单元、稳压单元、耦合单元、写入单元以及插黑单元，稳压单元的一端与驱动单元的控制端连接，稳压单元的另一端与驱动单元的一端、第一电源线连接；耦合单元的一端与驱动单元的控制端连接；写入单元的一端与耦合单元的另一端连接，写入单元的另一端与数据线连接，写入单元的控制端与第一控制线连接；插黑单元的一端与驱动单元的控制端连接，插黑单元的另一端与第一电源线连接，插黑单元的控制端与第二控制线连接，插黑单元用于在像素电路的发光阶段的多个不同时长中关闭驱动单元。
6.在其中一些实施方式中，像素电路还包括复位单元，复位单元的一端与驱动单元的控制端连接，复位单元的另一端与第二电源线连接，复位单元的控制端与第三控制线连接。
7.在其中一些实施方式中，复位单元包括复位晶体管，复位晶体管的源极/漏极中的一个与驱动单元的控制端连接，复位晶体管的源极/漏极中的另一个与第二电源线连接，复位晶体管的栅极与第三控制线连接。
8.在其中一些实施方式中，第一电源线用于传输第一电源信号，第二电源线用于传输第二电源信号，第一电源信号的电位低于第二电源信号的电位。
9.在其中一些实施方式中，像素电路还包括发光单元、发光控制单元以及补偿单元，发光单元的一端与第二电源线连接；发光控制单元的一端与发光单元的另一端连接，发光控制单元的另一端与驱动单元的另一端连接，发光控制单元的控制端与发光控制线连接；补偿单元的一端与驱动单元的另一端连接，补偿单元的另一端与驱动单元的控制端连接，补偿单元的控制端与第四控制线连接。
10.在其中一些实施方式中，发光单元包括至少一个发光器件，至少一个发光器件的阳极与第二电源线连接；发光控制单元包括发光控制晶体管，发光控制晶体管的源极/漏极中的一个与至少一个发光器件的阴极连接，发光控制晶体管的源极/漏极中的另一个与驱
动单元的另一端连接；补偿单元包括补偿晶体管，补偿晶体管的源极/漏极中的一个与复位单元的一端连接，补偿晶体管的源极/漏极中的另一个与发光控制晶体管的源极/漏极中的另一个连接，补偿晶体管的栅极与第四控制线连接。
11.在其中一些实施方式中，插黑单元包括插黑晶体管，插黑晶体管的源极/漏极中的一个与驱动单元的控制端连接，插黑晶体管的源极/漏极中的另一个与第一电源线连接，插黑晶体管的栅极与第二控制线连接。
12.在其中一些实施方式中，驱动单元包括驱动晶体管，驱动晶体管的栅极与插黑晶体管的源极/漏极中的一个、稳压单元的一端以及耦合单元的一端连接，驱动晶体管的源极/漏极中的一个与第一电源线连接；其中，第一电源线用于传输第一电源信号；驱动晶体管为n沟道型薄膜晶体管时，第一电源信号的电位为恒压低电位；或者，驱动晶体管为p沟道型薄膜晶体管时，第一电源信号的电位为恒压高电位。
13.在其中一些实施方式中，稳压单元包括稳压电容，稳压电容的一端与驱动晶体管的源极/漏极中的一个连接，稳压电容的另一端与驱动晶体管的栅极连接；耦合单元包括耦合电容，耦合电容的一端与驱动晶体管的栅极连接；写入单元包括写入晶体管，写入晶体管的源极/漏极中的一个与耦合电容的另一端连接，写入晶体管的源极/漏极中的另一个与数据线连接，写入晶体管的栅极与第一控制线连接。
14.在其中一些实施方式中，第一电源线用于传输零电位信号。
15.第二方面，本技术提供一种显示面板，其包括多个上述至少一实施方式中的像素电路，多个像素电路阵列分布于显示面板中。
16.第三方面，本技术提供一种背光模组，其包括上述至少一实施方式中的像素电路。
17.本技术提供的像素电路及背光模组、显示面板，通过连接插黑单元的一端与驱动单元的控制端、插黑单元的另一端与第一电源线、插黑单元的控制端与第二控制线，可以在像素电路的发光阶段的多个不同时长中关闭驱动单元，以此构造出了多个非等分子场，能够指数级地提高可显示的灰阶数量。
18.又，驱动单元、插黑单元可以共用同一第一电源线，减少了像素电路所需的信号线，进而降低了显示区的占用空间，有利于提高开口率。
19.又，由于驱动单元的控制端连接了复位单元的一端、耦合单元以及稳压单元，而耦合单元、稳压单元并不容易形成漏电通道；且该复位单元的另一端维持于恒压高电位，也更易于保持驱动单元的控制端电位，进而有利于提高可显示的灰阶精度。
附图说明
20.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
21.图1为相关技术中像素电路的结构示意图。
22.图2为本技术实施例提供的像素电路的结构示意图。
23.图3为图1或者图2所示像素电路的时序示意图。
24.图4为图1与图2所示像素电路的子场分布对比示意图。
具体实施方式
25.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
26.如图1所示，相关技术中提供了一种内部补偿型像素电路，该像素电路包括驱动晶体管t1、稳压电容c1、耦合电容c2、写入晶体管t2、复位晶体管t4、补偿晶体管t3、发光控制晶体管t5以及发光器件d1。
27.驱动晶体管t1的栅极与稳压电容c1的一端、耦合电容c2的一端、复位晶体管t4的源极/漏极中的一个以及补偿晶体管t3的源极/漏极中的一个连接，驱动晶体管t1的源极/漏极中的一个与稳压电容c1的另一端、第一电源线连接，驱动晶体管t1的源极/漏极中的另一个与补偿晶体管t3的源极/漏极中的另一个、发光控制晶体管t5的源极/漏极中的一个连接，发光控制晶体管t5的源极/漏极中的另一个与发光器件d1的阴极连接，发光器件d1的阳极与复位晶体管t4的源极/漏极中的另一个、第二电源线连接，耦合电容c2的另一端与写入晶体管t2的源极/漏极中的一个连接，写入晶体管t2的源极/漏极中的另一个与数据线连接，写入晶体管t2的栅极与第一控制线连接，复位晶体管t4的栅极与第三控制线连接，补偿晶体管t3的栅极与第四控制线连接，发光控制晶体管t5的栅极与发光控制线连接。
28.基于图1所示像素电路的显示面板，该显示面板以刷新频率240hz、10行为例，假定驱动晶体管t1的阈值电压(vth)探测及补偿需占用50us的时间，图1所示像素电路仅能够实现基于脉冲宽度调制(pwm，pulse width modulation)的等分子场驱动方式，此种情况下，可以实现8个灰阶(3bit)。
29.然而，随着显示需求的不断提高，图1所示像素电路所能够提供的灰阶数量过少，有鉴于此，本实施例提供一种像素电路，如图2所示，该像素电路包括驱动单元10、稳压单元20、耦合单元30、写入单元40以及插黑单元50，稳压单元20的一端与驱动单元10的控制端连接，稳压单元20的另一端与驱动单元10的一端、第一电源线连接；耦合单元30的一端与驱动单元10的控制端连接；写入单元40的一端与耦合单元30的另一端连接，写入单元40的另一端与数据线连接，写入单元40的控制端与第一控制线连接；插黑单元50的一端与驱动单元10的控制端连接，插黑单元50的另一端与第一电源线连接，插黑单元50的控制端与第二控制线连接，插黑单元50用于在像素电路的发光阶段的多个不同时长中关闭驱动单元10。
30.可以理解的是，本实施例提供的像素电路，通过连接插黑单元50的一端与驱动单元10的控制端、插黑单元50的另一端与第一电源线、插黑单元50的控制端与第二控制线，可以在像素电路的发光阶段的多个不同时长中关闭驱动单元10，以此构造出了多个非等分子场，能够指数级地提高可显示的灰阶数量。
31.又，驱动单元10、插黑单元50可以共用同一第一电源线，减少了像素电路所需的信号线，进而降低了显示区的占用空间，有利于提高开口率。
32.在其中一个实施例中，像素电路还包括复位单元60，复位单元60的一端与驱动单元10的控制端连接，复位单元60的另一端与第二电源线连接，复位单元60的控制端与第三控制线连接。
33.可以理解的是，由于驱动单元10的控制端连接了复位单元60的一端、耦合单元30
以及稳压单元20，而耦合单元30、稳压单元20并不容易形成漏电通道；且该复位单元60的另一端维持于恒压高电位，也更易于保持驱动单元10的控制端电位，进而有利于提高可显示的灰阶精度。
34.在其中一个实施例中，复位单元60包括复位晶体管t4，复位晶体管t4的源极/漏极中的一个与驱动单元10的控制端连接，复位晶体管t4的源极/漏极中的另一个与第二电源线连接，复位晶体管t4的栅极与第三控制线连接。
35.需要进行说明的是，在第三控制线的控制下，复位晶体管t4可以对驱动单元10的控制端电位进行复位。
36.在其中一个实施例中，第一电源线用于传输第一电源信号vss，第二电源线用于传输第二电源信号vdd，第一电源信号vss的电位低于第二电源信号vdd的电位。
37.可以理解的是，第一电源信号vss的电位可以关闭驱动单元10，以防止发光电流流经后述的发光单元90，能够实现在显示过程中的插黑。
38.在其中一个实施例中，像素电路还包括发光单元90、发光控制单元80以及补偿单元70，发光单元90的一端与第二电源线连接；发光控制单元80的一端与发光单元90的另一端连接，发光控制单元80的另一端与驱动单元10的另一端连接，发光控制单元80的控制端与发光控制线连接；补偿单元70的一端与驱动单元10的另一端连接，补偿单元70的另一端与驱动单元10的控制端连接，补偿单元70的控制端与第四控制线连接。
39.在其中一个实施例中，发光单元90包括至少一个发光器件d1，至少一个发光器件d1的阳极与第二电源线连接。
40.需要进行说明的是，至少一个发光器件d1相互之间可以进行串联和/或并联，每个发光器件d1可以为mini-led、micro-led、oled以及qled中的一种。
41.在其中一个实施例中，发光控制单元80包括发光控制晶体管t5，发光控制晶体管t5的源极/漏极中的一个与至少一个发光器件d1的阴极连接，发光控制晶体管t5的源极/漏极中的另一个与驱动单元10的另一端连接。
42.在其中一个实施例中，补偿单元70包括补偿晶体管t3，补偿晶体管t3的源极/漏极中的一个与复位单元60的一端连接，补偿晶体管t3的源极/漏极中的另一个与发光控制晶体管t5的源极/漏极中的另一个连接，补偿晶体管t3的栅极与第四控制线连接。
43.在其中一个实施例中，插黑单元50包括插黑晶体管t6，插黑晶体管t6的源极/漏极中的一个与驱动单元10的控制端连接，插黑晶体管t6的源极/漏极中的另一个与第一电源线连接，插黑晶体管t6的栅极与第二控制线连接。
44.在其中一个实施例中，驱动单元10包括驱动晶体管t1，驱动晶体管t1的栅极与插黑晶体管t6的源极/漏极中的一个、稳压单元20的一端以及耦合单元30的一端连接，驱动晶体管t1的源极/漏极中的一个与第一电源线连接；其中，第一电源线用于传输第一电源信号vss；驱动晶体管t1为n沟道型薄膜晶体管时，第一电源信号vss的电位为恒压低电位；或者，驱动晶体管t1为p沟道型薄膜晶体管时，第一电源信号vss的电位为恒压高电位。
45.在其中一个实施例中，稳压单元20包括稳压电容c1，稳压电容c1的一端与驱动晶体管t1的源极/漏极中的一个连接，稳压电容c1的另一端与驱动晶体管t1的栅极连接。
46.在其中一个实施例中，耦合单元30包括耦合电容c2，耦合电容c2的一端与驱动晶体管t1的栅极连接。
47.在其中一个实施例中，写入单元40包括写入晶体管t2，写入晶体管t2的源极/漏极中的一个与耦合电容c2的另一端连接，写入晶体管t2的源极/漏极中的另一个与数据线连接，写入晶体管t2的栅极与第一控制线连接。
48.在其中一个实施例中，第一电源线用于传输零电位信号。
49.需要进行说明的是，驱动晶体管t1、写入晶体管t2、复位晶体管t4、补偿晶体管t3以及发光控制晶体管t5中的至少一个可以但不限于为n沟道型薄膜晶体管，也可以为p沟道型薄膜晶体管。
50.稳压电容c1、耦合电容c2中的至少一个在上述像素电路还可以起到电荷存储的作用。
51.其中，对于mini-led、micro-led这样的发光器件来讲，采用电压灰阶切分方式存在电压较低时，难以精确控制发光电流，导致低灰阶显示亮度不均的问题。为了避免低电流引起的亮度显示不均及应力(stress)引起的阈值电压偏移问题，图2所示的内部补偿型像素电路结合时间切分灰阶pwm的驱动方式，让发光器件d1始终工作在大电流稳定发光阶段，能够改善或者避免显示不均的问题，同时又实现了驱动晶体管t1的阈值电压补偿。
52.需要进行说明的是，第一控制线用于传输第一扫描信号scan1，第二控制线用于传输第二扫描信号scan4，第三控制线用于传输第三扫描信号scan2，第四控制线用于传输第四扫描信号scan3，发光控制线用于传输发光控制信号em，数据线用于传输数据信号data。
53.上述像素电路的工作过程如图3所示，具体可以包括：
54.初始化阶段s1：第三扫描信号scan2处于高电平，打开复位晶体管t4，第二电源信号vdd充电驱动晶体管t1的栅极即g点，驱动晶体管t1的源极即s点连接第一电源信号vss。
55.阈值电压探测阶段s2：第三扫描信号scan2处于低电平，关闭复位晶体管t4，仅第一扫描信号scan1、第四扫描信号scan3处于高电平，打开写入晶体管t2、补偿晶体管t3，此时，数据信号data的电压处于低电位即data_l，由于二极管(diode)结构的形成，且s点电位为第一电源信号vss的电位，驱动晶体管t1的g点电位由第二电源信号vdd的电位下降至vss+vth，驱动晶体管t1截止，此时s点电位仍然保持第一电源信号vss的电位不变。
56.写入阶段s3：此时第四扫描信号scan3、第三扫描信号scan2处于低电平，关断补偿晶体管t3、复位晶体管t4，第一扫描信号scan1处于高电平，仍然打开写入晶体管t2，数据信号data的电压由data_l变为高电位即data_h，耦合电容c2能够耦合g点电位至(data_h-data_l)*c2/(c1+c2)+vss+vth，此时s点电位仍为第一电源信号vss的电位。
57.发光阶段s4：仅发光控制信号em处于高电平，打开发光控制晶体管t5，发光器件d1发光，由于vgs-vth＝(data_h-data_l)*c2/(c1+c2)，与第一电源信号vss和阈值电压无关，能够实现第一电源线的压降(ir-drop)和驱动晶体管t1的阈值电压补偿。其中，vgs为驱动晶体管t1的栅极与源极之间的电位差。
58.插黑阶段s5：第二扫描信号scan4处于高电平，打开插黑晶体管t6，g点电位瞬间被拉低并关断驱动晶体管t1，发光器件d1熄灭。其中，控制插黑晶体管t6开启的时间点，能够将等分的显示子灰阶切分为非等分子灰阶，实现灰阶数提升。
59.需要进行说明的是，由于图1、图2所示像素电路的阈值电压探测阶段s2、写入阶段s3完全一致，所以，图2所示像素电路能够在不损失补偿范围的情况下大幅提升灰阶数量或者比特数(bits)。
60.请参阅图4，图4为图1与图2所示像素电路的子场分布对比示意图，其中，纵坐标表示流经发光器件d1的电流i
d1
，横坐标表示时间time。图4中的上半部分p1用于表示图1所示像素电路的等分子场分布，图4中的下半部分p2用于表示图2所示像素电路的非等分子场分布。
61.需要进行说明的是，图2所示像素电路通过控制插黑单元50，即通过控制插黑晶体管t6的打开时间节点，使得发光器件d1熄灭，相较于上半部分p1所示的8个等分子场，下半部分p2能够实现8个非等分子场，也就是说，该8个非等分子场可实现256种灰阶变化，指数级地提高了灰阶数量。
62.在其中一个实施例中，本实施例提供一种显示面板，其包括多个上述至少一实施例中的像素电路，多个像素电路阵列分布于显示面板中。
63.可以理解的是，本实施例提供的显示面板，通过连接插黑单元50的一端与驱动单元10的控制端、插黑单元50的另一端与第一电源线、插黑单元50的控制端与第二控制线，可以在像素电路的发光阶段的多个不同时长中关闭驱动单元10，以此构造出了多个非等分子场，能够指数级地提高可显示的灰阶数量。
64.在其中一个实施例中，本实施例提供一种背光模组，其包括上述至少一实施例中的像素电路。
65.可以理解的是，本实施例提供的背光模组，通过连接插黑单元50的一端与驱动单元10的控制端、插黑单元50的另一端与第一电源线、插黑单元50的控制端与第二控制线，可以在像素电路的发光阶段的多个不同时长中关闭驱动单元10，以此构造出了多个非等分子场，能够指数级地提高可显示的灰阶数量。
66.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
67.以上对本技术实施例所提供的像素电路及背光模组、显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。