扫描驱动电路、显示模组和显示装置的制作方法

1.本技术涉及显示技术领域，尤其涉及应用于扫描驱动电路、显示模组和显示装置。


背景技术：

2.显示面板多采用阵列基板栅极驱动(gate driver on array，goa)技术，goa技术是利用薄膜晶体管(thin film transistor，tft)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动技术，具有降低生产成本和实现面板窄边框设计的优点。
3.双线栅极技术(dual line gate，dlg)是指相邻两行扫描线同时打开并输出相同数据，即两行像素单元接收相同的图像显示数据，显示的内容相同，虽然扫描速度有所提升，但是也导致了画面分辨率降低。


技术实现要素：

4.鉴于上述现有技术的不足，本技术提供一种控制输出分辨率较佳的图像的扫描驱动电路。
5.一种扫描驱动电路，包括依次排列并级联的n个扫描驱动单元和八个时钟信号，n为大于1的整数，每一个扫描驱动单元接收两个具有第一相位差的时钟信号并在两个时钟信号控制下输出间隔预设相位的扫描信号，扫描信号用于输出至显示区域中的扫描线并控制对应连接于扫描线的像素单元接收数据信号以执行图像显示。八个时钟信号包括第一时钟信号至第八时钟信号，第一时钟信号、第二时钟信号、第五时钟信号与第六时钟信号依次具有第一相位差，第一时钟信号与第三时钟信号相位相同且分别输出至相邻的两个扫描驱动单元，并控制对应的扫描驱动单元同时输出扫描信号；第二时钟信号与第四时钟信号相位相同且分别输出至相邻的两个扫描驱动单元，并控制对应的扫描驱动单元同时输出扫描信号；第五时钟信号与第七时钟信号相位相同，且分别输出至相邻的两个扫描驱动单元，并控制对应扫描驱动单元同时输出的扫描信号；第六时钟信号与第八时钟信号相位相同，且分别输出至相邻的两个扫描驱动单元，并控制对应扫描驱动单元同时输出的扫描信号。
6.可选地，显示区域包括多条沿第一方向排布的扫描线，多条沿第二方向排布的数据线，第二方向垂直于第一方向，多个呈阵列排布的像素单元沿着第一方向排布成行并连接于其中一条扫描线以接收扫描信号，多个像素单元沿着第二方向排布成列并连接于其中一条数据线以接收图像显示数据。n个扫描驱动单元包括多个依次排列的单元组，每个单元组包括四个扫描驱动单元，四个扫描驱动单元分别对应依次排列的八条扫描线，八条扫描线接收对应的扫描驱动单元输出的扫描信号，同时输出的两个扫描信号控制对应的两行像素单元接收相同的图像显示数据。通过控制两行像素单元同时打开且接收相同的图像显示数据，使显示区域进行图像显示时，减少一半的扫描时间，提升图像显示的刷新率。
7.可选地，第j个扫描驱动单元包括第一gdl电路和第二gdl电路，其中，1≤j≤n。第一gdl电路用于接收第j-4级传信号并自第一gdl电路的扫描信号输出端输出第j扫描信号，
其中，j＝2j-1，第j级传信号用于控制第j+2个扫描驱动单元中第一gdl电路输出第一电位的第j+4级传信号和第j+4扫描信号，同时控制第j-3个扫描驱动单元中第一gdl电路输出第二电位的第j-6级传信号和停止输出第j-6扫描信号。第二gdl电路用于接收第j-3级传信号，并输出第j+1级传信号和自第二gdl电路的扫描信号输出端输出第j+1扫描信号，第j+1级传信号用于控制第j+2级扫描驱动单元中第二gdl电路输出第一电位的第j+5级传信号和第j+5扫描信号，同时控制第j-3级扫描驱动单元中第二gdl电路输出第二电位的第j-5级传信号和停止输出第j-5扫描信号。通过第j级传信号上拉第j+4级传信号和第j+4扫描信号，使第j+4扫描信号能够有充足的扫描准备时间。通过第j级传信号下拉第j-6级传信号和第j-6扫描信号使第j-6扫描信号输出过程中电压更加稳定。
8.可选地，第j个扫描驱动单元中，第一gdl电路用于接收第j+6级传信号，并依据第j+6级传信号停止输出第j扫描信号和停止输出第j级传信号。第二gdl电路用于接收第j+7级传信号，并依据第j+7级传信号停止输出第j+1扫描信号和停止输出第j+1级传信号。可选地，在第j个扫描驱动单元中，第一gdl电路包括第一节点和第二节点，第j-4级传信号用于上拉第一节点的电压至第一电位，第一节点的电压位于第一电位时，第一gdl电路输出第j级传信号和第j扫描信号。第j+6级传信号用于上拉第二节点的电压至第一电位，第二节点的电压位于第一电位时，第一gdl电路停止输出第j级传信号和第j扫描信号。通过第一节点和第二节点的设置，能够通过级传信号控制第一节点和第二节点的电压，从而有效控制第一gdl电路中扫描信号和级传信号的输出和停止输出。可选地，在第j个扫描驱动单元中，第二gdl电路包括第三节点和第四节点，第j-3级传信号用于上拉第三节点的电压至第一电位，第三节点的电压位于第一电位时，第二gdl电路输出第j+1级传信号和第j+1扫描信号。第j+7级传信号用于上拉第四节点的电压至第一电位，第四节点的电压位于第一电位时，第二gdl电路停止输出第j+1级传信号和第j+1扫描信号。通过第三节点和第四节点的设置，能够通过级传信号控制第三节点和第四节点的电压，从而有效控制第二gdl电路中扫描信号和级传信号的输出和停止输出。
9.可选地，第一gdl电路还包括第一上拉控制模块、第一下拉控制模块和第一下拉维持模块，第一上拉控制模块和第一下拉控制模块电性连接于第一节点，第一上拉控制模块用于在第j-4级传信号的控制下，上拉第一节点电压至第一电位，第一下拉控制模块用于在第j+6级传信号的控制下，下拉第一节点电压至第二电位。第一下拉维持模块电性连接于第一节点、第二节点和第三节点，当第一节点为第一电位时，将第二节点电压下拉至第二电位，当第三节点为第一电位时，控制第二节点停止接收电源电压。
10.通过设置第一下拉维持模块，使第一节点和第三节点在第一电位时，第二节点处于关停状态，维持第一gdl电路和/或第二gdl电路的扫描信号稳定输出，避免第二节点的电压波动影响当前扫描信号的输出。
11.可选地，第二gdl电路还包括第二上拉控制模块、第三下拉控制模块和第二下拉维持模块，第二上拉控制模块和第三下拉控制模块电性连接于第三节点，第二上拉控制模块用于在第j-3级传信号的控制下，上拉第三节点电压至第一电位，第三下拉控制模块用于在第j+7级传信号的控制下，下拉第三节点电压至第二电位。第二下拉维持模块电性连接于第一节点、第三节点和第四节点，当第一节点的节点电压为第一电位时，控制第四节点停止接收电源电压，当第三节点为第一电位时，下拉第四节点至第二电位。通过设置第二下拉维持
模块，使第一节点和第三节点在第一电位时，第四节点处于关停状态，维持第一gdl电路和/或第二gdl电路的扫描信号稳定输出，避免第四节点的电压波动影响当前扫描信号的输出。
12.本技术还提供一种显示模组，包括前述的扫描驱动电路、数据驱动电路、显示面板和显示控制电路，所述显示控制电路依据外部信号源接收原数据信号，并分别输出源极输出控制信号和栅极输出控制信号，所述数据驱动电路依据所述源极输出控制信号与所述扫描驱动电路依据所述栅极输出控制信号控制所述显示面板进行图像显示。
13.本技术还提供一种显示装置，包括前述的显示模组、支撑框架和电源模组，所述电源模组为所述显示模组进行图像显示提供电源电压，所述显示模组与所述电源模组固定于所述支撑框架。
14.相较于现有技术，本技术提供的扫描驱动电路通过控制时钟信号的输出时序，使相邻两行像素单元的打开间隔预设时间打开，而间隔一行的两行像素单元同时打开且接收相同的显示数据，从而在保证显示面板刷新率的同时，避免了在相邻两行像素单元同时打开并接收相同显示数据导致的分辨率低的现象，极大的提升了图像显示的分辨率。
附图说明
15.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
16.图1为本技术第一实施例提供的一种显示装置的结构示意图；
17.图2为本技术第二实施例中如图1所示的显示模组的侧面结构示意图；
18.图3为图2中显示模组的平面布局结构示意图；
19.图4为本技术第三实施例中如图3所示的扫描驱动电路的结构示意图；
20.图5为图4中扫描驱动电路中goa单元级联示意图；
21.图6为图4中goa单元的等效电路图；
22.图7为图4中时钟信号扫描时序图。
23.附图标记说明：显示装置-100、显示模组-10、电源模组-20、支撑框架-30、数据驱动电路-11、扫描驱动电路-12、显示面板-13、显示控制电路-14、像素单元-15、背光模组-17、阵列基板-131、液晶层-132、彩膜基板-133、第一方向-f1、第二方向-f2、goa单元-140、第一gdl电路-gdl1、第二gdl电路-gdl2、时钟信号-clk、第一上拉控制模块-141、第一上拉模块-142、第一下拉控制模块-143a、第二下拉控制模块-143b、第一下拉模块-144、第一下拉维持模块-145、第一节点-q(j)、第二节点-qb(j)、第二上拉控制模块-151、第二上拉模块-152、第三下拉控制模块-153a、第四下拉控制模块-153b、第二下拉模块-154、第二下拉维持模块-155、第三节点-q(j+1)第四节点-qb(j+1)。
具体实施方式
24.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的较佳实施方式。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本技术的公开内容理解的更加透彻全面。
25.以下各实施例的说明是参考附加的图示，用以例示本技术可用以实施的特定实施例。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本技术所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。本技术中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本技术，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
26.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。需要说明的是，本技术的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
27.此外，本技术中使用的术语“包括”、“可以包括”、“包含”、或“可以包含”表示公开的相应功能、操作、元件等的存在，并不限制其他的一个或多个更多功能、操作、元件等。此外，术语“包括”或“包含”表示存在说明书中公开的相应特征、数目、步骤、操作、元素、部件或其组合，而并不排除存在或添加一个或多个其他特征、数目、步骤、操作、元素、部件或其组合，意图在于覆盖不排他的包含。此外，当描述本技术的实施方式时，使用“可”表示“本技术的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
28.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本技术。
29.请参阅图1，图1为本技术第一实施例提供的一种显示装置100的结构示意图。显示装置100包括显示模组10、电源模组20和支撑框架30，显示模组10与电源模组20固定于支撑框架30，电源模组20设置于显示模组10的背面也即是显示模组10的非显示面。电源模组20用于为显示模组10进行图像显示提供电源电压，支撑框架30为显示模组10和电源模组20提供固定与保护作用。
30.请参阅图2，图2为本技术第二实施例中如图1所示的显示模组10的侧面结构示意图。
31.其中，显示模组10包括显示面板13和背光模组17(back light module,bm)，其中，背光模组17用于提供显示用的光线至显示面板13，显示面板13依据待显示的图像信号出射相应的光线以执行图像显示。其中，显示模组10还包括其他元件或者组件，例如还包括电源模组、信号处理器模组、信号感测模组等。
32.在示例性实施例中，显示面板13可以为液晶显示面板，也可以为其他类型的显示面板，本技术不做显示。
33.以液晶显示面板为例，显示面板13包括有阵列基板(array substrate,as)131与彩膜基板(color film substrate,cf)133，以及夹设于阵列基板131与彩膜基板133之间的液晶层132。阵列基板131与彩膜基板133上设置驱动元件依据图像信号data产生相应的电场，从而驱动液晶层132中液晶分子旋转的角度以出射相应亮度的光线，以执行图像显示。
本实施例中显示面板13为显示面板。
34.请参阅图3，图3为图2中显示模组10的平面布局结构示意图。
35.如图3所示，显示模组10还包括数据驱动电路11、扫描驱动电路12和显示控制电路14。
36.在显示面板13的内部互相呈网格状设置沿着第一方向f1延伸多条扫描线(gate line)g1～gn和多条沿着第二方向f2延伸的数据线(source line)s1～sm。其中，第一方向f1与第二方向f2相互垂直，并且多条扫描线g1～gn之间、多条数据线s1～sm之间以及扫描线g1～gn与数据线s1～sm之间相互绝缘。
37.多条扫描线g1～gn和数据线s1～sm的交叉部均对应设置像素单元15。本实施例中，像素单元15可分别表示为p11～p1m，p21～p2m，
……
，pn1～pnm。
38.每一个像素单元15中，包含驱动元件与液晶层132。液晶层132在驱动元件的驱动下出射光线。本实施例中，驱动元件包含有半导体开关元件与储能元件，半导体开关可以为薄膜晶体管(thin film transistor,tft)，储能元件可以为像素电极(未标识)与公共电极(未标识)构成的电容。
39.扫描线g1～gn连接扫描驱动电路12，自扫描驱动电路12接收扫描信号，数据线s1～sm连接数据驱动电路11，用于接收数据驱动电路11提供的以灰阶值形式保持并传输的图像信号或者数据信号(data)转换为对应的模拟电压值。
40.像素单元15在扫描线g1～gn的控制下在预定时间段接收数据线s1～sm提供的对应图像信号data中灰阶值的数据电压，并据此驱动液晶层132偏转相应的角度，从而将接收的背光按照偏转的相应角度出射相应亮度的光线，以达到依据图像信号出射相应亮度的光线进行图像显示。
41.显示控制电路14从显示模组10的外部信号源接收表示图像信息的原数据信号、取得同步用的时钟信号clk、水平同步信号hsyn及垂直同步信号vsyn，并输出供控制扫描驱动电路12使用的栅极输出控制信号cg、供控制数据驱动电路11使用的源极输出控制信号cs及表示图像信息的调整图像信号data。本实施例中，显示控制电路14对原数据信号进行数据调整处理后获得调整图像信号data，并且将调整图像信号data传输至数据驱动电路11。
42.扫描驱动电路12接收显示控制电路14输出的栅极输出控制信号cg，向各扫描线g1～gn输出扫描信号。数据驱动电路11接收显示控制电路14输出的源极输出控制信号cs，并向各数据线s1～sm输出在显示面板13中各个像素单元15中驱动元件执行图像显示用的图像信号data。其中，提供到显示面板13中图像信号data为模拟形式的灰阶电压。扫描驱动电路12输出扫描信号，从数据驱动电路11输出图像信号，能将与驱动用数据信号对应的电压加载于像素单元15中驱动元件上从而驱动液晶分子执行图像显示。
43.请参阅图4，图4为本技术第三实施例中如图3所示的扫描驱动电路12的结构示意图。如图4所示，扫描驱动电路12包括多个级联的扫描驱动单元140、八个时钟信号clk n(n＝1、2、
…
8)、启动信号stv、复位信号r、第一低压电位vss1和第二低压电位vss2。为便于说明后文中扫描驱动单元140用goa单元140表示。
44.其中，扫描驱动电路12包括1080个goa单元140，每一个goa单元对应输出两个扫描信号至显示模组10中的两条扫描线中，在一帧图像显示过程中，1080个goa单元对应输出2160个扫描信号，分别为g(1)～g(2160)。
45.在示例性实施例中，扫描线的数量可以依据显示面板的实际分辨率进行设定，本技术不做限制。
46.八个时钟信号clkn(n＝1、2、
…
8)用于为goa单元140输出驱动信号提供扫描驱动时序。本实施例中，时序控制电路101输出时钟信号clkn(n＝1、2、
…
8)以控制goa单元140输出扫描信号。
47.其中，每个goa单元140对应输出两个扫描信号，每四个goa单元140为一个单元组，每个单元组依次对应依次排列的八条扫描线，八条扫描线接收对应的goa单元140输出的扫描信号，并依据扫描信号控制对应行的像素单元接收图像显示数据。也即是每个单元组依据接收的八个时钟信号输出八个扫描信号至依次排列的八条扫描线。
48.时序控制电路101输出的启动信号stv为第一goa单元goa1的始能启动信号，其他goa单元140则依据其级联的方式接收始能启动信号。
49.请参阅图5，图5为图4中扫描驱动电路中goa单元140级联示意图。如图5所示，以第k个goa单元为例，其中，4≤k≤1078，第k个goa单元输出第2k-1级传信号c(2k-1)和第2k级传信号c(2k)用于上拉第k+2个goa单元中的两个节点电压，同时下拉第k-3个goa单元中两个节点的电压。
50.例如，以第四个goa单元goa4为参考，第四个goa单元goa4输出的第七级传信号c(07)和第八级传信号c(08)用于上拉第六个goa单元goa6中的两个节点电压，同时下拉第一个goa单元goa1中的两个节点电压。上拉第六个goa单元goa6中节点电压时，中间间隔第五个goa单元goa5，下拉第一个goa单元goa1中节点电压时，中间间隔第二个goa单元goa2和第三个goa单元goa3。
51.以第s个goa单元为例，其中，5≤s≤1076，第s-2个goa单元输出的第2s-5级传信号c(2s-5)和第2s-4级传信号c(2s-4)用于上拉第s个goa单元中的两个节点电压，第s+3个goa单元输出第2s+5级传信号c(2s+5)和第2s+6级传信号c(2s+6)用于下拉第s个goa单元中的两个节点的电压。
52.例如，以第三个goa单元goa3为参考，第一个goa单元goa1输出的第一级传信号c(01)和第二级传信号c(02)用于上拉第三个goa单元goa3中的节点电压，中间间隔第二个goa单元goa2。第六个goa单元goa6输出的第十一级传信号c(11)和第十二级传信号c(12)用于下拉第三个goa单元goa3中的两个节点的电压，中间间隔第四个goa单元goa4和第五个goa单元goa5。
53.请参阅图6，图6为图4中goa单元的等效电路图。如图6所示，以第j个goa单元goaj为例，1≤j≤1080。第j个goa单元包括两级少栅级驱动(gate driver less，gdl)电路，分别为第一gdl电路gdl1和第二gdl电路gdl2。第一gdl电路gdl1输出第j级传信号c(j)和第j扫描信号g(j)，第二gdl电路gdl2输出第j+1级传信号c(j+1)和第j+1扫描信号g(j+1)，j＝2j-1，(1≤j≤1080)。
54.其中，第一gdl电路gdl1包括第一上拉控制模块141、第一上拉模块142、第一下拉控制模块143a、第二下拉控制模块143b、第一下拉模块144、第一下拉维持模块145、第一节点q(j)和第二节点qb(j)。
55.第二gdl电路gdl2包括第二上拉控制模块151、第二上拉模块152、第三下拉控制模块153a、第四下拉控制模块153b、第二下拉模块154、第二下拉维持模块155、第三节点q(j+
1)和第四节点qb(j+1)。
56.具体地，在第一gdl电路gdl1中，第一上拉控制模块141接入第j-4级传信号c(j-4)和第一节点q(j)。利用第j-4级传信号c(j-4)上拉第一节点q(j)的电位至第一电位。
57.第一上拉模块142接入第m条时钟信号clk(m)(1≤m≤8)和第一节点q(j)，用于在第m条时钟信号clkm的控制下，当第一节点q(j)的电位为第一电位时，输出第j级传信号c(j)和第j条扫描信号g(j)。第j级传信号c(j)用于控制第j+2个goa单元中第一gdl电路gdl1输出第一电位的第j+4级传信号c(j+4)和第j+4级扫描信号g(j+4)，同时控制第j-3个goa单元中第一gdl电路gdl1输出第二电位的第j-6级传信号c(j-6)和停止输出第j-6级扫描信号g(j-6)。通过第j级传信号上拉第j+4级传信号和第j+4扫描信号，使第j+4扫描信号能够有充足的扫描准备时间。通过第j级传信号下拉第j-6级传信号和第j-6扫描信号使第j-6扫描信号输出过程中电压更加稳定。
58.第一下拉控制模块143a接入第j+6级传信号c(j+6)、第一节点q(j)、第二节点qb(j)、第一复位信号r1以及第一低压电位vss1。利用第j+6级传信号c(j+6)下拉第一节点q(j)的电位至第二电位。利用第一复位信号r1下拉第一节点q(j)和第二节点qb(j)的电位。
59.在8clk时钟信号下，由第j+6级传信号c(j+6)下拉第一节点q(j)，使当前节点第一节点q(j)即电压更加稳定。
60.第二下拉控制模块143b电性连接于电源电压vdd、第一节点q(j)、第二节点qb(j)。利用第一节点q(j)的低电平和电源电压vdd上拉第二节点qb(j)的电位至第一电位。
61.第一下拉模块144接入第j级传信号c(j)的输出端(未标识)、第j条扫描信号g(j)的输出端(未标识)、第二节点qb(j)、第一低压电位vss1和第二低压电位vss2。当第二节点qb(j)为第一电位时，第j级传信号c(j)的输出端接入第一低压端(未标识)接收第一低压电位vss1，输出具有第二电位的第j级传信号c(j)并停止输出第j条扫描信号g(j)。其中第一低压电位vss1等同于第二电位。
62.第一下拉维持模块145接入第j-4级传信号c(j-4)、第一节点q(j)、第二节点qb(j)、第三节点q(j+1)和第一低压电位vss1。利用第j-4级传信号c(j-4)维持第一节点q(j)和第二节点qb(j)电平。具体地，当第一节点q(j)为第一电位时，下拉第二节点qb(j)的电位至第一低压电位vss1，且在第一节点q(j)为第一电位的时段内，维持第二节点qb(j)的第二电位状态。当所述第三节点q(j+1)为第一电位时，控制所述第二节点qb(j)停止接收电源电压vdd，并下拉第二节点qb(j)的电位至第一低压电位vss1且在第三节点q(j+1)为第一电位时的时段内，维持第二节点的第二电位状态。当第一节点q(j)和/或第三节点q(j+1)为第二电位时，第二节点qb(j)接收电源电压vdd并保持第一电位。
63.其中，第一电位为高电平，第二电位为低电平。
64.通过第一节点和第二节点的设置，能够通过级传信号控制第一节点和第二节点的电压，从而有效控制第一gdl电路中扫描信号和级传信号的输出和停止输出。
65.在第二gdl电路gdl2中，第二上拉控制模块151接入第j-3级传信号c(j-3)并电性连接于第三节点q(j+1)。利用第j-3级传信号c(j-3)上拉第三节点q(j+1)的电位至第一电位。
66.第二上拉模块152接入第m+1条时钟信号clk(m+1)和第三节点q(j+1)。用于在第m+1条时钟信号clk(m+1)的控制下，当第三节点q(j+1)的电位为第一电位时，输出第j+1级传
信号c(j+1)和第j+1扫描信号g(j+1)。第j+1级传信号c(j+1)用于控制第j+2级goa单元中第二gdl电路gdl2输出第一电位的第j+5级传信号c(j+5)和第j+5扫描信号g(j+5)，同时控制第j-3个goa单元中第二gdl电路gdl2输出第二电位的第j-5级传信号c(j-5)和停止输出第j-5扫描信号g(j-5)。
67.第三下拉控制模块153a接入第j+7级传信号c(j+7)、第三节点q(j+1)、第四节点qb(j+1)、第二复位信号r2和第一低压电位vss1。利用第j+7级传信号c(j+7)下拉第三节点q(j+1)的电位至第二电位。利用第二复位信号r2下拉第三节点q(j+1)、第四节点qb(j+1)的电位。通过第三下拉控制模块153a下拉第三节点q(j+1)至第一低压电位vss1。
68.第四下拉控制模块153b电性连接于电源电压vdd、第三节点q(j+1)和第四节点qb(j+1)。当第三节点q(j+1)为第一电位时，第四下拉控制模块153b控制第四节点qb(j+1)接入第一低压电位vss1，当第三节点为第二电位时，控制第四节点qb(j+1)接入电源电压vdd。通过第三节点和第四节点的设置，能够通过级传信号控制第三节点和第四节点的电压，从而有效控制第二gdl电路中扫描信号和级传信号的输出和停止输出。
69.第二下拉模块154接入第j+1级传信号c(j+1)的输出端(未标识)、第j+1扫描信号g(j+1)的输出端(未标识)、第四节点qb(j+1)、第一低压电位vss1和第二低压电位vss2。当第四节点qb(j+1)为第一电位时，第j+1级传信号c(j+1)的输出端接收第一低压电位vss1，输出具有第二电位的第j+1级传信号c(j+1)。第j+1扫描信号g(j+1)的输出端接收第二低压电位vss2，并停止输出第j+1条扫描信号g(j+1)。
70.第二下拉维持模块155接入第j-3级传信号c(j-3)、第一节点q(j)、第三节点q(j+1)、第四节点qb(j+1)和第一低压电位vss1。利用第j-3级传信号c(j-3)维持第三节点q(j+1)和第四节点qb(j+1)的电平。具体地，当接入j-3级传信号时，第三节点q(j+1)和第四节点qb(j+1)接入第一低压端并接收第一低压电位vss1，并在此时段第三节点q(j+1)和第四节点qb(j+1)维持第二电位状态。当第一节点q(j)为第一电位时，下拉第四节点qb(j+1)的电位至第一低压电位vss1，并在第一节点为第一电位的时段内，维持第四节点qb(j+1)的第二电位状态。通过设置第二下拉维持模块，使第一节点和第三节点在第一电位时，第四节点处于关停状态，维持第一gdl电路和/或第二gdl电路的扫描信号稳定输出，避免第四节点的电压波动影响当前扫描信号的输出。
71.更为具体地，第一上拉控制模块141包括第十一晶体管t11。第十一晶体管t11的栅极和源极接入第j-4级传信号c(j-4)的输入端(未标识)，漏极电性连接于第一节点q(j)。
72.第一上拉模块142包括第二十一晶体管t21、第二十二晶体管t22。其中，第二十一晶体管t21的源极接入第m条时钟信号clk(m)，栅极电性连接于第一节点q(j)，漏极电性连接于第j级传信号c(j)的输出端(未标识)。第二十二晶体管t22源极接入第m条时钟信号clk(m)，栅极电性连接于第一节点q(j)，漏极电性连接于第j条扫描信号g(j)的输出端(未标识)。
73.第一下拉控制模块143a包括第三十一晶体管t31，第三十二晶体管t32，第三十三晶体管t33和第三十四晶体管t34。其中，第三十一晶体管t31的栅极接入第一复位信号r1，源极电性连接于第一节点q(j)，漏极电性连接于第一低压端以接收第一低压电位vss1。第三十二晶体管t32的栅极电性连接于第二节点qb(j)，源极电性连接于第一节点q(j)，漏极电性连接于第一低压端以接收第一低压电位vss1。第三十三晶体管t33的栅极接入第j+6级
传信号c(j+6)，源极电性连接于第一节点q(j)，漏极电性连接于第一低压端以接收第一低压电位vss1。第三十四晶体管t34的栅极电性连接于第四节点qb(j+1)，源极电性连接于第一节点q(j)，漏极电性连接于第一低压端以接收第一低压电位vss1。
74.第二下拉控制模块143b包括第三十五晶体管t35、第三十六晶体管t36和第三十七晶体管t37。第三十五晶体管t35源极和栅极电性连接于电源电压vdd，漏极与第三十六晶体管t36的栅极、第三十七晶体管t37的源极电性连接。第三十六晶体管t36的源极电性连接于电源电压vdd，漏极电性连接于第二节点qb(j)。第三十七晶体管t37的栅极电性连接于第一节点q(j)，漏极电性连接于第一低压端以接收第一低压电位vss1。
75.第一下拉模块144包括第四十一晶体管t41、第四十二晶体管t42、第四十三晶体管t43、第四十四晶体管t44。其中，第四十一晶体管t41的栅极电性连接于第二节点qb(j)，源极接入第j级传信号c(j)的输出端，漏极电性连接于第一低压端以接收第一低压电位vss1。第四十二晶体管t42的栅极电性连接于第二节点qb(j)，源极接入第j条扫描信号g(j)的输出端，漏极电性连接于第二低压端以接收第二低压电位vss2。第四十三晶体管t43的栅极电性连接于第四节点qb(j+1)，源极接入第j条扫描信号g(j)的输出端，漏极电性连接于第二低压端以接收第二低压电位vss2。第四十四晶体管t44的栅极电性连接于第四节点qb(j+1)，源极接入第j级传信号c(j)的输出端，漏极电性连接于第二低压端以接收第二低压电位vss2。
76.第一下拉维持模块145包括第五十一晶体管t51、第五十二晶体管t52和第五十三晶体管t53。其中，第五十一晶体管t51栅极接入第一节点q(j)，源极电性连接于第二节点qb(j)，漏极电性连接于第一低压端以接收第一低压电位vss1。第五十二晶体管t52的栅极接入第j-4级传信号c(j-4)的输入端(未标识)，漏极电性连接于第一低压端以接收第一低压电位vss1，源极电性连接于第二节点qb(j)。第五十三晶体管t53栅极电性连接于第三节点q(j+1)，源极电性连接于第三十五晶体管t35的漏极，漏极电性连接于第一低压端以接收第一低压电位vss1。
77.第二上拉控制模块151包括第六十一晶体管t61。第六十一晶体管t61的栅极和源极接入第j-3级传信c(j-3)的输入端(未标识)，漏极电性连接于第三节点q(j+1)。
78.第二上拉模块152包括第七十一晶体管t71、第七十二晶体管t72。其中，第七十一晶体管t71的源极接入第m+1条时钟信号clk(m+1)，栅极电性连接于第三节点q(j+1)，漏极电性连接于第j+1级传信号c(j+1)的输出端。第七十二晶体管t72源极接入第m+1条时钟信号clk(m+1)，栅极电性连接于第三节点q(j+1)，漏极电性连接于第j+2条扫描信号g(j+2)的输出端。
79.第三下拉控制模块153a包括第八十一晶体管t81，第八十二晶体管t82，第八十三晶体管t83和第八十四晶体管t84。其中，第八十一晶体管t81的栅极接入第二复位信号r2，源极电性连接于第三节点q(j+1)，漏极电性连接于第一低压端以接收第一低压电位vss1。第八十二晶体管t82的栅极电性连接于第四节点qb(j+1)，源极电性连接于第三节点q(j+1)，漏极电性连接于第一低压端以接收第一低压电位vss1。第八十三晶体管t83的栅极接入第j+7级传信号c(j+7)的输入端(未标识)，源极电性连接于第三节点q(j+1)，漏极电性连接于第一低压端以接收第一低压电位vss1。第八十四晶体管t84的栅极电性连接于第五节点qb(j+2)，源极电性连接于第三节点q(j+1)，漏极电性连接于第一低压端以接收第一低压电
位vss1。
80.在8clk时钟信号下，由第j+7级传信号c(j+7)下拉第三节点q(j+1)，使当前节点即第三节点q(j+1)电压更加稳定。
81.第四下拉控制模块153b包括第八十五晶体管t85、第八十六晶体管t86和第八十七晶体管t87。其中第八十五晶体管t85的源极和栅极电性连接于电源电压vdd，漏极与第八十六晶体管t86的栅极和第八十七晶体管t87的源极电性连接。第八十六晶体管t86的源极电性连接于电源电压vdd，漏极电性连接于第四节点qb(j+1)。第八十七晶体管t87的栅极电性连接于第三节点q(j+1)，漏极电性连接于第一低压端以接收第一低压电位vss1。
82.第二下拉模块154包括第九十一晶体管t91、第九十二晶体管t92、第九十三晶体管t93、第九十四晶体管t94。其中，第九十一晶体管t91的栅极电性连接于第四节点qb(j+1)，源极接入第j+1级传信号c(j+1)的输出端，漏极电性连接于第一低压端以接收第一低压电位vss1。第九十二晶体管t92的栅极电性连接于第四节点qb(j+1)，源极接入第j+2条扫描信号g(j+2)的输出端，漏极电性连接于第二低压端以接收第二低压电位vss2。第九十三晶体管t93的栅极电性连接于第五节点qb(j+2)，源极电性连接于第j+2条扫描信号g(j+2)的输出端，漏极电性连接于第二低压电位vss2。第九十四晶体管t94的栅极电性连接于第五节点qb(j+2)，源极接入第j+1级传信号c(j+1)的输出端，漏极电性连接于第二低压端以接收第二低压电位vss2。
83.第二下拉维持模块155包括第九十五晶体管t95、第九十六晶体管t96和第九十七晶体管t97。其中，第九十五晶体管t95的栅极电性连接于第三节点q(j+1)，源极电性连接于第四节点qb(j+1)，漏极电性连接于第一低压端以接收第一低压电位vss1。第九十六晶体管t96的栅极接入第j-4级传信号c(j-4)的输入端，源极电性连接于第四节点qb(j+1)，漏极电性连接于第一低压端以接收第一低压电位vss1。第九十七晶体管t97的栅极电性连接于第一节点q(j)，源极电性连接于第八十五晶体管t85的漏极，漏极电性连接于第一低压端以接收第一低压电位vss1。
84.双线闸级技术(dual line gate，dlg)是指相邻两行扫描线同时打开并输出相同数据，即两行显示的内容相同。例如，在一个4k(3840
×
2160)显示面板中，原本每帧图像需要总共扫描2160行即扫描2160次，一秒钟可以扫描60帧画面，而利用dlg技术，现在只需要扫描1080次，减少了一半的时间，从而实现一秒钟可以扫描120帧画面，提高了图像显示时的刷新率。
85.将扫描驱动电路12应用于dlg技术时，由于dlg技术需要相邻两行扫描线同时打开并输出相同数据，故每一个goa单元140中的两个时钟信号相等，使两个扫描驱动信号同时输出。例如，在第一个goa单元goa1中，第一时钟信号clk1与第二时钟信号clk2相同，从而控制第一扫描信号g(1)和第二扫描信号g(2)同时输出。
86.但是由于两行本来不一样的内容被两行一样的内容代替，有效的数据量也相应减半，从而导致分辨率下降，原本3840
×
2160的画面分辨率变为了3840
×
1080。
87.请参阅图7，图7为图4中时钟信号扫描时序图。如图7所示，扫描驱动电路12中包括八个时钟信号分别为第一时钟信号clk1至第八时钟信号clk8，第一时钟信号clk1至第八时钟信号clk8依序控制2160个扫描信号即g(1)～g(2160)的输出。
88.其中，第一时钟信号clk1和第二时钟信号clk2分别控制第一个goa单元goa1中的
第一扫描信号g(1)和第二扫描信号g(2)的输出时序。第三时钟信号clk3和第四时钟信号clk4分别控制第二个goa单元goa2中的第三扫描信号g(3)和第四扫描信号g(4)的输出。以此列推，八个时钟信号循环控制1080个goa单元140输出2160个扫描信号。
89.具体地，第一时钟信号clk1、第二时钟信号clk2、第五时钟信号clk5与第六时钟信号clk6依次具有第一相位差h/2，第一时钟信号clk1与第三时钟信号cklk3相位相同且分别输出至相邻的两个goa单元140，并控制对应的goa单元140同时输出扫描信号。第二时钟信号与第四时钟信号相位相同且分别输出至相邻的两个goa单元140，并控制对应的goa单元140同时输出扫描信号。第五时钟信号与第七时钟信号相位相同，且分别输出至相邻的两个goa单元140，并控制对应goa单元140同时输出的扫描信号。第六时钟信号与第八时钟信号相位相同，且分别输出至相邻的两个goa单元140，并控制对应goa单元140同时输出的扫描信号。其中，同时输出的两个扫描信号对应的两行像素单元15接收相同的图像显示数据。
90.例如，在第一个goa单元goa1和第二个goa单元goa2中，第一个goa单元goa1输出第一扫描信号g(1)和第二扫描信号g(2)的时序不同，第一扫描信号g(1)和第二扫描信号g(2)分别通过两条扫描线控制显示面板13(图3)中第一行像素单元p11～p1m和第二行像素单元p21～p2m的打开时序。第二个goa单元goa2输出第三扫描信号g(3)和第四扫描信号g(4)的时序不同，第三扫描信号g(3)和第四扫描信号g(4)分别通过两条扫描线控制显示面板13中第三行像素单元p31～p3m和第四行像素单元p41～p4m的打开时序。
91.其中第一扫描信号g(1)控制的第一行像素单元p11～p1m和第三扫描信号g(3)控制的第三行像素单元p31～p3m同时打开，并控制第一行像素单元p11～p1m和第三行像素单元p31～p3m接收相同的显示数据，显示相同的内容，第二扫描信号g(2)控制的第二行像素单元p21～p2m和第四扫描信号g(4)控制的第四行像素单元p41～p4m同时打开，并控制第二行像素单元p21～p2m和第四行像素单元p41～p4m接收相同的显示数据，显示相同的内容。
92.由于第一行像素单元p11～p1m和第三行像素单元p31～p3m显示时，第二时钟信号clk2控制第二行像素单元p21～p2m关闭，故第一行像素单元p11～p1m和第三行像素单元p31～p3m显示时，中间间隔了一行暗像素，使得第一行像素单元p11～p1m和第三行像素单元p31～p3m不会由于同时显示相同的数据而被视为一行像素单元。从而在保证刷新率的同时，提升了dlg电路的分辨率。
93.通过控制时钟信号的输出时序，使相邻两行像素单元的打开间隔预设时间打开，而间隔一行的两行像素单元同时打开且接收相同的显示数据，从而在保证显示面板刷新率的同时，避免了在dgl电路中相邻两行像素单元同时打开并接收相同显示数据导致的分辨率低的现象，极大的提升了图像显示的分辨率。
94.应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。