一种驱动芯片、显示系统及显示设备的制作方法

1.本技术涉及集成电路领域，具体而言，涉及一种驱动芯片、显示系统及显示设备。


背景技术：

2.当led阵列中某一颗灯珠未与电源或者地进行连接，即为开路。开路的灯珠无法正常工作点亮，同时如果对开路的灯珠进行恒流输出，可能会引起对其他相邻灯珠的误点亮。为了解决该技术问题，目前通常会对led阵列中的灯珠进行开路检测，当检测到其处于开路状态(即出现物理故障)，就对该灯珠的显示状态置为0，即不管其显示数据如何，该灯珠都不点亮，这就避免了对相邻灯珠的误点亮问题。假设显示数据16bit，开路数据1bit，led阵列为n*m，n表示行，m表示列。存储时需要存储上一帧和下一帧的显示数据，即存储2*n*m*16bit显示数据，开路数据n*m*1bit。现有技术的实现方案有两种。
3.方案一：存储器中显示数据和开路数据分开读写，每次写入显示数据为16bit，开路数据1bit。存储器地址是采用二进制编码，即存储器的大小只能是2n，假设显示数据总计为512bit，即使只增加1bit开路数据，存储器将变成1024bit。这就使得存储器的大小因为存储开路数据增加了1倍，但实际使用的存储空间只有1bit*n*m，造成了存储的浪费。同时，显示数据和开路数据在同一个存储器且地址不同，读数据时需要分别读取开路数据地址和显示数据地址，这就使得芯片运算复杂，增加了功耗。
4.方案二：存储器中显示数据和开路数据同步读写，每次读写的数据为17bit，即16bit显示数据和1bit开路数据同步读写，需要的存储空间为2*17bit*n*m，本方案由于读取数据简单，是目前最为常用的技术方案。


技术实现要素：

5.本技术实施例的目的在于提供一种驱动芯片、显示系统及显示设备，可以节约存储空间，降低数据总线的数据传输量，简化存储器的地址映射，以达到降低芯片成本的目的。
6.本发明是这样实现的：
7.本技术第一方面提供一种驱动芯片，包括：
8.sram存储模块，包括存储显示阵列显示数据的显示数据存储单元，以及存储显示阵列开路数据的开路数据存储单元，所述开路数据表征所述显示阵列中的灯珠是否为开路；
9.读写控制模块，与所述sram存储模块连接，用于控制所述显示数据和开路数据的读写，其中，开路数据和显示数据的写使能独立控制，开路数据写入开路数据存储单元，显示数据写入显示数据存储单元，读使能时，读出显示数据和开路数据，显示数据和开路数据经逻辑处理后输出，使得表征为开路的显示数据置为0。
10.相较于现有技术，本技术所提供的驱动芯片，所需的sram存储模块存储要求更低，由于本技术采用单独存储显示数据和开路数据，假设显示数据16bit，开路数据1bit，采用
本方案实际所需的存储空间就是实际使用空间，不会因为存储在同一个存储器中造成存储浪费。同时，开路数据只写入1次，无需重复写入，每次只需要写16bit的显示数，也就是减小了数据传输总量，而且无需增加地址映射以区分开路数据和显示数据，减轻了芯片运算负荷，可以使芯片的成本更低。
11.进一步的，所述读写控制模块包括一个开路使能控制端，用于控制所述显示数据和开路数据是否经过所述逻辑处理。当开路数据表征为开路时，通过开路使能控制端控制开路数据和显示数据做逻辑运算，使得该开路数据对应的灯珠显示数据置为0。
12.更进一步的，所述读写控制模块包括：
13.至少两个写使能控制端，分别用于控制开路数据和显示数据的写使能，或一个写使能控制端，通过分时复用完成显示数据和开路数据的写使能；
14.至少一个读使能控制端，用于控制开路数据和显示数据的读使能。
15.单独控制控制开路数据写使能，可以使得开路数据只写入一次，在写入显示数据时，无需重复再次写入开路数据，减轻了数据传输总量。
16.优选的，所述读写控制模块包括：
17.显示数据读写单元和开路数据读写单元，分别用于读写所述显示数据和开路数据；
18.sram控制逻辑单元和译码器，所述sram控制逻辑单元用于实现所述显示数据和开路数据的读写使能，并控制所述开路数据表征为开路的显示数据置为0，其余灯珠的显示数据正常输出；
19.所述译码器基于所述sram控制逻辑单元的控制逻辑产生所述开路数据和或显示数据所对应的地址信号，以完成开路数据和或显示数据的读写。
20.进一步的，所述显示数据存储单元和开路数据存储单元共用同一组地址信号，读使能时，一组地址信号即可同时读出显示数据以及其对应的开路数据。
21.将开路数据和显示数据进行“捆绑”共用同一个地址信号，因此无需额外增加开路数据地址信号，译码器一次寻址即可读出开路数据和显示数据，本技术最大的共享既实现了同步读出开路数据和显示数据，还减少开路数据的地址映射，使得显示数据存储单元和开路数据存储单元共用同一组地址信号，也就是同一颗或多颗灯珠其显示数据和开路数据的寻址信号相同，整体上降低了芯片地址运算。
22.进一步的，读使能时，所述显示数据读写单元读取显示数据并接收开路数据读写单元将读取的开路数据，显示数据和开路数据经逻辑后输出，使得表征为开路的显示数据置为0；
23.或，所述开路数据读写单元读出开路数据，显示数据读写单元读出显示数据，开路数据和显示数据行逻辑运算，使得表征为开路的显示数据置为0。
24.进一步的，所述显示数据存储单元包括存储阵列a和存储阵列b，所述存储阵列a和存储阵列b交替读取、写入所述显示数据，所述开路数据存储单元写入开路数据后，交替与所述存储阵列a或存储阵列b读取数据。
25.进一步的，所述存储阵列a和存储阵列b的数据分别为nbit，所述开路数据存储单元的数据为1bit。
26.本技术第二方面提供一种显示系统，包括控制卡和驱动ic，所述驱动ic为本技术
第一方面所述的驱动芯片。
27.本技术第三方面提供一种显示设备，包括显示阵列及与所述显示阵列连接的如本技术第二方面所述显示系统。
28.有益效果：相较于现有技术的方案一，本技术节约了存储空间，减少了寻址运算，相较于方案二，本技术只存1次开路数据，且无需循环发，因此既节约了存储空间又减小了数据传输量，即，本技术相较于现有技术具有所需存储小、数据传输总量低、运算负荷轻等优势，降低了芯片成本。
附图说明
29.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
30.图1为一种led显示阵列的结构示意图。
31.图2为本技术实施例提供的一种驱动芯片的结构示意图。
32.图3为本技术实施例提供的另一种驱动芯片的结构示意图。
33.图4为本技术实施例提供的一种驱动芯片的时序图。
34.图5为本技术实施例提供的一种驱动方法的步骤流程图。
35.图6为本技术实施例提供的一种驱动装置的模块框图。
36.图标：100-驱动芯片；10-sram存储器；204-译码器；102-开路数据存储单元；103-显示数据存储单元；20-读写控制模块；201-开路数据读写单元；202-显示数据读写单元；203-sram控制逻辑单元；300-驱动装置；301-控制单元。
具体实施方式
37.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行描述。
38.首先对led显示组件的驱动原理进行说明，请参阅图1，图1为共阳(红绿蓝三种颜色的三颗led的阳极连接在一起，阴极分开)led显示组件的led显示驱动的常用结构(图1仅示出一种颜色的灯珠)，共阴(红绿蓝三种颜色的三颗led的阴极连接在一起，阳极分开)led显示组件的常用结构为将上图的所有led反向。
39.其中，led显示组件的行驱动采用pmos管，一个pmos管用于对一行的led进行驱动。而列驱动采用一颗恒流源驱动芯片，该驱动芯片包括多个恒流源输出通道端口(out)，一个输出通道端口连接一列led，用于对一列的led进行驱动。
40.行驱动和列驱动的具体过程为：对于一帧显示图像，led显示组件首先显示第一行，第一行的pmos管导通，其他行的pmos管关闭。第一行的行线与电源接通，其他行的行线为高阻抗。然后，恒流源驱动芯片根据第一行的显示数据对各列进行恒流输出，以按照显示图像，控制点亮第一行的led(包括第一列至第n列的led)。然后换行，重复上述步骤，直至显示到第m行，则完成对于一帧显示图像的驱动显示过程。
41.在上述驱动过程中，当led显示组件中的某一颗led出现虚焊或者led损坏后，则会出现开路的情况。开路的led无法正常点亮，且如果恒流源驱动芯片继续对开路的灯珠进行
横流输出，则会由于寄生效应而引起相邻的本不该点亮的led误点亮，影响显示组件的画面显示效果。基于此，本技术发明人经过研究探索，提出以下实施例以解决上述问题。
42.请参阅图2，本技术实施例提供一种驱动芯片100，该驱动芯片100为恒流源驱动芯片。该芯片具体包括sram(static random access memory，静态随机存取存储器)存储器10及读写控制模块20。sram存储器10与读写控制模块20连接。
43.需要说明的是，sram存储器10不需要刷新电路即能保存它内部存储的数据，因此，本技术实施例采用sram存储器10以提高驱动芯片100的性能。sram存储器10，用于存储显示数据以及显示阵列的开路数据。其中，开路数据表征显示阵列中的led是否为开路。
44.读写控制模块20用于根据开路数据控制显示数据的输出。具体的，当显示阵列中某通道led对应的开路数据表征为开路时，该通道所对应的显示数据被屏蔽，sram存储器10输出的显示数据置为0。
45.可见，通过上述方式，可以使得驱动芯片不对开路的灯珠进行输出，以避免引起相邻的本不该点亮的led误点亮，进而提高了与之连接的显示组件的画面显示效果。
46.可选地，请参阅图3，读写控制模块20可以具体包括：开路数据读写单元201、显示数据读写单元202以及sram控制逻辑单元203以及译码器204。
47.开路数据读写单元201与sram存储器10连接。开路数据读写单元201用于读写开路数据(如通过bl位线及nbl位线进行读取)。
48.显示数据读写单元202也与sram存储器10连接，显示数据读写单元202用于读写sram存储器10中的显示数据(如通过bl位线及nbl位线进行读取)。
49.于本技术实施例中，显示数据读写单元202还与开路数据读写单元201连接(如通过图2中示出的ol端进行连接)；显示数据读写单元202还用于获取开路数据读写单元201读取的开路数据。
50.sram控制逻辑单元203分别与sram存储器10、开路数据读写单元201、显示数据读写单元202以及译码器204连接。译码器204是一类多输入多输出组合逻辑电路器件，译码器204用于存储与显示数据以及开路数据的地址信息。sram控制逻辑单元203用于根据当前显示阵列的扫描位置触发开路数据读写单元201及显示数据读写单元202读取与扫描位置对应的数据，并将对应的地址信号传输给译码器204，译码器204根据地址信号调用sram存储器10对应地址的数据以完成数据读写操作。比如当前显示阵列扫描位置为第一行时，则触发开路数据读写单元201及显示数据读写单元202读取第一行的各列的显示数据。又比如当前显示阵列扫描位置为最后一行时，则触发开路数据读写单元201及显示数据读写单元202读取最后一行的各列的显示数据。
51.相应的，显示数据读写单元202还用于当显示阵列中的当前扫描位置中某通道led对应的开路数据表征为开路时，屏蔽该通道所对应的显示数据，使得sram存储器输出的显示数据置为0，并将更新后的显示数据输出至显示阵列。
52.示例性的，当前扫描位置为第4行，而第4行的第一颗led检测为开路。则显示数据读写单元202将第一个通道的数据进行屏蔽，使得sram存储器输出的该通道的显示数据置为0，以得到更新显示数据。然后将更新后的显示数据输出至显示阵列。通过该方式，使得将第一个通道的数据进行屏蔽后，第一颗led没有显示数据，相当于驱动芯片100不对第一颗led进行恒流输出。驱动芯片100不对第一颗led进行恒流输出，则不会因为寄生效应而引起
与第一颗led相邻的本不该点亮的led误点亮，影响显示组件的画面显示效果。
53.请继续参考图3，作为一种实施方式，sram存储器10具体包括开路数据存储单元102以及显示数据存储单元103，区别于现有技术，本实施例中的开路数据存储单元102以及显示数据存储单元103是两个独立的sram，其具有独立的地址信号逻辑，例如开路数据存储单元102以及显示数据存储单元103可以使用同一组地址信号表征某一通道的开路数据和显示数据。而在背景技术中记载的方案一中存在一个sram存储器中的开路数据和显示数据需要两个地址信号才能实现。
54.其中，开路数据存储单元102以及显示数据存储单元103均与读写控制模块20连接。开路数据存储单元102用于存储开路数据。显示数据存储单元103用于存储显示数据。
55.具体的，读写控制模块20在接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至译码器204中，同时使自身的写使能信号有效，以将开路数据写入至开路数据存储单元102。读写控制模块20在接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器204中，同时使自身的写使能信号有效，以将显示数据写入至显示数据存储单元103，即读写控制模块20设置了两个写使能端用于接收第一写数据指令、第二写数据指令，分别完成开路数据写操作和显示数据写操作。
56.除此之外，在另一种实施例中，读写控制模块20可以仅设置一个写使能端，通过分时复用的方式完成开路数据的写操作和显示数据写操作，具体实现方式是在不同时间写入开路数据和显示数据，一般情况下，开路数据只需写入一次即可，因为显示阵列的开路一般为物理故障，因此开路数据写入一次反复读出即可，而显示数据则需要每帧写入，具体实现方式是可以在第一帧显示前就完成开路数据的检测并写入，往后的显示帧中无需重复写入开路数据。
57.读数据时，读写控制模块20接收到读数据指令时，一起读出开路数据和显示数据，这里的一起可以理解为同时读出，也可以是异步读出，但开路数据和显示数据仅需一个读数据指令即可读出，也就是使用同一个地址信号即可读出开路数据和显示数据，从而简化了地址运算，当然，也可以选择使用不同的地址信号分时读出开路数据和显示数据，但缺点在于会使得地址运算更复杂，本技术所指的至少一个读使能控制端即表示上述的两种模式，即一个读使能控制端和两个读使能控制端的情况。
58.当读写控制模块20包括开路数据读写单元201、显示数据读写单元202以及sram控制逻辑单元203、译码器204时，上述的sram存储器10与读写控制模块20之间的具体连接及控制过程如下：
59.译码器204与sram控制逻辑单元203连接。开路数据存储单元102与开路数据读写单元201连接。显示数据存储单元103与显示数据读写单元202连接。
60.下面对驱动芯片100的写开路数据的过程进行说明，具体过程包括：sram控制逻辑单元203在接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号(adr)输入至译码器204中，同时使自身的写使能信号(wen)有效，以触发开路数据读写单元201将开路数据写入至开路数据存储单元102。
61.其中，第一写数据指令可以由外部的控制器，或者上位机输入。当sram控制逻辑单元203接收到第一写数据指令后，激活地址信号引脚，并将地址信号输入至译码器204中，即确定写入的数据的位置，然后使写使能信号(wen)有效，于本技术实施例，写使能信号(wen)
为低电平时有效，然后在时钟信号(clk)的下降沿，经过一定的延迟时间后，开路数据读写单元201将开路数据存储至开路数据存储单元102中。图3中，开路数据读写单元201的o端口用于获取led的开路检测的相关数据。
62.于本技术实施例，获取的led的开路检测的相关数据可以是确定出的led开路检测的结果，也即，开路数据读写单元201可以通过驱动芯片100内部的检测电路得到开路数据，然后直接将开路数据存储在至开路数据存储单元102中。
63.当然，获取的led的开路检测的相关数据可以是与led连接的驱动芯片100的输出管脚的电位信息。相应的，开路数据读写单元201具体用于根据显示阵列中的led在测试时，驱动芯片100上与led连接的输出管脚的电位信息确定显示阵列中的led是否开路，并根据确定结果生成开路数据。
64.需要说明的是，led正常点亮时是由驱动芯片100提供一个下拉/上拉电流(上拉还是下拉取决于芯片是共阳极芯片还是共阴极芯片)。以共阳芯片为例，led正常时，驱动芯片100连接led的输出管脚电位是中间电位；led开路时，由于没有对电源的通路，该管脚电位会被下拉电流下拉至地电位。因此，通过该方式能够有效地确定显示阵列中的led是否为开路。
65.此外，上述的开路检测以及开路数据的写入过程均在显示组件上电后就开始执行。通过该方式，以便于后续输出显示数据时，能够及时提供可靠的开路数据。
66.需要说明的是，开路数据存储单元102与显示阵列为对应关系，当显示阵列的灯珠为开路时，则开路数据存储单元102的对应位置设置为1，当显示阵列的灯珠不为开路，则开路数据存储单元102的对应位置设置为0。其中，1在数字电路中表征高电平，0在数字电路中表征低电平。
67.在本技术实施例中，开路数据存储单元与显示阵列为对应关系，且根据开路检测结果，将开路的位置与非开路的位置设置为不同的电平(如开路位置设置为高电平，非开路位置设置为低电平)，以便于直接根据开路数据存储单元中的数字信息确定出led是否为开路。
68.当然，在其他实施例中，也可以是当显示阵列的灯珠为开路时，则开路数据存储单元102的对应位置设置为0，当显示阵列的灯珠不为开路，则开路数据存储单元102的对应位置设置为1，本技术不作限定。
69.相应的，驱动芯片100的读开路数据的过程包括：sram控制逻辑单元203根据当前显示阵列的扫描位置控制译码器通过字线wl选通对应的某一行，然后使读使能信号(oen)有效，于本实施例中，读使能信号为低电平时有效，需要说明的是，当读使能信号(oen)与写使能信号(wen)均为低电平时，此时进行写数据，而当写使能信号(wen)为高电平而读使能信号(oen)为低电平时才进行读数据。读使能信号有效后，开路数据读写单元201通过bl位线及nbl位线进行读取该行的开路数据。
70.写入显示数据的具体过程包括：sram控制逻辑单元203在接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器204中，同时使自身的写使能信号有效，以触发显示数据读写单元202将显示数据写入至显示数据存储单元103。
71.其中，第二写数据指令也可以由外部的控制器，或者上位机输入，且第二写数据指令与第一写数据指令不同。当sram控制逻辑单元203接收到第二写数据指令后，激活地址信
号引脚，并将地址信号(adr)输入至译码器204中，即确定写入的数据的位置，然后使写使能信号(wen)有效，于本技术实施例，写使能信号(wen)为低电平时有效，然后在时钟信号(clk)的下降沿，经过一定的延迟时间后，显示数据读写单元202将开显示数据存储至显示数据存储单元103中。图3中，显示数据读写单元202的d端口用于获取显示数据。
72.相应的，驱动芯片100的读开路数据的过程包括：sram控制逻辑单元203根据当前显示阵列的扫描位置控制译码器通过字线wl选通对应的某一行，然后使读使能信号(oen)有效，于本实施例中，读使能信号为低电平时有效，需要说明的是，当读使能信号(oen)与写使能信号(wen)均为低电平时，此时进行写数据，而当写使能信号(wen)为高电平而读使能信号(oen)为低电平时才进行读数据。读使能信号有效后，显示数据读写单元202通过bl位线及nbl位线进行读取该行的显示数据。
73.此外，显示数据读写单元202在读取该行的显示数据后，还通过ol端口获取开路数据读写单元201所读取的开路数据，然后对该行中开路的led对应的通道的数据进行屏蔽，以更新该行的显示数据，并将更新后的显示数据通过do端口输出至显示阵列。
74.区别于现有技术，本实施例提供的方案中，包括两块独立的sram，即开路数据存储单元102、显示数据存储单元103。经过上述工作原理描述可以看出，数据读写必须基于译码器204的地址信号(adr)才能准确读写数据。因此，本实施例提供两种地址信号(adr)的映射关系，一种方式是开路数据存储单元102、显示数据存储单元103各用一组地址信号(adr)，可以独立的完成数据读写，但缺点在于需在增加地址运算。
75.作为一种优选实施例，本技术还提供了另一种地址信号(adr)的实现方式，也就是开路数据存储单元102、显示数据存储单元103使用同一组地址信号(adr)，写数据时基于第一写数据指令和第二写数据指令选择对应的开路数据存储单元102或显示数据存储单元103，以完成对应的开路数据和显示数据的写入，读数据时，由于开路数据和显示数据需要一起读出，因此只用同一地址信号(adr)即可读出对应通道的开路数据和显示数据，最后在基于开路数据把表征为开路的通道所对应的显示数据置为0，最终输出更新后的显示数据。
76.下面结合具体的时序图对上述的读写过程进行说明。请参阅图4，图4中，clk为时钟信号，wen为写使能信号(低电平有效)，d为显示数据读写单元202的数据输入端，oen为使能信号(低电平有效)，do为显示数据读写单元202的数据输出端。当读使能信号(oen)与写使能信号(wen)均为低电平时，此时进行写数据，而当写使能信号(wen)为高电平而读使能信号(oen)为低电平时进行读数据。在写数据的根据时序依次写入16个通道的数据，而在读数据时，也依次读取16个通道的数据。假设通道3的led为开路，则在输出时，将通道3的数据进行屏蔽(显示数据置为0)，即输出端do的通道3的数据为空。
77.在一些实施例中，显示数据存储单元103包括存储阵列a和存储阵列b，所述存储阵列a和存储阵列b交替读取、写入所述显示数据，所述开路数据存储单元写入开路数据后，交替与所述存储阵列a或存储阵列b读取数据，即输出的数据是开路数据+显示数据a、开路数据+显示数据b，其中显示数据a和显示数据b可表示为连续两帧的显示数据，也就是开路数据写入1次以后循环读出即可，无须随显示数据每帧写入。
78.其中，存储阵列a和存储阵列b的数据分别为nbit，开路数据存储单元的数据为1bit。该设计，大大降低了所需sram的存储空间，可避免现有技术方案一中因增加1bit开路数据导致的存储空间翻倍，也可区别于方案二中只需存储一次开路数据，方案二中存储阵
列a和存储阵列b都需要存储开路数据，因此存储开路数据的空间是本技术的两倍，同时本技术传输数据也可以少传输1bit，无需每次重复传输开路数据。
79.需要说明的是，图3所示的结构仅为示意，本技术实施例提供的驱动芯片100还可以具有比图3更少或更多的组件，或是具有与图3所示不同的配置。此外，图3所示的各组件可以通过软件、硬件或其组合实现。
80.基于同一发明构思，本技术实施例还提供一种显示系统/设备。显示系统/设备包括显示阵列及与显示阵列连接的如上述实施例所提供的驱动芯片。
81.需要说明的是，本技术实施例提供的驱动芯片为恒流源列驱动芯片。也即，该驱动芯片用于显示组件的列驱动。
82.请参阅图5，基于同一发明构思，本技术实施例还提供一种驱动方法，该方法应用于图2所示的驱动芯片100。需要说明的是，本技术实施例提供的驱动方法不以图2及以下所示的顺序为限制，该方法包括：步骤s101。
83.步骤s101：根据sram存储器中存储的显示阵列的开路数据控制sram存储器中存储的显示阵列的显示数据的输出。
84.其中，当显示阵列中某通道led对应的开路数据表征为开路时，该通道所对应的显示数据被屏蔽，所述sram存储器输出的显示数据置为0。
85.可选地，写入开路数据的步骤包括：在显示阵列上电时，当接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将开路数据进行存储。
86.可选地，写入显示数据的步骤包括：当接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将显示数据进行存储。
87.由于上述步骤在前述实施例中均已进行说明，因此，此处不作赘述。
88.请参阅图6，基于同一发明构思，本技术实施例还提供一种驱动装置300，该装置包括：控制单元301。
89.控制单元301用于根据所述sram存储器中存储的显示阵列的开路数据控制所述sram存储器中存储的所述显示阵列的显示数据的输出；其中，当所述显示阵列中某通道led对应的开路数据表征为开路时，该通道所对应的显示数据被屏蔽，所述sram存储器输出的显示数据置为0。
90.可选地，该装置还包括：第一写数据模块。
91.第一写数据模块用于在所述显示阵列上电时，当接收到外部输入的第一写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将所述开路数据进行存储。
92.可选地，该装置还包括：第二写数据模块。
93.第二写数据模块用于当接收到外部输入的第二写数据指令时，激活地址信号引脚，并将地址信号输入至译码器中，同时使自身的写使能信号有效，进而将所述显示数据进行存储。
94.需要说明的是，由于所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过
程，在此不再赘述。
95.基于同一发明构思，本技术实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序在被运行时执行上述实施例中提供的方法。
96.该存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如软盘、硬盘、磁带)、光介质(例如dvd)、或者半导体介质(例如固态硬盘solid state disk(ssd))等。
97.在本技术所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
98.另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
99.再者，在本技术各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
100.在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
101.以上所述仅为本技术的实施例而已，并不用于限制本技术的保护范围，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。