像素电路及其驱动方法和显示面板与流程

1.本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法和显示面板。


背景技术：

2.随着显示技术的不断发展，人们对于显示面板的性能要求越来越高。显示面板中包括像素电路，像素电路中包括用于驱动发光器件进行发光的驱动晶体管。由于驱动晶体管产生的驱动电流容易受到阈值电压等因素的影响，且现有像素电路对于驱动晶体管的阈值电压补偿效果较差，使得显示面板存在亮度均一性较差的问题，这样会影响显示效果。


技术实现要素：

3.本发明实施例提供了一种像素电路及其驱动方法和显示面板，以提升显示亮度均一性，从而提升显示效果。
4.第一方面，本发明实施例提供了一种像素电路，包括：驱动晶体管、阈值控制模块、数据写入模块、第一存储模块、第二存储模块和发光模块；
5.所述驱动晶体管为垂直双栅晶体管，所述驱动晶体管和所述发光模块依次连接于第一电源电压端和第二电源电压端之间，所述阈值控制模块连接所述驱动晶体管的第一栅极和第二栅极，用于在初始化阶段向所述驱动晶体管的第一栅极写入第一初始化电压，在初始化阶段和补偿阶段向所述驱动晶体管的第二栅极写入第二初始化电压，以使所述驱动晶体管在补偿阶段导通而减小自身的第二栅极和第二极之间的电压，实现阈值调节；
6.所述数据写入模块连接所述驱动晶体管的第二极，用于在数据写入阶段向所述驱动晶体管的第二极写入数据电压；
7.所述第一存储模块连接于所述驱动晶体管的第一栅极和第二极之间，用于存储所述驱动晶体管的第一栅极和第二极之间的电压，所述第二存储模块连接于所述驱动晶体管的第二栅极和第二极之间，用于存储所述驱动晶体管的第二栅极和第二极之间的电压；
8.所述驱动晶体管用于在发光阶段响应自身的第一栅极和第二极之间的电压产生驱动电流，以驱动所述发光模块发光。
9.可选地，所述像素电路还包括发光控制模块；
10.所述发光控制模块连接于所述驱动晶体管的第二极和所述发光模块的第一端之间，所述发光控制模块的控制端接入发光控制信号，所述发光控制模块用于响应所述发光控制信号而导通或关断，以在导通时连接所述驱动晶体管的第二极和所述发光模块，在关断时断开所述驱动晶体管的第二极和所述发光模块；
11.优选地，所述发光控制模块包括第一晶体管，所述第一晶体管的栅极接入所述发光控制信号，所述第一晶体管的第一极连接所述驱动晶体管的第二极，所述第一晶体管的第二极连接所述发光模块的第一端。
12.可选地，所述像素电路还包括初始化模块；
13.所述初始化模块的控制端接入第一扫描信号，所述初始化模块的第一端接入第三初始化电压，所述初始化模块的第二端连接于所述发光模块的第一端和所述发光控制模块之间，所述发光控制模块还用于响应所述发光控制信号在初始化阶段导通，所述初始化模块用于响应所述第一扫描信号在初始化阶段导通，以向所述发光模块的第一端写入所述第三初始化电压，并通过所述发光控制模块向所述驱动晶体管的第二极写入所述第三初始化电压；
14.优选地，所述第一初始化电压大于或等于所述第三初始化电压，所述第二初始化电压大于所述第三初始化电压；
15.优选地，所述初始化模块包括第二晶体管，所述第二晶体管的栅极接入所述第一扫描信号，所述第二晶体管的第一极接入所述第三初始化电压，所述第二晶体管的第二极连接于所述发光模块的第一端和所述发光控制模块之间。
16.可选地，所述阈值控制模块包括第一开关单元和第二开关单元；
17.所述第一开关单元的控制端接入第二扫描信号，所述第一开关单元的第一端接入所述第一初始化电压，所述第一开关单元的第二端连接所述驱动晶体管的第一栅极，所述第一开关单元用于响应所述第二扫描信号，在初始化阶段和数据写入阶段向所述驱动晶体管的第一栅极写入所述第一初始化电压；
18.所述第二开关单元的控制端接入第三扫描信号，所述第二开关单元的第一端接入所述第二初始化电压，所述第二开关单元的第二端连接所述驱动晶体管的第二栅极，所述第二开关单元用于响应所述第三扫描信号，在初始化阶段和补偿阶段向所述驱动晶体管的第二栅极写入所述第二初始化电压；
19.优选地，所述第二初始化电压大于或等于所述第一初始化电压；
20.优选地，所述第二开关单元的第一端连接所述第一电源电压端，所述第二初始化电压为所述第一电源电压端的电压，所述第一电源电压端的电压大于所述第一初始化电压，所述第一初始化电压大于所述第二电源电压端的电压。
21.可选地，所述第一开关单元包括第三晶体管，所述第三晶体管的栅极接入所述第二扫描信号，所述第三晶体管的第一极接入所述第一初始化电压，所述第三晶体管的第二极连接所述驱动晶体管的第一栅极；
22.所述第二开关单元包括第四晶体管，所述第四晶体管的栅极接入所述第三扫描信号，所述第四晶体管的第一极接入所述第二初始化电压，所述第四晶体管的第二极连接所述驱动晶体管的第二栅极。
23.可选地，所述数据写入模块包括第五晶体管，所述第五晶体管的栅极接入第四扫描信号，所述第五晶体管的第一极接入所述数据电压，所述第五晶体管的第二极连接所述驱动晶体管的第二极，所述第五晶体管用于响应所述第四扫描信号，在数据写入阶段向所述驱动晶体管的第二极写入所述数据电压；
24.所述第一存储模块包括第一电容，所述第一电容的第一极连接所述驱动晶体管的第一栅极，所述第一电容的第二极连接所述驱动晶体管的第二极；
25.所述第二存储模块包括第二电容，所述第二电容的第一极连接所述驱动晶体管的第二栅极，所述第二电容的第二极连接所述驱动晶体管的第二极；
26.所述发光模块包括发光器件，所述驱动晶体管连接于所述第一电源电压端和所述
发光器件的第一极之间，所述发光器件的第二极连接所述第二电源电压端。
27.第二方面，本发明实施例还提供了一种像素电路的驱动方法，所述像素电路包括：驱动晶体管、阈值控制模块、数据写入模块、第一存储模块、第二存储模块和发光模块；所述驱动晶体管为垂直双栅晶体管，所述驱动晶体管和所述发光模块依次连接于第一电源电压端和第二电源电压端之间，所述阈值控制模块连接所述驱动晶体管的第一栅极和第二栅极，所述数据写入模块连接所述驱动晶体管的第二极；所述第一存储模块连接于所述驱动晶体管的第一栅极和第二极之间，用于存储所述驱动晶体管的第一栅极和第二极之间的电压；所述第二存储模块连接于所述驱动晶体管的第二栅极和第二极之间，用于存储所述驱动晶体管的第二栅极和第二极之间的电压；
28.所述像素电路的驱动方法包括：
29.在初始化阶段，通过所述阈值控制模块向所述驱动晶体管的第一栅极写入第一初始化电压，在初始化阶段和补偿阶段，通过所述阈值控制模块向所述驱动晶体管的第二栅极写入第二初始化电压，以使所述驱动晶体管在补偿阶段导通而减小自身的第二栅极和第二极之间的电压，实现阈值调节；
30.在数据写入阶段，通过所述数据写入模块向所述驱动晶体管的第二极写入数据电压；
31.在发光阶段，通过所述驱动晶体管响应自身的第一栅极和第二极之间的电压产生驱动电流，以驱动所述发光模块发光。
32.可选地，所述像素电路还包括发光控制模块和初始化模块；所述发光控制模块连接于所述驱动晶体管的第二极和所述发光模块的第一端之间，所述发光控制模块的控制端接入发光控制信号；所述初始化模块的控制端接入第一扫描信号，所述初始化模块的第一端接入第三初始化电压，所述初始化模块的第二端连接于所述发光模块的第一端和所述发光控制模块之间；
33.所述像素电路的驱动方法还包括：
34.在初始化阶段，控制所述发光控制模块响应所述发光控制信号而导通，并控制所述初始化模块响应所述第一扫描信号而导通，以通过所述初始化模块向所述发光模块的第一端写入所述第三初始化电压，并通过所述初始化模块和所述发光控制模块向所述驱动晶体管的第二极写入所述第三初始化电压；
35.在补偿阶段和数据写入阶段，控制所述发光控制模块响应所述发光控制信号而关断，以断开所述驱动晶体管的第二极和所述发光模块；
36.在发光阶段，控制所述发光控制模块响应所述发光控制信号而导通，以连接所述驱动晶体管的第二极和所述发光模块。
37.可选地，所述阈值控制模块包括第一开关单元和第二开关单元；所述第一开关单元的控制端接入第二扫描信号，所述第一开关单元的第一端接入所述第一初始化电压，所述第一开关单元的第二端连接所述驱动晶体管的第一栅极；所述第二开关单元的控制端接入第三扫描信号，所述第二开关单元的第一端接入所述第二初始化电压，所述第二开关单元的第二端连接所述驱动晶体管的第二栅极；
38.在初始化阶段，通过所述阈值控制模块向所述驱动晶体管的第一栅极写入第一初始化电压，在初始化阶段和补偿阶段，通过所述阈值控制模块向所述驱动晶体管的第二栅
极写入第二初始化电压，以使所述驱动晶体管在补偿阶段导通而减小自身的第二栅极和第二极之间的电压，实现阈值调节，包括：
39.在初始化阶段，控制所述第一开关单元响应所述第二扫描信号向所述驱动晶体管的第一栅极写入所述第一初始化电压，在初始化阶段和补偿阶段，控制所述第二开关单元响应所述第三扫描信号向所述驱动晶体管的第二栅极写入所述第二初始化电压。
40.第三方面，本发明实施例还提供了一种显示面板，包括第一方面所述的像素电路。
41.本发明实施例提供的像素电路及其驱动方法和显示面板，通过阈值控制模块在初始化阶段向驱动晶体管的第一栅极写入第一初始化电压，在初始化阶段和补偿阶段向驱动晶体管的第二栅极写入第二初始化电压，以使驱动晶体管在补偿阶段导通而将第一电源电压写入自身的第二极，通过抬升驱动晶体管的第二极的电压来减小第二栅极和第二极之间的电压，从而使驱动晶体管的阈值电压逐渐偏正直至驱动晶体管关断，甚至可以使驱动晶体管关断时的阈值电压为0v或者接近0v，同时，通过第二存储模块存储驱动晶体管的第二栅极和第二极之间的电压，以固定驱动晶体管的阈值电压，实现了驱动晶体管的阈值电压调节，以提升显示亮度均一性。并且，本方案中的补偿阶段和数据写入阶段分时进行，一方面使得补偿阶段的时长可调，有助于对驱动晶体管的阈值电压进行充分调节，适用于补偿驱动晶体管的阈值电压小于0的情况，另一方面，数据电压能够快速写入至第一存储模块，且数据写入阶段的时长不受补偿阶段的时长影响，有助于缩短数据写入阶段的时长，能够适用于高刷新率和高分辨率的显示面板。
42.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
43.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
44.图1是本发明实施例提供的一种像素电路的结构示意图；
45.图2是本发明实施例提供的另一种像素电路的结构示意图；
46.图3是本发明实施例提供的一种像素电路的驱动时序示意图；
47.图4是本发明实施例提供的另一种像素电路的结构示意图；
48.图5是本发明实施例提供的另一种像素电路的结构示意图；
49.图6是本发明实施例提供的一种像素电路的驱动方法的流程示意图。
具体实施方式
50.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
51.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
52.正如背景技术所述，现有显示面板存在亮度均一性较差的问题，这样会影响显示效果。经发明人研究发现，出现上述问题的原因如下：
53.相关技术中通过将驱动晶体管的栅极和漏极短接(又称二极管连接)的形式来补偿驱动晶体管的阈值电压，然而，这种补偿方法的阈值电压补偿范围较小，且补偿过程较为耗时，补偿效果较差。以像素电路中的驱动晶体管是n型铟镓锌氧化物(indium gallium zinc oxide，igzo)薄膜晶体管为例进行说明，n型igzo薄膜晶体管具有漏电流低、工艺一致性好及成本低的优势，有利于低刷新率，中大尺寸显示面板的制作。但是，n型igzo薄膜晶体管的电性稳定性较差，其阈值电压的漂移范围较大，甚至可能出现阈值电压小于0的情况。若采用二极管连接形式的补偿方法，则难以对n型igzo驱动晶体管的阈值电压进行充分补偿，使得显示面板存在亮度均一性较差的问题，从而影响显示效果。另外，在二极管连接形式的补偿方法中，数据电压写入过程和阈值电压补偿过程需要同步进行，而n型igzo驱动晶体管的迁移率较低，其阈值电压补偿过程耗时较长，若数据电压写入过程和阈值电压补偿过程同步进行，则不利于高刷新率和高分辨率的实现。
54.针对上述问题，本发明实施例提供了一种像素电路。图1是本发明实施例提供的一种像素电路的结构示意图。参见图1，该像素电路包括：驱动晶体管dt、阈值控制模块10、数据写入模块20、第一存储模块30、第二存储模块40和发光模块50。
55.其中，驱动晶体管dt为垂直双栅晶体管，驱动晶体管dt和发光模块50依次连接于第一电源电压端和第二电源电压端之间，第一电源电压端接入第一电源电压vdd，第二电源电压端接入第二电源电压vss。阈值控制模块10接入第一初始化电压和第二初始化电压，并连接驱动晶体管dt的第一栅极和第二栅极。阈值控制模块10用于在初始化阶段向驱动晶体管dt的第一栅极写入第一初始化电压，在初始化阶段和补偿阶段向驱动晶体管dt的第二栅极写入第二初始化电压，以使驱动晶体管dt在补偿阶段导通而减小自身的第二栅极和第二极之间的电压，实现阈值调节。
56.数据写入模块20的第一端接入数据电压vdata，数据写入模块20的第二端连接驱动晶体管dt的第二极，数据写入模块20用于在数据写入阶段向驱动晶体管dt的第二极写入数据电压vdata。第一存储模块30连接于驱动晶体管dt的第一栅极和第二极之间，用于存储驱动晶体管dt的第一栅极和第二极之间的电压。第二存储模块40连接于驱动晶体管dt的第二栅极和第二极之间，用于存储驱动晶体管dt的第二栅极和第二极之间的电压。驱动晶体管dt用于在发光阶段响应自身的第一栅极和第二极之间的电压产生驱动电流，以驱动发光模块50发光。
57.具体地，驱动晶体管dt可以是n型晶体管，或者也可以是p型晶体管，本发明各实施例中均以驱动晶体管dt是n型晶体管为例进行说明。驱动晶体管dt的第一栅极可以是顶栅，
第二栅极可以是底栅。根据垂直双栅晶体管的特性可知，驱动晶体管dt的阈值电压会受到第二栅极与第二极之间的压差影响，且第二栅极与第二极之间的压差越大，驱动晶体管dt的阈值电压越偏负，第二栅极与第二极之间的压差越小，驱动晶体管dt的阈值电压越偏正，在第二栅极与第二极之间的压差维持不变时，驱动晶体管dt的阈值电压维持不变。
58.第一初始化电压和第二初始化电压均为固定电压，第一初始化电压和第二初始化电压可以相同，或者也可以不同。图1示出了第一初始化电压是第一电压vref，第二初始化电压是第一电源电压vdd，且第一电源电压vdd大于第一电压vref，第一电压vref大于第二电源电压vss的情况。其中，第一电源电压vdd为正压，第二电源电压vss为0v或负压。
59.下面对图1所示的像素电路的工作原理进行说明。示例性地，该像素电路的工作过程至少包括：初始化阶段、补偿阶段、数据写入阶段和发光阶段。
60.在初始化阶段，控制阈值控制模块10向驱动晶体管dt的第一栅极写入第一电压vref，使g节点的电压为第一电压vref，并向驱动晶体管dt的第二栅极写入第一电源电压vdd，使bg节点的电压为第一电源电压vdd，实现对驱动晶体管dt的第一栅极和第二栅极的电压初始化。第一存储模块30可以存储g节点和s节点之间的电压，第二存储模块40可以存储bg节点和s节点之间的电压。
61.在补偿阶段，控制阈值控制模块10向驱动晶体管dt的第二栅极写入第一电源电压vdd，使bg节点的电压保持为第一电源电压vdd。在补偿阶段，g节点的电压为第一电压vref，bg节点的电压为第一电源电压vdd，因为第一电源电压vdd大于第一电压vref，所以驱动晶体管dt的第二栅极和第二极之间的电压(即bg节点和s节点之间的电压)vbgs大于第一栅极和第二极之间的电压(即g节点和s节点之间的电压)vgs。根据垂直双栅晶体管的特性可知，在vbgs较大时，驱动晶体管dt的阈值电压vth为绝对值较大的负值，使vgs＞vth，驱动晶体管dt导通。第一电源电压vdd可以通过导通的驱动晶体管dt写入s节点，将s节点的电压抬升，使vbgs减小。s节点的电压抬升得越高，vbgs越小，驱动晶体管dt的阈值电压vth越偏正。在vbgs减小的过程中,vth一直在调整，直至调整后的vth＝vgs时，驱动晶体管dt关断。第一存储模块30存储此时的g节点和s节点之间的电压，且第一存储模块30存储的电压与驱动晶体管dt的阈值电压vth相关。第二存储模块40存储此时的bg节点和s节点之间的电压，使驱动晶体管dt的阈值电压vth固定。
62.在数据写入阶段，控制数据写入模块20向驱动晶体管dt的第二极写入数据电压vdata，以使驱动晶体管dt的第一栅极和第二极之间的电压vgs与数据电压vdata相关，第一存储模块30存储vgs。
63.在发光阶段，控制驱动晶体管dt响应自身的第一栅极和第二极之间的电压vgs产生驱动电流，并将该驱动电流提供至发光模块50，驱动发光模块50以相应的亮度发光。驱动晶体管dt产生的驱动电流i可表示为：
64.i＝k*(vgs-vth)265.其中，k＝(w/2l)μcox，w为驱动晶体管dt的沟道宽度，l为驱动晶体管dt的沟道长度，μ为驱动晶体管dt的迁移率，cox为驱动晶体管dt的单位面积沟道电容。
66.由于驱动晶体管dt的第一栅极和第二极之间的电压vgs与数据电压vdata相关，且驱动晶体管dt的阈值电压vth已被调节为一固定电压，这样能够使驱动晶体管dt产生的驱动电流i的大小主要由该固定电压和数据电压vdata决定，以避免驱动晶体管dt的阈值电压
vth出现漂移而影响驱动电流i的大小，有助于提升显示亮度的均一性。在通过阈值控制模块将驱动晶体管dt的阈值电压vth调节至0v或者接近0v的情况下，还有助于消除驱动晶体管dt的阈值电压vth对驱动电流i的影响，以实现阈值电压补偿。
67.本发明实施例的技术方案，通过阈值控制模块在初始化阶段向驱动晶体管的第一栅极写入第一初始化电压，在初始化阶段和补偿阶段向驱动晶体管的第二栅极写入第二初始化电压，以使驱动晶体管在补偿阶段导通而将第一电源电压写入自身的第二极，通过抬升驱动晶体管的第二极的电压来减小第二栅极和第二极之间的电压，从而使驱动晶体管的阈值电压逐渐偏正直至驱动晶体管关断，甚至可以使驱动晶体管关断时的阈值电压为0v或者接近0v，同时，通过第二存储模块存储驱动晶体管的第二栅极和第二极之间的电压，以固定驱动晶体管的阈值电压，实现了驱动晶体管的阈值电压调节，以提升显示亮度均一性。并且，本方案中的补偿阶段和数据写入阶段分时进行，一方面使得补偿阶段的时长可调，有助于对驱动晶体管的阈值电压进行充分调节，适用于补偿驱动晶体管的阈值电压小于0的情况，另一方面，数据电压能够快速写入至第一存储模块，且数据写入阶段的时长不受补偿阶段的时长影响，有助于缩短数据写入阶段的时长，能够适用于高刷新率和高分辨率的显示面板。
68.继续参见图1，在上述实施例的基础上，该像素电路还可以包括发光控制模块60。发光控制模块60的控制端接入发光控制信号em，发光控制模块60的第一端连接驱动晶体管dt的第二极，发光控制模块60的第二端连接发光模块50的第一端。发光控制模块60用于响应发光控制信号em而导通或关断，以在导通时连接驱动晶体管dt的第二极和发光模块50，在关断时断开驱动晶体管dt的第二极和发光模块50。
69.在补偿阶段和数据写入阶段，可以控制发光控制模块60响应发光控制信号em而关断，以断开驱动晶体管dt的第二极和发光模块50之间的通道(即断开驱动晶体管dt的第二极和发光模块50的连接)，从而避免驱动晶体管dt在补偿阶段和数据写入阶段导通时驱动发光模块50发光，即避免驱动发光模块50在发光阶段之前发光而影响显示对比度。在发光阶段，可以控制发光控制模块60响应发光控制信号em而导通，以连接驱动晶体管dt的第二极和发光模块50，使驱动晶体管dt将驱动电流提供至发光模块50，以驱动发光模块50发光。
70.图1仅示出了驱动晶体管dt和发光模块50之间设置有发光控制模块60的情况，在一些实施例中，还可以在第一电源电压端和驱动晶体管dt的第一极之间设置发光控制模块，以通过该发光控制模块控制第一电源电压端和驱动晶体管dt的第一极连通或断开。在其他实施例中，还可以设置第一电源电压端和第二电源电压端之间仅连接有驱动晶体管dt和发光模块50。
71.继续参见图1，可选地，该像素电路还可以包括初始化模块70。初始化模块70的控制端接入第一扫描信号scan1，初始化模块70的第一端接入第三初始化电压，初始化模块70的第二端连接于发光模块50的第一端和发光控制模块60之间，发光控制模块60还用于响应发光控制信号em在初始化阶段导通，初始化模块70用于响应第一扫描信号scan1在初始化阶段导通，以向发光模块50的第一端写入第三初始化电压，并通过发光控制模块60向驱动晶体管dt的第二极写入第三初始化电压，实现对发光模块50的第一端和驱动晶体管dt的第二极的电压初始化。
72.其中，阈值控制模块10接入的第一初始化电压等于初始化模块70接入的第三初始
化电压，阈值控制模块10接入的第二初始化电压大于初始化模块70接入的第三初始化电压。图1示出了第一初始化电压和第三初始化电压均为第一电压vref，第二初始化电压为第一电源电压vdd，且第一电源电压vdd大于第一电压vref的情况。示例性地，在初始化阶段，g节点和s节点的电压均为第一电压vref，bg节点的电压为第一电源电压vdd，驱动晶体管dt的第一栅极和第二极之间的电压vgs＝0，且驱动晶体管dt的第一栅极和第二极之间的电压vbgs较大，使得驱动晶体管dt的阈值电压vth为绝对值较大的负值，则vgs＞vth，驱动晶体管dt可以在补偿阶段导通，从而在补偿阶段实现阈值电压调节。
73.图2是本发明实施例提供的另一种像素电路的结构示意图。参见图2，可选地，阈值控制模块10包括第一开关单元110和第二开关单元120。第一开关单元110的控制端接入第二扫描信号scan2，第一开关单元110的第一端接入第一初始化电压，第一开关单元110的第二端连接驱动晶体管dt的第一栅极，第一开关单元110用于响应第二扫描信号scan2，在初始化阶段和数据写入阶段向驱动晶体管dt的第一栅极写入第一初始化电压。第二开关单元120的控制端接入第三扫描信号scan3，第二开关单元120的第一端接入第二初始化电压，第二开关单元120的第二端连接驱动晶体管dt的第二栅极，第二开关单元120用于响应第三扫描信号scan3，在初始化阶段和补偿阶段向驱动晶体管dt的第二栅极写入第二初始化电压。
74.图2示出了第一初始化电压为第一电压vref，第二开关单元120的第一端连接第一电源电压端，第二初始化电压为第一电源电压vdd，且第一电源电压vdd大于第一电压vref，第一电压vref大于第二电源电压vss的情况。示例性地，在初始化阶段，通过第一开关单元110向驱动晶体管dt的第一栅极写入第一电压vref，通过第二开关单元120向驱动晶体管dt的第二栅极写入第一电源电压vdd，并通过初始化模块70和发光控制模块60向驱动晶体管dt的第二极写入第一电压vref，使得g节点和s节点的电压均为第一电压vref，bg节点的电压为第一电源电压vdd，以使驱动晶体管dt在补偿阶段导通，从而在补偿阶段实现阈值电压调节。另外，本方案通过设置第二开关单元120的第一端连接第一电源电压端，能够利用第一电源电压vdd作为第二初始化电压，无需额外向第二开关单元120提供其他的电压作为第二初始化电压，有助于减少显示面板中的电压信号端及相应的信号线的数量。
75.本发明实施例提供的像素电路中，各模块及单元内部的具体结构可以有多种实现方式，下面以其中的一种为例进行说明。参见图2，可选地，设置发光控制模块60包括第一晶体管t1，第一晶体管t1的栅极接入发光控制信号em，第一晶体管t1的第一极连接驱动晶体管dt的第二极，第一晶体管t1的第二极连接发光模块50的第一端。
76.初始化模块70包括第二晶体管t2，第二晶体管t2的栅极接入第一扫描信号scan1，第二晶体管t2的第一极接入第三初始化电压，第二晶体管t2的第二极连接于发光模块50的第一端和发光控制模块60之间。
77.第一开关单元110包括第三晶体管t3，第三晶体管t3的栅极接入第二扫描信号scan2，第三晶体管t3的第一极接入第一初始化电压，第三晶体管t3的第二极连接驱动晶体管dt的第一栅极。
78.第二开关单元120包括第四晶体管t4，第四晶体管t4的栅极接入第三扫描信号scan3，第四晶体管t4的第一极接入第二初始化电压，第四晶体管t4的第二极连接驱动晶体管dt的第二栅极。
79.数据写入模块20包括第五晶体管t5，第五晶体管t5的栅极接入第四扫描信号
scan4，第五晶体管t5的第一极接入数据电压vdata，第五晶体管t5的第二极连接驱动晶体管dt的第二极，第五晶体管t5用于响应第四扫描信号scan4，在数据写入阶段向驱动晶体管dt的第二极写入数据电压vdata。
80.第一存储模块30包括第一电容cst1，第一电容cst1的第一极连接驱动晶体管dt的第一栅极，第一电容cst1的第二极连接驱动晶体管dt的第二极。
81.第二存储模块40包括第二电容cst2，第二电容cst2的第一极连接驱动晶体管dt的第二栅极，第二电容cst2的第二极连接驱动晶体管dt的第二极。
82.发光模块50包括发光器件d1，驱动晶体管dt连接于第一电源电压端和发光器件d1的第一极之间，发光器件d1的第二极连接第二电源电压端。
83.图3是本发明实施例提供的一种像素电路的驱动时序示意图，图3所示的驱动时序可适用于驱动图1和图2所示的像素电路工作。下面结合图2和图3，以图3中的各晶体管均是n型晶体管，第一初始化电压和第三初始化电压均为第一电压vref，第二初始化电压为第一电源电压vdd为例，对该像素电路的工作原理进行说明。示例性地，该像素电路的工作阶段包括初始化阶段t1、补偿阶段t2、数据写入阶段t3和发光阶段t4。
84.在初始化阶段t1，第一扫描信号scan1、第二扫描信号scan2、第三扫描信号scan3和发光控制信号em为高电平信号，第四扫描信号scan4为低电平信号。第一晶体管t1、第二晶体管t2、第三晶体管t3和第四晶体管t4导通，第五晶体管t5关断。第一电压vref通过第二晶体管t2写入发光器件d1的第一极，通过第二晶体管t2和第一晶体管t1写入驱动晶体管dt的第二极，并通过第三晶体管t3写入驱动晶体管dt的第一栅极，使发光器件d1的第一极、s节点和g节点的电压均被初始化为第一电压vref。第一电源电压vdd通过第四晶体管t4写入驱动晶体管dt的第二栅极，使bg节点的电压被初始化为第一电源电压vdd。第一电容cst1和第二电容cst2两极的电压均被初始化。
85.在补偿阶段t2，第一扫描信号scan1、第二扫描信号scan2、第四扫描信号scan4和发光控制信号em为低电平信号，第三扫描信号scan3为高电平信号。第四晶体管t4导通，第一晶体管t1、第二晶体管t2、第三晶体管t3和第五晶体管t5关断。在补偿阶段t2开始时，驱动晶体管dt的第一栅极和第二极之间的电压vgs＝0，该电压被存储于第一电容cst1中。驱动晶体管dt的第二栅极和第二极之间的电压vbgs较大，使得驱动晶体管dt的阈值电压vth为绝对值较大的负值，从而使vgs＞vth，驱动晶体管dt导通。第一电源电压vdd可以通过导通的驱动晶体管dt写入s节点，将s节点的电压抬升，使第二电容cst2进行放电，vbgs逐渐减小而vgs不变，驱动晶体管dt的阈值电压vth从负值开始正漂，直到驱动晶体管dt的阈值电压vth上升至0v时，驱动晶体管dt关断。第二电容cst2存储此时的vbgs，使驱动晶体管dt的阈值电压vth固定在0v。
86.在数据写入阶段t3，第二扫描信号scan2和第四扫描信号scan4为高电平信号，第一扫描信号scan1、第三扫描信号scan3和发光控制信号em为低电平信号。第三晶体管t3和第五晶体管t5导通，其余晶体管关断。第一电压vref通过第三晶体管t3写入驱动晶体管dt的第一栅极，使g节点的电压为第一电压vref。数据电压vdata通过第五晶体管t5写入驱动晶体管dt的第二极，使s节点的电压为数据电压vdata。驱动晶体管dt的第一栅极和第二极之间的电压vgs＝vref-vdata，第一电容cst1对vgs进行存储。
87.在发光阶段t4，发光控制信号em为高电平信号，其余信号均为低电平信号。驱动晶
体管dt和第一晶体管t1导通，其余晶体管关断。驱动晶体管dt响应自身的第一栅极和第二极之间的电压vgs产生驱动电流，并将该驱动电流提供至发光器件d1，驱动发光器件d1以相应的亮度发光。s节点的电压随着发光器件d1的跨压的上升而上升，而g节点和bg节点均为浮置状态，由于第一电容cst1和第二电容cst2的作用，vgs和vbgs均不变。驱动晶体管dt产生的驱动电流i可表示为：
88.i＝k*(vgs-vth)2＝k*(vref-vdata-0)2＝k*(vref-vdata)289.可见，驱动晶体管dt产生的驱动电流i与第一电压vref和数据电压vdata相关，与驱动晶体管dt的阈值电压vth、发光器件d1的跨压和第二电源电压vss均无关，本方案不仅实现了对驱动晶体管dt的阈值电压进行充分补偿，以补偿驱动晶体管dt的阈值电压小于0的情况，并且还能够使驱动电流i与发光器件d1的跨压和第二电源电压vss均无关，有助于缓解驱动晶体管dt的阈值电压偏移、发光器件d1的老化以及第二电源电压vss的压降ir drop对于驱动电流均一性的影响，有助于提升显示亮度均一性，从而提升显示效果。
90.另外，由于第一晶体管t1在补偿阶段t2和数据写入阶段t3均关断，有助于避免驱动晶体管dt在发光阶段之前将驱动电流提供至发光器件d1，使发光器件d1在发光阶段之前发光，以避免显示面板存在黑态发光的问题，从而提升显示对比度。由于补偿阶段t2和数据写入阶段t3分时进行，一方面使得补偿阶段t2的时长可调，有助于对驱动晶体管dt的阈值电压进行充分补偿，适用于补偿驱动晶体管dt的阈值电压小于0的情况，另一方面，数据电压vdata能够快速写入至第一电容cst1，且数据写入阶段t3的时长不受补偿阶段t2的时长影响，有助于缩短数据写入阶段t3的时长，能够适用于高刷新率和高分辨率的显示面板。
91.图4是本发明实施例提供的另一种像素电路的结构示意图。参见图4，本实施例中，可以设置第一开关单元110接入的第一初始化电压为第二电压vini，第二开关单元120接入的第二初始化电压为第一电源电压vdd，初始化模块70接入的第三初始化电压为第一电压vref，第二初始化电压大于第一初始化电压，且第一初始化电压大于或等于第三初始化电压。
92.图3所示的驱动时序，同样适用于驱动图4所示的像素电路工作，其驱动图4中的像素电路的原理与驱动图2中的像素电路的原理相似，区别在于：在补偿阶段t2，驱动晶体管dt的阈值电压vth正漂至vini-vref，而非0v，此时第一电容cst1和第二电容cst2存储的电压也不同；在数据写入阶段t3，第一电容cst1存储的驱动晶体管dt的第一栅极和第二极之间的电压vgs＝vini-vdata。本实施例的技术方案，通过调节第一电压vref的大小，能够控制发光器件d1的第一极和驱动晶体管dt的第二极的电压初始化程度，通过调节第二电压vini的大小，能够控制驱动晶体管dt的第一栅极和第二极之间的电压vgs的范围，使得该像素电路具有多个可调参数，以便灵活调节像素电路的工作状态。图4中的像素电路在其余工作阶段的原理及相应的技术效果可参照上述实施例进行理解，这里不再赘述。
93.图5是本发明实施例提供的另一种像素电路的结构示意图。参见图5，本实施例中，可以设置第一开关单元110接入的第一初始化电压和第二开关单元120接入的第二初始化电压均为第二电压vini，初始化模块70接入的第三初始化电压为第一电压vref，第一初始化电压等于第二初始化电压，且第一初始化电压和第二初始化电压均大于第三初始化电压。
94.图3所示的驱动时序，同样适用于驱动图5所示的像素电路工作，其驱动图5中的像
素电路的原理与驱动图2中的像素电路的原理相似，区别在于：在初始化阶段t1和补偿阶段t2，bg节点的电压均为第二电压vini，通过设置第二电压vini与第一电压vref的差值较大，能够使驱动晶体管dt的阈值电压vth在补偿阶段t2开始时为绝对值较大的负值，以使驱动晶体管dt导通，并在补偿阶段t2逐渐由负值开始正漂，直到驱动晶体管dt的阈值电压vth上升至vini-vref时，驱动晶体管dt关断，此时第一电容cst1和第二电容cst2存储的电压也不同；在数据写入阶段t3，第一电容cst1存储的驱动晶体管dt的第一栅极和第二极之间的电压vgs＝vini-vdata。本实施例的技术方案，通过设置第一初始化电压等于第二初始化电压，有利于减少显示面板中的电压信号端及相应的信号线的数量，通过调节第一电压vref的大小，能够控制发光器件d1的第一极和驱动晶体管dt的第二极的电压初始化程度，通过调节第二电压vini的大小，能够控制驱动晶体管dt的第一栅极和第二极之间的电压vgs的范围，使得该像素电路具有多个可调参数，以便灵活调节像素电路的工作状态。图5中的像素电路在其余工作阶段的原理及相应的技术效果可参照上述实施例进行理解，这里不再赘述。
95.需要说明的是，图2、图4和图5示出了像素电路中的各晶体管均为n型晶体管的情况。在实际应用中，像素电路中的各晶体管既可以是p型晶体管，也可以是n型晶体管，本发明实施例对此不进行限制。像素电路中的驱动晶体管dt还可以是铟镓锌氧化物igzo晶体管，这样不仅有利于降低像素电路的漏电流和工艺成本，使得该像素电路适用于低刷新率，中大尺寸显示面板的制作，通过该像素电路还能够对驱动晶体管dt的阈值电压小于0的情况进行补偿，以提高显示亮度均一性。并且，由于补偿阶段和数据写入阶段分时进行，本方案还有助于缩短数据写入阶段的时长，以使该像素电路适用于驱动高刷新频率的显示面板，从而进一步拓宽了该像素电路的刷新频率适用范围。
96.本发明实施例还提供了一种显示面板，该显示面板可以是有机发光二极管(organic light-emitting diode，oled)显示面板、有源矩阵有机发光二极管(active-matrix organic light-emitting diode，oled)显示面板以及微米级发光二极管(micro light emitting diode，micro-led)显示面板等。本发明实施例提供的显示面板，包括本发明任意实施例所提供的像素电路，其技术原理和产生的效果类似，不再赘述。
97.本发明实施例还提供了一种像素电路的驱动方法，图6是本发明实施例提供的一种像素电路的驱动方法的流程示意图。本发明实施例提供的像素电路的驱动方法，适用于驱动上述实施例中的像素电路工作。参见图6，该像素电路的驱动方法具体包括如下步骤：
98.s110、在初始化阶段，通过阈值控制模块向驱动晶体管的第一栅极写入第一初始化电压，在初始化阶段和补偿阶段，通过阈值控制模块向驱动晶体管的第二栅极写入第二初始化电压，以使驱动晶体管在补偿阶段导通而减小自身的第二栅极和第二极之间的电压，实现阈值调节。
99.s120、在数据写入阶段，通过数据写入模块向驱动晶体管的第二极写入数据电压。
100.s130、在发光阶段，通过驱动晶体管响应自身的第一栅极和第二极之间的电压产生驱动电流，以驱动发光模块发光。
101.本发明实施例的技术方案，通过阈值控制模块在初始化阶段向驱动晶体管的第一栅极写入第一初始化电压，在初始化阶段和补偿阶段向驱动晶体管的第二栅极写入第二初始化电压，以使驱动晶体管在补偿阶段导通而将第一电源电压写入自身的第二极，通过抬
升驱动晶体管的第二极的电压来减小第二栅极和第二极之间的电压，从而使驱动晶体管的阈值电压逐渐偏正直至驱动晶体管关断，甚至可以使驱动晶体管关断时的阈值电压为0v或者接近0v，同时，通过第二存储模块存储驱动晶体管的第二栅极和第二极之间的电压，以固定驱动晶体管的阈值电压，实现了驱动晶体管的阈值电压调节，以提升显示亮度均一性。并且，本方案中的补偿阶段和数据写入阶段分时进行，一方面使得补偿阶段的时长可调，有助于对驱动晶体管的阈值电压进行充分调节，适用于补偿驱动晶体管的阈值电压小于0的情况，另一方面，数据电压能够快速写入至第一存储模块，且数据写入阶段的时长不受补偿阶段的时长影响，有助于缩短数据写入阶段的时长，能够适用于高刷新率和高分辨率的显示面板。
102.在上述实施例的基础上，可选地，像素电路的驱动方法还包括：
103.在初始化阶段，控制发光控制模块响应发光控制信号而导通，并控制初始化模块响应第一扫描信号而导通，以通过初始化模块和发光控制模块向驱动晶体管的第二极写入第三初始化电压；
104.在补偿阶段和数据写入阶段，控制发光控制模块响应发光控制信号而关断，以断开驱动晶体管的第二极和发光模块；
105.在发光阶段，控制发光控制模块响应发光控制信号而导通，以连接驱动晶体管的第二极和发光模块。
106.可选地，步骤s110具体可以包括：
107.在初始化阶段，控制第一开关单元响应第二扫描信号向驱动晶体管的第一栅极写入第一初始化电压，在初始化阶段和补偿阶段，控制第二开关单元响应第三扫描信号向驱动晶体管的第二栅极写入第二初始化电压。
108.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。