栅极驱动电路、驱动方法及显示面板与流程

1.本技术涉及显示技术领域，具体涉及一种栅极驱动电路、驱动方法及显示面板。


背景技术：

2.在栅极驱动电路中，上拉控制模块的输出端与上拉模块的控制端连接并形成上拉节点，下拉控制模块的输出端与下拉模块的控制端连接并形成下拉节点，上拉节点、下拉节点中至少一个的电位不稳定均会降低工作的可靠性。


技术实现要素：

3.本技术提供一种栅极驱动电路、驱动方法及显示面板，以缓解下拉节点的电位稳定性较差的技术问题。
4.第一方面，本技术提供一种栅极驱动电路，该栅极驱动电路包括上拉控制模块、上拉模块、下拉控制模块、下拉模块以及稳压模块，上拉控制模块与上拉节点连接，用于控制上拉节点的电位；上拉模块与上拉节点连接，用于根据上拉节点的电位输出驱动信号；下拉控制模块与下拉节点、上拉控制模块连接，用于控制下拉节点的电位；下拉模块与下拉节点、上拉模块连接，用于根据下拉节点的电位输出驱动信号；稳压模块与下拉节点、上拉控制模块连接，用于降低下拉节点处于高电位状态下的漏电流和保持下拉节点处于低电位状态下的电平。
5.在其中一些实施方式中，稳压模块包括漏电控制单元和第一稳压单元，漏电控制单元与下拉节点连接，响应于下拉节点处于高电位状态而输出降低漏电流的触发信号；第一稳压单元与漏电控制单元、下拉节点连接，用于根据触发信号降低下拉节点的漏电流，以及响应于上拉节点的高电位、下拉节点的低电位而下拉下拉节点的电位。
6.在其中一些实施方式中，漏电控制单元包括第一晶体管，第一晶体管的源极/漏极中的一个与高电位线连接，第一晶体管的栅极与下拉节点连接，第一晶体管的源极/漏极中的另一个与第一节点连接。
7.在其中一些实施方式中，第一稳压单元包括第二晶体管和第三晶体管，第二晶体管的源极/漏极中的一个与下拉节点连接，第二晶体管的源极/漏极中的另一个与第一晶体管的源极/漏极中的另一个、第一节点连接，第二晶体管的栅极与第一驱动线连接；第三晶体管的源极/漏极中的一个与第二晶体管的源极/漏极中的另一个连接，第三晶体管的源极/漏极中的另一个与第一低电位线连接，第三晶体管的栅极与第一驱动线连接。
8.在其中一些实施方式中，稳压模块还包括第二稳压单元，第二稳压单元与下拉节点、上拉节点、第一节点以及第一低电位线连接，用于根据触发信号降低下拉节点的漏电流，以及响应于上拉节点的高电位、第一节点的低电位而下拉下拉节点的电位。
9.在其中一些实施方式中，第二稳压单元包括第四晶体管和第五晶体管，第四晶体管的源极/漏极中的一个与下拉节点连接，第四晶体管的源极/漏极中的另一个与第一节点连接，第四晶体管的栅极与上拉节点连接；第五晶体管的源极/漏极中的一个与第四晶体管
的源极/漏极中的另一个连接，第五晶体管的源极/漏极中的另一个与第一低电位线连接，第五晶体管的栅极与第四晶体管的栅极连接。
10.在其中一些实施方式中，上拉控制模块包括第六晶体管和第七晶体管，第六晶体管的源极/漏极中的一个与高电位线连接，第六晶体管的栅极与第一驱动线连接；第七晶体管的源极/漏极中的一个与第六晶体管的源极/漏极中的另一个连接，第七晶体管的源极/漏极中的另一个与上拉节点连接，第七晶体管的栅极与第六晶体管的栅极连接。
11.在其中一些实施方式中，上拉控制模块还包括第八晶体管、第九晶体管、第十晶体管、第一电容、第十一晶体管以及第十二晶体管，第八晶体管的源极/漏极中的一个与上拉模块的输入端、高电位线连接，第八晶体管的栅极与上拉节点、上拉模块的控制端连接；第九晶体管的源极/漏极中的一个与上拉节点连接，第九晶体管的源极/漏极中的另一个与第八晶体管的源极/漏极中的另一个连接，第九晶体管的栅极与第二驱动线连接；第十晶体管的源极/漏极中的一个与第九晶体管的源极/漏极中的另一个连接，第十晶体管的源极/漏极中的另一个与第一低电位线连接，第十晶体管的栅极与第九晶体管的栅极连接；第一电容的一端与上拉节点连接，第一电容的另一端与上拉模块的输出端、下拉模块的输出端连接；第十一晶体管的源极/漏极中的一个与上拉节点连接，第十一晶体管的源极/漏极中的另一个与第八晶体管的源极/漏极中的另一个连接，第十一晶体管的栅极与下拉节点连接；第十二晶体管的源极/漏极中的一个与第十一晶体管的源极/漏极中的另一个连接，第十二晶体管的源极/漏极中的另一个与第一低电位线连接，第十二晶体管的栅极与第十一晶体管的栅极连接。
12.在其中一些实施方式中，下拉控制模块包括第十三晶体管、第二电容以及第十四晶体管，第十三晶体管的源极/漏极中的一个与第二驱动线连接，第十三晶体管的栅极与级传线连接；第二电容的一端与第十三晶体管的源极/漏极中的另一个连接；第十四晶体管的源极/漏极中的一个与第二电容的另一端、高电位线连接，第十四晶体管的栅极与第十三晶体管的源极/漏极中的另一个连接，第十四晶体管的源极/漏极中的另一个与下拉节点、下拉模块的控制端连接，下拉模块的输入端与第一低电位线或者第二低电位线连接。
13.第二方面，本技术提供一种显示面板，该显示面板包括上述至少一实施方式中的栅极驱动电路。
14.第三方面，本技术提供一种驱动方法，驱动方法应用于上述至少一实施方式中的栅极驱动电路，驱动方法包括：上拉控制模块根据第一驱动信号控制上拉节点的电位；下拉控制模块根据第二驱动信号、级传信号控制下拉节点的电位；稳压模块根据第一驱动信号、上拉节点的电位降低下拉节点处于高电位状态下的漏电流和保持下拉节点处于低电位状态下的电平；上拉模块根据上拉节点的电位拉高并维持驱动信号的电位；下拉模块根据下拉节点的电位拉低并维持驱动信号的电位。
15.在其中一些实施方式中，驱动方法还包括：扫描控制驱动器生成第一驱动信号的上升沿于第一时刻；扫描控制驱动器生成级传信号的第一个上升沿于第一时间范围；扫描控制驱动器构造第一时刻位于第一时间范围内。
16.在其中一些实施方式中，驱动方法还包括：扫描控制驱动器生成第二驱动信号的上升沿于第二时刻，第二时刻在一帧中晚于第一时刻且位于第一时间范围之外；扫描控制驱动器生成级传信号的第二个上升沿于第二时刻。
17.在其中一些实施方式中，驱动方法还包括：栅极驱动电路构造驱动信号的上升沿于第一时间范围内；栅极驱动电路构造驱动信号的下降沿于第二时刻。
18.本技术提供的栅极驱动电路、驱动方法及显示面板，通过稳压模块与下拉节点、上拉控制模块连接，不仅可以降低下拉节点处于高电位状态下的漏电流以稳定下拉节点的高电位，还可以保持下拉节点处于低电位状态下的电平以稳定下拉节点的低电位，提高了下拉节点的电位稳定性，也提高了工作的可靠性。
19.又，稳压模块可以在对应状况下起到两种不同的作用，能够以较少的硬件实现多种功能，简化了栅极驱动电路的架构，也减少了显示面板的边框占用空间。
附图说明
20.下面结合附图，通过对本技术的具体实施方式详细描述，将使本技术的技术方案及其它有益效果显而易见。
21.图1为本技术实施例提供的栅极驱动电路的结构示意图。
22.图2为图1所示栅极驱动电路的时序示意图。
具体实施方式
23.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
24.本实施例提供了一种栅极驱动电路，请参阅图1、图2，如图1所示，该栅极驱动电路包括上拉模块200，上拉模块200的输入端与高电位线连接，上拉模块200的控制端与上拉节点q连接，上拉模块200的输出端用于输出驱动信号g3。
25.需要进行说明的是，高电位线用于传输高电位信号vgh，上拉模块200可以根据上拉节点q的电位为驱动信号g3提供高电位。
26.在其中一个实施例中，上拉模块200包括上拉晶体管t21，上拉晶体管t21的源极/漏极中的一个与高电位线连接，上拉晶体管t21的栅极与上拉节点q连接，上拉晶体管t21的源极/漏极中的另一个用于输出驱动信号g3。
27.可以理解的是，上拉晶体管t21在导通状态或者打开状态下可以为驱动信号g3提供高电位。
28.在其中一个实施例中，上述栅极驱动电路还包括下拉模块400，下拉模块400的输入端与第一低电位线或者第二低电位线连接，下拉模块400的输出端与上拉模块200的输出端连接并输出驱动信号g3，下拉模块400的控制端与下拉节点qb连接。
29.需要进行说明的是，第一低电位线用于传输第一低电位信号vgl1，第二低电位线用于传输第二低电位信号vgl2，下拉模块400可以根据下拉节点qb的电位为驱动信号g3提供低电位。
30.在其中一个实施例中，下拉模块400包括下拉晶体管t31，下拉晶体管t31的源极/漏极中的一个与第一低电位线或者第二低电位线连接，下拉晶体管t31的栅极与下拉节点qb连接，下拉晶体管t31的源极/漏极中的另一个上拉晶体管t21的源极/漏极中的另一个连
接以输出驱动信号g3。
31.可以理解的是，下拉晶体管t31在导通状态或者打开状态下可以为驱动信号g3提供低电位。
32.在其中一个实施例中，上述栅极驱动电路还包括稳压模块500，稳压模块500与下拉节点qb连接，用于降低下拉节点qb处于高电位状态下的漏电流和保持下拉节点qb处于低电位状态下的电平。
33.可以理解的是，本实施例提供的栅极驱动电路，通过稳压模块500与下拉节点qb连接，不仅可以降低下拉节点qb处于高电位状态下的漏电流以稳定下拉节点qb的高电位，还可以保持下拉节点qb处于低电位状态下的电平以稳定下拉节点qb的低电位，提高了下拉节点qb的电位稳定性，也提高了工作的可靠性。
34.又，稳压模块500可以在对应状况下起到两种不同的作用，能够以较少的硬件实现多种功能，简化了栅极驱动电路的架构，也减少了显示面板的边框占用空间。
35.在其中一个实施例中，稳压模块500包括漏电控制单元510和第一稳压单元520，漏电控制单元510与下拉节点qb连接，响应于下拉节点qb处于高电位状态而输出降低漏电流的触发信号；第一稳压单元520与漏电控制单元510、下拉节点qb连接，用于根据触发信号降低下拉节点qb的漏电流，以及响应于上拉节点q的高电位、下拉节点qb的低电位而下拉下拉节点qb的电位。
36.需要进行说明的是，漏电控制单元510的输入端可以与高电位线连接，漏电控制单元510的控制端可以与下拉节点qb连接，漏电控制单元510的输出端与第一节点n2连接。第一稳压单元520的输入端与第一低电位线连接，第一稳压单元520的第一控制端与第一稳压单元520的第二控制端、第一驱动线连接，第一稳压单元520的输出端与下拉节点qb连接，第一稳压单元520的内部节点与第一节点n2连接。其中，第一驱动线用于传输第一驱动信号g1。
37.其中，第一稳压单元520与漏电控制单元510的结合可以降低下拉节点qb处于高电位状态下的漏电流，进而能够稳定下拉节点qb的高电位。下拉节点qb在低电位状态下，漏电控制单元510不工作而第一稳压单元520可以单独工作，此时在第一驱动信号g1的高电位控制下，上拉节点q的电位与第一驱动信号g1的电位相同，可以将下拉节点qb的低电位稳定在与第一低电位信号vgl1相同的电位。
38.其中，触发信号可以为漏电控制单元510输出的高电位信号vgh。
39.在其中一个实施例中，漏电控制单元510包括第一晶体管t42，第一晶体管t42的源极/漏极中的一个与高电位线连接，第一晶体管t42的栅极与下拉节点qb连接，第一晶体管t42的源极/漏极中的另一个与第一节点n2连接。
40.需要进行说明的是，第一晶体管t42处于导通状态或者打开状态下，高电位信号vgh通过第一晶体管t42传输至第一节点n2以作为上述触发信号。
41.在其中一个实施例中，第一稳压单元520包括第二晶体管t45和第三晶体管t46，第二晶体管t45的源极/漏极中的一个与下拉节点qb连接，第二晶体管t45的源极/漏极中的另一个与第一晶体管t42的源极/漏极中的另一个、第一节点n2连接，第二晶体管t45的栅极与第一驱动线连接；第三晶体管t46的源极/漏极中的一个与第二晶体管t45的源极/漏极中的另一个连接，第三晶体管t46的源极/漏极中的另一个与第一低电位线连接，第三晶体管t46
的栅极与第一驱动线连接。
42.需要进行说明的是，下拉节点qb的电位处于高电位状态下，第一驱动信号g1处于低电位状态，第二晶体管t45、第三晶体管t46均截止，此时第一节点n2的电位为高电位信号vgh的电位，其不低于下拉节点qb此时的电位，因此，减缓或者杜绝了下拉节点qb的电荷通过第二晶体管t45泄放的漏电路径，使得下拉节点qb的高电位状态可以得到更久的持续。
43.而下拉节点qb的电位处于低电位状态下，第一驱动信号g1处于高电位状态，第二晶体管t45、第三晶体管t46均导通，此时第一节点n2的电位处于自然状态，并没有受到高电位信号vgh的电位钳制，因此，第二晶体管t45、第三晶体管t46形成导通路径，可以保持下拉节点qb的低电位处于第一低电位信号vgl1的电位。
44.在其中一个实施例中，稳压模块500还包括第二稳压单元530，第二稳压单元530与下拉节点qb、上拉节点q、第一节点n2以及第一低电位线连接，用于根据触发信号降低下拉节点qb的漏电流，以及响应于上拉节点q的高电位、第一节点n2的低电位而下拉下拉节点qb的电位。
45.需要进行说明的是，第二稳压单元530的输入端与第一低电位线连接，第二稳压单元530的第一控制端与第二稳压单元530的第二控制端、上拉节点q连接，第二稳压单元530的输出端与下拉节点qb连接。
46.在其中一个实施例中，第二稳压单元530包括第四晶体管t43和第五晶体管t44，第四晶体管t43的源极/漏极中的一个与下拉节点qb连接，第四晶体管t43的源极/漏极中的另一个与第一节点n2连接，第四晶体管t43的栅极与上拉节点q连接；第五晶体管t44的源极/漏极中的一个与第四晶体管t43的源极/漏极中的另一个连接，第五晶体管t44的源极/漏极中的另一个与第一低电位线连接，第五晶体管t44的栅极与第四晶体管t43的栅极连接。
47.需要进行说明的是，下拉节点qb的电位处于高电位状态下，第一驱动信号g1处于低电位状态，上拉节点q的电位也处于低电位状态，第四晶体管t43、第五晶体管t44均截止，此时第一节点n2的电位为高电位信号vgh的电位，其不低于下拉节点qb此时的电位，因此，减缓或者杜绝了下拉节点qb的电荷通过第四晶体管t43泄放的漏电路径，使得下拉节点qb的高电位状态可以得到更久的持续。
48.而下拉节点qb的电位处于低电位状态下，第一驱动信号g1处于高电位状态，第四晶体管t43、第五晶体管t44均导通，此时第一节点n2的电位处于自然状态，并没有受到高电位信号vgh的电位钳制，因此，第四晶体管t43、第五晶体管t44形成导通路径，可以保持下拉节点qb的低电位处于第一低电位信号vgl1的电位。
49.在其中一个实施例中，上述栅极驱动电路还包括上拉控制模块100，上拉控制模块100与上拉节点q连接，用于控制上拉节点q的电位。
50.在其中一个实施例中，上拉控制模块100包括第六晶体管t16和第七晶体管t17，第六晶体管t16的源极/漏极中的一个与高电位线连接，第六晶体管t16的栅极与第一驱动线连接；第七晶体管t17的源极/漏极中的一个与第六晶体管t16的源极/漏极中的另一个连接，第七晶体管t17的源极/漏极中的另一个与上拉节点q连接，第七晶体管t17的栅极与第六晶体管t16的栅极连接。
51.需要进行说明的是，第一驱动信号g1为高电位时，第六晶体管t16、第七晶体管t17同时导通，上拉节点q的电位也为高电位。
52.其中，第六晶体管t16的栅极可以与第七晶体管t17的栅极、第二晶体管t45的栅极以及第三晶体管t46的栅极共用同一第一驱动线，能够减少栅极驱动电路所需的信号线数量，有利于进一步减少边框空间。
53.在其中一个实施例中，上拉控制模块100还包括第八晶体管t13、第九晶体管t15、第十晶体管t14、第一电容c1、第十一晶体管t11以及第十二晶体管t12，第八晶体管t13的源极/漏极中的一个与上拉模块200的输入端、高电位线连接，第八晶体管t13的栅极与上拉节点q、上拉模块200的控制端连接；第九晶体管t15的源极/漏极中的一个与上拉节点q连接，第九晶体管t15的源极/漏极中的另一个与第八晶体管t13的源极/漏极中的另一个连接，第九晶体管t15的栅极与第二驱动线连接；第十晶体管t14的源极/漏极中的一个与第九晶体管t15的源极/漏极中的另一个连接，第十晶体管t14的源极/漏极中的另一个与第一低电位线连接，第十晶体管t14的栅极与第九晶体管t15的栅极连接；第一电容c1的一端与上拉节点q连接，第一电容c1的另一端与上拉模块200的输出端、下拉模块400的输出端连接；第十一晶体管t11的源极/漏极中的一个与上拉节点q连接，第十一晶体管t11的源极/漏极中的另一个与第八晶体管t13的源极/漏极中的另一个连接，第十一晶体管t11的栅极与下拉节点qb连接；第十二晶体管t12的源极/漏极中的一个与第十一晶体管t11的源极/漏极中的另一个连接，第十二晶体管t12的源极/漏极中的另一个与第一低电位线连接，第十二晶体管t12的栅极与第十一晶体管t11的栅极连接。
54.其中，第八晶体管t13的源极/漏极中的另一个可以作为第二节点n1。
55.需要进行说明的是，第十晶体管t14的源极/漏极中的另一个可以与第五晶体管t44的源极/漏极中的另一个、第十二晶体管t12的源极/漏极中的另一个以及第三晶体管t46的源极/漏极中的另一个共用同一第一低电位线，能够减少栅极驱动电路所需的信号线数量，有利于进一步减少边框空间。
56.在其中一个实施例中，上述栅极驱动电路还包括下拉控制模块300，下拉控制模块300与下拉节点qb、上拉控制模块100连接，用于控制下拉节点qb的电位。
57.在其中一个实施例中，下拉控制模块300包括第十三晶体管t47、第二电容c2以及第十四晶体管t41，第十三晶体管t47的源极/漏极中的一个与第二驱动线连接，第十三晶体管t47的栅极与级传线连接；第二电容c2的一端与第十三晶体管t47的源极/漏极中的另一个连接；第十四晶体管t41的源极/漏极中的一个与第二电容c2的另一端、高电位线连接，第十四晶体管t41的栅极与第十三晶体管t47的源极/漏极中的另一个连接，第十四晶体管t41的源极/漏极中的另一个与下拉节点qb、下拉模块400的控制端连接，下拉模块400的输入端与第一低电位线或者第二低电位线连接。
58.其中，级传线用于传输级传信号cout。第十三晶体管t47的源极/漏极中的另一个可以作为节点t。
59.需要进行说明的是，第十三晶体管t47的源极/漏极中的一个可以与第九晶体管t15的栅极、第十晶体管t14的栅极共用同一第二驱动线，能够减少栅极驱动电路所需的信号线数量，有利于进一步减少边框空间。
60.其中，当下拉模块400的输入端与第二低电位线连接时，可以对驱动信号g3的电位进行单独拉低，与上拉节点q的电位、下拉节点qb的电位拉低进行电位隔离，避免相互影响，同时也提高了栅极驱动电路的工作可靠性。
61.需要进行说明的是，上述各晶体管中的至少一个可以为n沟道型薄膜晶体管，具体还可以为n沟道型铟镓锌氧化物薄膜晶体管，上述各晶体管中的至少一个还可以为p沟道型薄膜晶体管，具体还可以为p沟道型低温多晶硅薄膜晶体管。
62.图2为图1所示栅极驱动电路的时序示意图，上述各晶体管为n沟道型薄膜晶体管，该栅极驱动电路的一个工作周期或者一帧包括以下两个阶段：
63.宽脉冲输出阶段p1：当级传信号cout、第一驱动信号g1切换为高电平时，第六晶体管t16、第七晶体管t17打开，上拉节点q被充电至高电平，进而将上拉晶体管t21、第二晶体管t45以及第三晶体管t46打开；与此同时第二驱动信号g2为低电平，导通状态的第十三晶体管t47将第十四晶体管t41的栅极放电至低电平，下拉节点qb通过第二晶体管t45、第三晶体管t46被充分放电至低电平，关闭下拉晶体管t31，驱动信号g3开始输出高电平。
64.复位&空闲阶段p2：当级传信号cout、第二驱动信号g2切换为高电平时，第九晶体管t15、第十晶体管t14打开，上拉节点q被放电至低电平，进而将上拉晶体管t21、第二晶体管t45以及第三晶体管t46关闭；与此同时第二驱动信号g2为高电平，打开状态的第十三晶体管t47将第十四晶体管t41的栅极充电至高电平，下拉节点qb通过第十四晶体管t41被充电至高电平，将下拉晶体管t31打开，驱动信号g3输出低电平，复位完成，进入空闲阶段。
65.需要进行说明的是，由于稳压模块500可以降低下拉节点qb处于高电位状态下的漏电流和保持下拉节点qb处于低电位状态下的电平，在复位&空闲阶段p2中下拉节点qb的高电位状态更易于保持，使得在宽脉冲输出阶段p1的开始时，第一驱动信号g1的上升沿与级传信号cout的第一上升沿并不需要苛刻地对齐，也就是说，级传信号cout的第一上升沿可以相对于第一驱动信号g1的上升沿进行前后移动即相位的改变，这可以通过调整第一驱动信号g1的上升沿即可调制驱动信号g3的上升沿，而不需要过度考虑级传信号cout的第一上升沿，增加了相位的可调性以及驱动信号g3的脉宽可调范围。
66.基于图2所示的时序示意图，本实施例提供一种驱动方法，该驱动方法应用于上述至少一实施例中的栅极驱动电路，该驱动方法包括：上拉控制模块根据第一驱动信号控制上拉节点的电位；下拉控制模块根据第二驱动信号、级传信号控制下拉节点的电位；稳压模块根据第一驱动信号、上拉节点的电位降低下拉节点处于高电位状态下的漏电流和保持下拉节点处于低电位状态下的电平；上拉模块根据上拉节点的电位拉高并维持驱动信号的电位；下拉模块根据下拉节点的电位拉低并维持驱动信号的电位。
67.可以理解的是，本实施例提供的驱动方法，通过稳压模块500与下拉节点qb、上拉控制模块100连接，不仅可以降低下拉节点qb处于高电位状态下的漏电流以稳定下拉节点qb的高电位，还可以保持下拉节点qb处于低电位状态下的电平以稳定下拉节点qb的低电位，提高了下拉节点qb的电位稳定性，也提高了工作的可靠性。
68.又，稳压模块500可以在对应状况下起到两种不同的作用，能够以较少的硬件实现多种功能，简化了栅极驱动电路的架构，也减少了显示面板的边框占用空间。
69.在其中一个实施例中，驱动方法还包括：扫描控制驱动器生成第一驱动信号的上升沿于第一时刻；扫描控制驱动器生成级传信号的第一个上升沿于第一时间范围；扫描控制驱动器构造第一时刻位于第一时间范围内。
70.在其中一个实施例中，驱动方法还包括：扫描控制驱动器生成第二驱动信号的上升沿于第二时刻，第二时刻在一帧中晚于第一时刻且位于第一时间范围之外；扫描控制驱
动器生成级传信号的第二个上升沿于第二时刻。
71.在其中一个实施例中，驱动方法还包括：栅极驱动电路构造驱动信号的上升沿于第一时间范围内；栅极驱动电路构造驱动信号的下降沿于第二时刻。
72.需要进行说明的是，本实施例在一帧中，栅极驱动电路可以根据第一驱动信号的上升沿、级传信号的第一个上升沿构造驱动信号的上升沿，并根据第二驱动信号的上升沿、级传信号的第二个上升沿构造驱动信号的下降沿。
73.在其中一个实施例中，如图1、图2所示，本实施例提供一种显示面板，该显示面板包括上述至少一实施例中的栅极驱动电路。其中，驱动信号g3用于打开或者关闭薄膜晶体管。
74.可以理解的是，本实施例提供的显示面板，通过稳压模块500与下拉节点qb、上拉控制模块100连接，不仅可以降低下拉节点qb处于高电位状态下的漏电流以稳定下拉节点qb的高电位，还可以保持下拉节点qb处于低电位状态下的电平以稳定下拉节点qb的低电位，提高了下拉节点qb的电位稳定性，也提高了工作的可靠性。
75.又，稳压模块500可以在对应状况下起到两种不同的作用，能够以较少的硬件实现多种功能，简化了栅极驱动电路的架构，也减少了显示面板的边框占用空间。
76.需要进行说明的是，上述高电位可以打开/导通n沟道型薄膜晶体管，或者可以关闭/截止p沟道型薄膜晶体管；上述低电位可以打开/导通p沟道型薄膜晶体管，或者可以关闭/截止n沟道型薄膜晶体管。
77.在其中一个实施例中，上述的第一驱动信号g1、第二驱动信号g2以及级传信号cout可以均由扫描控制驱动器提供或者生成。
78.可以理解的是，如此能够减少显示面板中扫描控制驱动器的使用数量，减少了显示面板的边框占用空间。
79.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
80.以上对本技术实施例所提供的栅极驱动电路、驱动方法及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。