扫描驱动电路及其或非门逻辑运算电路的制作方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，特别是涉及一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其或非门逻辑运算电路。
【背景技术】
[0002]对于大规模集成电路而言，逻辑运算电路最基本的三个器件就是反相器(Inverter)、与非门(NAND)、或非门(NOR)，而通常这三种器件都是采用CMOS FET做成，也就是电路中有PMOS和NMOS两种器件。
[0003]在氧化物半导体器件中，IGZO已经成为了下一代显示器关注的焦点，而氧化半导体由于特殊的材料结构决定了其具备较好的NTFT特性。但是，在薄膜晶体管TFT中也有NTFT和PTFT两种器件，但是一般只有LTPS制程才能获得性能较好的PTFT器件，因此如何利用单型的器件(PTFT或NTFT)制作出Inverter、NAND或NOR也成为一个亟待解决的问题。
【发明内容】
[0004]本发明主要解决的技术问题是提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其或非门逻辑运算电路，能够利用单型的器件(PTFT或NTFT)制作出NAND。
[0005]为解决上述技术问题，本发明采用的一个技术方案是:提供一种或非门逻辑运算电路，所述电路包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及第十三晶体管(T13)，栅极电性连接于所述第一反相器的输出端，漏极电性连接于恒压高电位(DCH);第十四晶体管(T14)，栅极电性连接于所述第二反相器的输出端，漏极电性连接于所述第十三晶体管(T13)的源极，源极电性连接于所述逻辑运算电路的输出端(Vout);第十五晶体管(T15)，栅极电性连接于所述逻辑运算电路的第一输入端(A)，漏极电性连接于所述逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL);第十六晶体管(T16)，栅极电性连接于所述逻辑运算电路的第二输入端(B)，漏极电性连接于所述逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL)。
[0006]其中，所述第一反相器与所述第二反相器相同，均包括:第一晶体管(Tl)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S);第二晶体管(T2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSSl);第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout);第四晶体管(T4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K);第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M);第六晶体管(T6)，栅极电性连接于所述反相器的输入端(Vin)J^极电性连接于第三节点(M)，源极连接于恒压低电位(DCL);第七晶体管(T7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K);第八晶体管(T8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
[0007]其中，所述第一反相器和所述第二反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSSl)接收电路控制信号。
[0008]其中，所述第一反相器与所述第二反相器相同，均包括:第二十一晶体管(Τ21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S);第二十二晶体管(Τ22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSSl);第二十三晶体管(Τ23)，栅极电性连接于第一节点⑶，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout);第二十四晶体管(Τ24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点⑷；第二十五晶体管(Τ25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K);第二十六晶体管(Τ26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
[0009]其中，所述第一反相器和所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
[0010]其中，所述第一反相器包括:第一晶体管(Tl)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S);第二晶体管(Τ2)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSSl);第三晶体管(Τ3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout);第四晶体管(Τ4)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点⑷；第五晶体管(Τ5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M);第六晶体管(Τ6)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第三节点(M)，源极连接于恒压低电位(DCL);第七晶体管(Τ7)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K);第八晶体管(Τ8)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL);所述第二反相器包括:第二十一晶体管(Τ21)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点(S);第二十二晶体管(Τ22)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSSl);第二十三晶体管(Τ23)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于所述反相器的输出端(Vout);第二十四晶体管(Τ24)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于所述反相器的输出端(Vout)，源极电性连接第二节点(K);第二十五晶体管(Τ25)，栅极电性连接于第三节点(M)，漏极电性连接于恒压高电位(DCH)，源极电性连接于第二节点(K);第二十六晶体管(Τ26)，栅极电性连接于所述反相器的输入端(Vin)，漏极电性连接于第二节点(K)，源极连接于恒压低电位(DCL)。
[0011]其中，所述第一反相器通过所述恒压低电位(DCL)以及所述第一负电位(VSSl)接收电路控制信号，所述第二反相器通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
[0012]其中，所述第一负电位(VSSl)、第二负电位(VSS2)与恒压低电位(DCL)的关系为:恒压低电位(DCL)〈第二负电位(VSS2)〈第一负电位(VSSl)。
[0013]其中，所述或非门逻辑运算电路通过所述恒压高电位(DCH)以及所述恒压低电位(DCL)接收电路控制信号。
[0014]为解决上述技术问题，本发明采用的一个技术方案是:提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路，所述电路包括或非门逻辑运算电路。
[0015]本发明的有益效果是:本发明提供了一种用于氧化物半导体薄膜晶体管的扫描驱动电路及其或非门逻辑运算电路，包括应用于GOA电路下拉维持电路中的第一反相器和第二反相器，以及多个晶体管，利用NTFT与反相器的结合替代原有的PMOS元件的功能，实现类似原来的CMOS NOR运算电路的特性，从而解决了 IGZO TFT单型器件逻辑运算电路的设计问题，更适合大型的数字集成电路集成在液晶显示器。
【附图说明】
[0016]图1为本发明实施方式中的或非门逻辑运算电路的电路图；
[0017]图2为本发明实施方式中的或非门逻辑运算电路中的第一反相器的电路图；
[0018]图3为本发明实施方式中的或非门逻辑运算电路中的第二反相器的电路图。
【具体实施方式】
[0019]下面结合附图和实施方式对本发明进行详细说明。
[0020]请参阅图1，为本发明实施方式中的或非门逻辑运算电路的电路图。其中，该或非门逻辑运算电路20为应用于用于氧化物半导体薄膜晶体管的扫描驱动电路的逻辑运算电路。
[0021]该电路10包括第一反相器100、第二反相器200，其中，该第一反相器100和第二反相器200均为应用于GOA电路下拉维持电路中反相器。
[0022]进一步地，该第一反相器100和第二反相器200均为应用于GOA电路下拉维持电路中的主反相器部分。
[0023]该电路10还包括:
[0024]第十三晶体管(T13)，栅极电性连接于该第一反相器的输出端，漏极电性连接于恒压高电位(DCH)。
[0025]第十四晶体管(T14)，栅极电性连接于该第二反相器的输出端，漏极电性连接于该第十三晶体管(T13)的源极，源极电性连接于该逻辑运算电路的输出端(Vout)。
[0026]第十五晶体管(T15)，栅极电性连接于该逻辑运算电路的第一输入端(A)，漏极电性连接于该逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL)。
[0027]第十六晶体管(T16)，栅极电性连接于该逻辑运算电路的第二输入端(B)，漏极电性连接于该逻辑运算电路的输出端(Vout)，源极电性连接于恒压低电位(DCL)。
[0028]其中，该或非门逻辑运算电路通过该恒压高电位(DCH)以及该恒压低电位(DCL)接收电路控制信号。
[0029]请同时参阅图2，为本发明一实施方式中的或非门逻辑运算电路中的反相器的电路图。该反相器的组成及连接关系如下:
[0030]第一晶体管(Tl)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第一节点⑶。
[0031]第二晶体管(T2)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于第一节点(S)，源极电性连接于第一负电位(VSSl)。
[0032]第三晶体管(T3)，栅极电性连接于第一节点(S)，漏极电性连接于恒压高电位(DCH)，源极电性连接于该反相器的输出端(Vout)。
[0033]第四晶体管(T4)，栅极电性连接于该反相器的输入端(Vin)，漏极电性连接于该反相器的输出端(Vout)，源极电性连接第二节点(K)。
[0034]第五晶体管(T5)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第三节点(M)。
[0035]第六晶体管(T6)，栅极电性连接于该反相器的