一种移位寄存器、栅极驱动电路、显示面板及显示装置的制造方法_2

文档序号:8381983阅读:来源:国知局
位寄存器还包括辅助模块,辅助模块用于在信号输入端和复位信号端的控制下,将时钟信号端输入的高电平信号输出到第二节点,第二节点控制输出模块输出扫描信号到扫描信号输出端,这样可以实现移位寄存器在对应时间段输出扫描信号到对应的栅线,驱动显示面板实现逐行扫描的过程,相对于现有技术中移位寄存器在正常工作时,时钟信号不间断的输入到移位寄存器,本发明的移位寄存器通过增加辅助模块,将时钟信号端输入的时钟信号有选择的输入到移位寄存器中,即在移位寄存器输出扫描信号时,选择输入时钟信号,其他时间则将时钟信号端输入的时钟信号保持在低电位状态,以此可以降低移位寄存器的功耗。
【附图说明】
[0035]图1为现有技术中移位寄存器的结构示意图;
[0036]图2为现有的移位寄存器的输入输出时序图;
[0037]图3为本发明实施例提供的移位寄存器的结构示意图;
[0038]图4为本发明实施例提供的移位寄存器的具体结构示意图;
[0039]图5为本发明实施例提供的移位寄存器的输入输出时序图;
[0040]图6为本发明实施例提供的栅极驱动电路的结构示意图。
【具体实施方式】
[0041]下面结合附图,对本发明实施例提供的移位寄存器、栅极驱动电路、显示面板及显示装置的【具体实施方式】进行详细地说明。
[0042]本发明实施例提供了一种移位寄存器,如图3所示,包括:输入模块01、复位模块
02、输出模块03、缓冲模块04和辅助模块05 ;
[0043]输入模块01的输入端与信号输入端Input相连,第一控制端与第一参考信号端CN相连,第二控制端与第二参考信号端CNB相连,输出端与第一节点Pl相连,输入模块01用于在第一参考信号端CN和所述第二参考信号端CNB的控制下,将信号输入端Input的信号输出到第一节点Pl ;
[0044]复位模块02的输入端与复位信号端Reset相连,第一控制端与第二参考信号端CNB相连,第二控制端与第一参考信号端CN相连,输出端与第一节点Pl相连,复位模块02用于在第一参考信号端CN和第二参考信号端CNB的控制下,将复位信号端Reset的信号输出到所述第一节点;
[0045]输出模块03的输入端与第一节点Pl相连,控制端与第二节点P2相连,输出端与扫描信号输出端Out相连,输出模块02用于在第二节点P2的控制下,将第一节点Pl的信号输出到扫描信号输出端Out ;
[0046]缓冲模块04的输入端与第一节点Pl相连,控制端与时钟信号端CLK相连,输出端与触发信号端STV相连,缓冲模块04用于在时钟信号端CLK的控制下,将第一节点Pl的信号输出到触发信号端STV,触发信号端STV用于向相邻的下一级移位寄存器的信号输入端Input输入触发信号;
[0047]辅助模块05的第一输入端与时钟信号端CLK,第二输入端与低电平信号端VGL相连,第一控制端与信号输入端Input相连,第二控制端与复位信号端Reset相连,输出端与第二节点P2相连,辅助模块05用于在信号输入端Input和复位信号端Reset的控制下,将时钟信号端CLK输入的高电平信号输出到第二节点P2,第二节点P2控制输出模块03输出扫描信号到扫描信号输出端Out。
[0048]本发明实施例提供的上述移位寄存器包括:输入模块01,复位模块02,输出模块03和缓冲模块04 ;输入模块01用于将信号输入端Input的信号输出到第一节点Pl ;复位模块02用于将复位信号端Reset的信号输出到第一节点Pl ;输出模块03用于将第一节点Pl的信号输出到扫描信号输出端Out ;缓冲模块04用于将第一节点Pl的信号输出到触发信号端STV,本发明的移位寄存器还包括辅助模块05,辅助模块05用于将时钟信号端CLK输入的高电平信号输出到第二节点P2,第二节点P2控制输出模块03输出扫描信号到扫描信号输出端Out,这样可以实现移位寄存器在对应时间段输出扫描信号到对应的栅线,驱动显示面板实现逐行扫描的过程,相对于现有技术中移位寄存器在正常工作时,时钟信号不间断的输入到移位寄存器,本发明的移位寄存器通过增加辅助模块,将时钟信号端输入的时钟信号有选择的输入到移位寄存器中,即在移位寄存器输出扫描信号时,选择输入时钟信号,其他时间则将时钟信号端输入的时钟信号保持在低电位状态,以此可以降低移位寄存器的功耗。
[0049]在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,辅助模块05,可以具体包括:第一传输门M1,第一非门F1,开关晶体管T,以及或非门H ;其中,或非门H的第一输入端与信号输入端Input相连,第二输入端与复位信号端Reset相连,输出端分别与第一非门Fl的输入端、开关晶体管T的栅极和第一传输门Ml的第一控制端相连;第一传输门Ml的第二控制端与第一非门Fl的输出端相连,输入端与时钟信号端CLK相连,输出端分别与开关晶体管T的源极和第二节点P2相连;开关晶体管T的漏极与低电平信号端VGL相连。
[0050]具体地,本发明实施例提供的上述移位寄存器中,或非门H在信号输入端Input和复位信号端Reset的控制下输出低电平信号时,第一传输门Ml处于导通状态,将时钟信号端CLK的信号输出到第二节点P2,进而输出模块03在第二节点P2的控制下输出扫描信号到扫描信号输出端Out ;或非门H在信号输入端Input和复位信号端Reset的控制下输出高电平信号时,第一传输门Ml处于截止状态,此时开关晶体管T处于导通状态,导通的开关晶体管T将低电平信号端VGL与第二节点P2导通,进而拉低第二节点P2的电位。
[0051]在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,输出模块03,可以具体包括:第二非门F2、第三非门F3、第一三态门SI和第二三态门S2 ;其中,第二非门F2的输入端与第二节点P2相连,输出端分别与第一三态门SI的第一控制端和所述第二三态门S2的第二控制端相连;第一三态门SI的输入端与第一节点Pl相连,第二控制端分别与第二节点P2和第二三态门S2的第一控制端相连,输出端分别与第二三态门S2的输出端和第三非门F3的输入端相连;第三非门F3的输出端分别与第二三态门S2的输入端和扫描信号输出端Out相连。
[0052]具体地,本发明实施例提供的上述移位寄存器中,第二节点P2的电位被拉高时,第一三态门SI处于导通状态,第二三态门S2处于截止状态,导通的第一三态门SI将第一节点Pl的信号输出到第三非门F3的输入端,经过第三非门F3的作用,扫描信号输出端Out输出与第一节点Pl相同信号;第二节点P2的电位被拉低时,第一三态门SI处于截止状态,第二三态门S2处于导通状态,导通的第二三态门S2将扫描信号输出端Out的信号输出到第三非门F3的输入端,经过第三非门F3的作用,进一步维持扫描信号输出端Out输出的信号。
[0053]在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,输入模块01,可以具体包括:第二传输门M2 ;第二传输门M2的第一控制端与第一参考信号端CN相连,第二控制端与第二参考信号端CNB相连,输入端与信号输入端Input相连,输出端与第一节点Pl相连。
[0054]具体地,本发明实施例提供的上述移位寄存器,可以实现双向扫描,一般地,在正向扫描时,第一参考信号端CN提供高电平信号,第二参考信号端CNB提供低电平信号,在反向扫描时,第一参考信号端CN提供低电平信号,第二参考信号端CNB提供高电平信号。在正向扫描时,
当前第2页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1