移位寄存器单元及驱动方法、移位寄存器电路及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示器制造领域，尤其涉及一种移位寄存器单元及驱动方法、移位寄存器电路及显示装置。
【背景技术】
[0002]近些年来液晶显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA(英文全称:Gate Driver on Array，中文:阵列基板行驱动)的技术量产化的实现。利用GOA技术将栅极开关电路集成在液晶显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。
[0003]其中，移位寄存器电路包括若干个移位寄存器单元，每一移位寄存器单元对应一条栅线，具体的每一移位寄存器单元的输出端连接一条栅线；且一移位寄存器单元的输出端连接下一移位寄存器单元的输入端。传统的移位寄存器电路中的每一移位寄存器单元为12TFT (英文全称:Thin Film Transistor，中文:薄膜场效应晶体管)ICap (中文:电容)结构，发明人发现该结构中，高温过程中由于TFT特性可能会发生变化，导致在第I帧开启之前会出现多行同时输出的问题。
【发明内容】
[0004]本发明的实施例提供一种移位寄存器单元及驱动方法、移位寄存器电路及显示装置，避免了第一帧开启之前会出现多行同时输出的问题。
[0005]为达到上述目的，本发明的实施例采用如下技术方案:
[0006]一方面，提供一种移位寄存器单元，包括:第一输入单元、第二输入单元、上拉单元、下拉单元、复位单元、输出单元和重置单元；
[0007]其中，所述第一输入单元连接第一帧起始信号端和第二节点，用于将所述第一帧起始信号端的信号输入所述第二节点；
[0008]所述第二输入单元连接第一输入端、第二时钟信号端和第一节点，用于在所述第一输入端和第二时钟信号端的控制下，将所述第一输入端的信号输入所述第一节点；
[0009]所述上拉单元连接所述第二时钟信号端、第三节点和所述第二节点，用于在所述第二时钟信号端的控制下将所述第二时钟信号端的电平输入所述第二节点或第三节点；
[0010]所述下拉单元连接所述第二时钟信号端、所述第一节点、所述第二节点、所述第三节点、第一电平端和输出端，用于在所述第二时钟信号端的控制下将所述第一电平端的信号在所述输出端输出；在所述第一节点的控制下将所述第一电平端的信号在所述第一节点和所述第二节点输出；在所述第二节点的控制下将所述第一电平端的信号在所述第一节点和所述输出端输出；
[0011]所述复位单元连接复位信号端、第一节点、所述输出端和所述第一电平端，用于在所述复位信号端的控制下将所述第一电平端的信号在所述第一节点和所述输出端输出；
[0012]所述输出单元连接所述第一节点、第一时钟信号端和所述输出端；用于存储所述第一节点的电平信号，并在所述第一节点的控制下将所述第一时钟信号端的信号在所述输出端输出；
[0013]所述重置单元连接第二帧起始信号端、所述第一电平端和所述输出端，用于在所述第二帧起始信号端的控制下将所述第一电平端的信号在所述输出端输出。
[0014]可选的，所述第一输入单元包括第七晶体管；
[0015]所述第七晶体管的栅极连接第一帧起始信号端，所述第七晶体管的第一端连接所述第七晶体管的栅极，所述第七晶体管的第二端连接所述第二节点。
[0016]可选的，所述第二输入单元包括:第一晶体管和第十三晶体管；
[0017]所述第一晶体管的栅极连接所述第一输入端，所述第一晶体管的第一端连接所述第一晶体管的栅极，所述第一晶体管的第二端连接所述第一节点；
[0018]所述第十三晶体管的栅极连接所述第二时钟信号端，所述第十三晶体管的第一端连接所述第一输入端，所述第十三晶体管的第二端连接所述第一节点。
[0019]可选的，所述上拉单元包括:第五晶体管和第九晶体管；
[0020]所述第五晶体管的栅极连接所述第三节点，所述第五晶体管的第一端连接所述第二时钟信号端，所述第五晶体管的第二端连接所述第二节点；
[0021]所述第九晶体管的栅极连接所述第二时钟信号端，所述第九晶体管的第一端连接所述第二时钟信号端，所述第九晶体管的第二端连接所述第三节点。
[0022]可选的，所述下拉单元包括:第六晶体管、第八晶体管、第十晶体管、第十一晶体管和第十二晶体管；
[0023]所述第六晶体管的栅极连接所述第一节点，所述第六晶体管的第一端连接所述第二节点，所述第六晶体管的第二端连接所述第一电平端；
[0024]所述第八晶体管的栅极连接所述第一节点，所述第八晶体管的第一端连接所述第三节点，所述第八晶体管的第二端连接所述第一电平端；
[0025]所述第十晶体管的栅极连接所述第二节点，所述第十晶体管的第一端连接所述第一节点，所述第十晶体管的第二端连接所述第一电平端；
[0026]所述第十一晶体管的栅极连接所述第二节点，所述第十一晶体管的第一端连接所述输出端，所述第十一晶体管的第二端连接所述第一电平端；
[0027]所述第十二晶体管的栅极连接所述第二时钟信号端，所述第十二晶体管的第一端连接所述输出端，所述第十二晶体管的第二端连接所述第一电平端。
[0028]可选的，所述复位单元包括第二晶体管和第四晶体管；
[0029]所述第二晶体管的栅极连接所述复位信号端，所述第二晶体管的第一端连接所述第一节点，所述第二晶体管的第二端连接所述第一电平端；
[0030]所述第四晶体管的栅极连接所述复位信号端，所述第四晶体管的第一端连接所述输出端，所述第四晶体管的第二端连接所述第一电平端。
[0031]可选的，所述输出单元包括，第一电容和第三晶体管；
[0032]所述第一电容的第一极连接所述第一节点，所述第一电容的第二极连接所述输出端；
[0033]所述第三晶体管的栅极连接所述第一节点，所述第三晶体管的第一端连接所述第一时钟信号端，所述第三晶体管的第二端连接所述输出端。
[0034]可选的，所述重置单元，包括:第十四晶体管；
[0035]所述第十四晶体管的栅极连接所述第二帧起始信号端，所述第十四晶体管的第一端连接所述输出端，所述第十四晶体管的第二端连接所述第一电平端。
[0036]可选的，各个晶体管为相同类型的晶体管。
[0037]一方面，提供一种移位寄存器电路，包括:至少两级级联的移位寄存器单元，其中第一级移位寄存器单元为上述提供的任意一种所述的移位寄存器单元。
[0038]一方面，提供一种显示装置，包括:上述的移位寄存器电路。
[0039]一方面，提供一种移位寄存器单元的驱动方法，包括:
[0040]第一阶段，重置单元在第二帧起始信号端的控制下将输出端的电平与第一电平端拉齐；下拉单元在第二节点的控制下将第一节点和所述输出端的电平与所述第一电平端拉齐；
[0041]第二阶段，第一输入单元在第一帧起始信号端的控制下将第一帧起始信号端的信号输入所述第二节点；下拉单元在第二时钟信号端的控制下将所述输出端的电平与所述第一电平端拉齐；第二输入单元在第一输入端和第二时钟信号端的控制下，将所述第一输入端的信号输入所述第一节点；在所述第二阶段的第一预设时段所述重置单元在所述第二帧起始信号端的控制