1]在具体实施时，上述的输入模块310适于将第一节点的电压置为第一电平，具体来说其可以包括第五晶体管M5(图中未示出)，并具有第四输入端和第五输入端，第五晶体管M5的源极连接第四输入端，栅极连接第五输入端，漏极连接第一节点PU，在具体实施时，可以通过将晶体管M5导通，并在源极所连接的第四输入端上施加第一电平的电压，使得第一节点PU的电压置为第一电平；
[0072]复位模块330则适于将第一节点的电压复位为第二电平，具体来说其包括第六晶体管M6 (图中未示出)，并具有第六输入端和第七输入端，第六晶体管M6的源极连接第一节点PU，栅极连接第七输入端，漏极连接第六输入端，在具体实施时，可以通过将晶体管M6导通，并在其漏极连接的第六输入端上施加第一电平的电压，使得第一节点PU的电压置为第一电平；
[0073]第五晶体管M5和第六晶体管M6的开启电平均为第一电平。
[0074]这样做的好处是，使得相应的移位寄存器单元实现正向扫描和反向扫描，具体来说，在具体实施时，当需要正向扫描时，第四输入端输入第一电平，第六输入端输入第二电平，移位信号输入到第五输入端，复位信号输入到第七输入端；当需要反向扫描时，第四输入端输入第二电平，第六输入端输入第一电平，移位信号输入到第七输入端，复位信号输入到第五输入端。
[0075]如果不需要进行双向扫描，则可以对上述的移位寄存器单元的结构进行改进，使第五晶体管M5的栅极和源极连接同一输入端和/或使晶体管M6的漏极则可以连接到第一输入端SI，这样均可以以减少信号线的使用。
[0076]进一步的，重置模块340可以包括第七晶体管M7 (图中未示出)，第七晶体管M7的栅极连接第七输入端，源极连接输出模块320的输出端Output，漏极连接所述第一输入端SI，第七晶体管M7的开启电平为第一电平。复用第一输入端SI以及第七输入端，同样能够减少信号线的使用。
[0077]在具体实施时，上述的储能模块370可以为电容Cl (图中未示出)，电容的第一端连接第一节点PU，第二端连接输出模块320的输出端Output。
[0078]在具体实施时，各个晶体管均为N型晶体管。此时的第一电平为高电平，第二电平为低电平。这样做的好处是可以统一制作工艺，降低制作难度。当然在具体实施时，上述的各个晶体管中的部分晶体管也可以替换为P型晶体管。
[0079]在具体实施时，这里的第一晶体管Ml的宽长比可以为第二晶体管M2的宽长比的4-6倍，优选为5倍。
[0080]下面结合其中一种具体的电路结构对本发明提供的移位寄存器单元进行简要说明，参见图4，该移位寄存器单元包括:M1-M7共七个N型开关晶体管以及一个电容Cl，并具有多个输入端CLK、FW、Input、Reset, BW、Vss，其中，第一晶体管Ml的栅极连接第四晶体管M4的漏极，并均连接到移位信号输出端Output，Ml的源极连接第二节点PD，漏极连接输入端Vss ;第二晶体管M2的漏极连接第二节点H)，栅极和源极连接输入端CLK，第一晶体管Ml的沟道宽长比大于第二晶体管M2的沟道宽长比；第三晶体管M3源极连接移位信号输出端Output，栅极连接第二节点H)，漏极连接输入端Vss ;第四晶体管M4的源极连接输入端CLK，栅极连接第一节点PU，漏极连接移位信号输出端Output ;第五晶体管M5的源极连接输入端FW，栅极连接输入端Input，漏极连接第一节点PU ;第六晶体管M6的源极连接第一节点PU，栅极连接输入端Reset，漏极连接输入端BW ;第七晶体管WJ的源极连接移位信号输出端Output，栅极连接输入端Reset，漏极连接输入端Vss，电容Cl的一端连接第一节点PU，另一端连接输出端Output。
[0081]上述的移位寄存器单元可以实现双向扫描，下面结合图5对正向扫描的过程进行具体说明，如图5所示在每一帧内对该移位寄存器单元内的驱动过程可以分为四个阶段:
[0082]第一阶段Stgl为移位信号输入阶段，此时在输入端Input上施加高电平的移位脉冲信号，在输入端Reset上施加低电平，在输入端CLK上施加低电平，在输入端FW上施加高电平VGH，在输入端BW上施加低电平VGL，输入端Nss施加低电平。此时晶体管M5导通，使得第一节点PU被置为高电平，晶体管M4相应的也被导通。其他晶体管均关断，由于输入端在CLK上施加的是低电平，此时输出端Output的电平与输入端CLK 一致均为低电平，该阶段不会输出脉冲信号。
[0083]第二阶段Stg2为移位信号输出阶段，此时在输入端Input上施加低电平，在输入端Reset上施加低电平，在输入端CLK上施加高电平，在输入端FW上施加高电平VGH，在输入端BW上施加低电平VGL，输入端Vss施加低电平。由于电容Cl的存在，第一节点I3U的电压会被维持为高电平。此时晶体管M4会继续被导通，输出端Output输出高电平，该高电平即为需要输出的移位信号。由于输出端Output为高电平，输入端CLK上也为高电平，则晶体管Ml和晶体管M2均会被导通，由于晶体管Ml的宽长比大于晶体管M2的宽长比，则此时第二节点H)上的电压会与输入端Vss保持一致，均为低电平。这样晶体管M3不会被导通，避免将输出端Output的电压拉低影响移位脉冲的输出。由于输入端Reset仍为低电平，晶体管M6和M7均会被关断，避免影响输出。至此完成了移位脉冲信号的输出。
[0084]第三阶段stg3为重置及复位阶段，在输入端Input上施加低电平，在输入端Reset上施加高电平，在输入端CLK上施加低电平，在输入端FW上施加高电平VGH，在输入端BW上施加低电平VGL，输入端Vss施加低电平。此时晶体管M6和M7导通，分别将电容Cl的两端的电压重置为低电平。
[0085]第四阶段Stg4是重置加强阶段，在一帧内第三阶段之后的时间都可以认为是第四阶段，该第四阶段，在输入端Input上施加恒低电平，在输入端Reset上施加恒低电平，在输入端FW上施加恒高电平VGH，在输入端BW上施加恒低电平VGL，输入端Vss施加恒低电平。此时，晶体管M5、M6和M7均被关断，而由于输出端Output以及第一节点I3U为低电平，晶体管Ml和M4也被关断。在输入端CLK上则可以施加时钟信号，在该时钟信号在每一次处于高电平时，晶体管M2导通，将第二节点H)的电平置为高电平，从而将晶体管M3导通，完成对输出端Output的一次复位，这样在第四阶段Stg4就能够实现对输出端Output的多次复位。
[0086]可以理解，在上述的驱动过程中，晶体管M7及其连接的输入端Reset起到了对输出端Output的电压进行重置的过程，构成重置模块。输入端Vss则对应于第一输入端SI。而晶体管M3则起到了在对晶体管M7对输出端Output的一次复位之后，对输出端Output进行多次加强复位的功能，构成重置加强模块。晶体管Ml和M2及其连接的输入端则起到了控制晶体管M3开关的作用，构成重置加强控制模块。其中输入端CLK相当于上述的第二输入端S2和第三输入端S3 (第二输入端S2和第三输入端S3为同一输入端)。晶体管M5及其连接的输入FW(对应于上述的第四输入端)、Input (对应于上述的第五输入端)端则完成了移位信号输入的过程，构成了输入模块。晶体管M4则完成了移位信号输出的过程，构成了输出模块。晶体管M6及其连接的输入端Reset (对应于上述的第七输入端)、BW(对应于上述的第六输入端)则完成了对第一节点PU进行复位的过程，构成了复位模块。
[0087]在上述的实施例中，在输入端CLK上施加的电平整体构成时钟信号，而在输入端Input和Reset上施加的信号则均仅包含一个高电平的脉冲信号，且输入端Reset上施加的信号的高电平脉冲相比与输出端Output上施加的高电平脉冲后移了半个时钟，相比与输入端Input上施加的高电平脉冲刚好后移了一个时钟，这样就可以使用下一级移位寄存器单元输出的移位信号作为本级移位寄存器单元的复位信号输入到复位端。
[0088]在进行反向扫描时，在BW上施加高电平