Goa单元及其驱动方法、goa电路、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种GOA单元及其驱动方法、GOA电路、显示
目.ο
【背景技术】
[0002]阵列基板行驱动(英文:Gate Driver On Array，简称:G0A)技术是一种将显示装置的栅极驱动电路(英文-1ntegrated Circuit，简称:IC)集成在阵列基板上的技术，采用GOA技术可以减少IC的使用量，从而降低产品的生产成本和功耗，且采用GOA技术还可以实现显示装置的窄边框化。
[0003]GOA电路通常由多个GOA单元级联形成，每个GOA单元对应于一行像素区，该一行像素区中包括多个子像素区，每个子像素区中形成有薄膜晶体管，该一行像素区中的多个薄膜晶体管的栅极连通，GOA单元的输出端可以与该多个薄膜晶体管中，靠近该GOA单元的薄膜晶体管的栅极连接，GOA单元可以通过其输出的驱动信号的电位的高低来控制一行像素区中的多个薄膜晶体管的打开和关闭，具体地，在GOA单元输出高电位的驱动信号时，该高电位的驱动信号可以控制一行像素区中的多个薄膜晶体管打开，在GOA单元的输出端输出低电位的驱动信号时，该低电位的驱动信号可以控制一行像素区中的多个薄膜晶体管关闭。相关技术中有一种GOA单元，该GOA单元中通过三态门、反相器和传输门等器件控制GOA单元输出的驱动信号的电位的高低。其中，三态门通常由两个P型晶体管和两个N型晶体管组成，且三态门的工作状态通常包括:高电位、低电位和高阻态，三态门在处于高阻态时，其输出信号的电位通常无法确定。
[0004]在实现本发明的过程中，发明人发现相关技术至少存在以下缺陷:三态门中晶体管的个数较多，导致三态门的功率损耗较高，进而导致GOA单元的功率损耗较高，且由于三态门在处于高阻态时，其输出信号的电位通常无法确定，导致GOA单元容易产生误输出。
【发明内容】
[0005]为了解决相关技术中GOA单元的功率损耗较高以及GOA单元的误输出的问题，本发明提供一种GOA单元及其驱动方法、GOA电路、显示装置。所述技术方案如下:
[0006]第一方面，提供一种GOA单元，所述GOA单元包括:输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块，
[0007]所述输入模块分别与第一输入信号端、第二输入信号端、第一节点、第一控制信号端和第二控制信号端连接，用于在来自所述第一控制信号端的第一控制信号或来自所述第二控制信号端的第二控制信号的控制下，将所述第一输入信号端的第一输入信号或所述第二输入信号端的第二输入信号写入所述第一节点；
[0008]所述降低功耗模块分别与所述第一输入信号端、所述第二输入信号端、第一时钟信号端、第一电源信号端和第二节点连接，用于在来自所述第一输入信号端的第一输入信号和来自所述第二输入信号端的第二输入信号的控制下，将所述第一时钟信号端的第一时钟信号或所述第一电源信号端的第一电源信号写入所述第二节点；
[0009]所述复位模块分别与第二电源信号端、第三控制信号端和第三节点连接，用于在来自所述第三控制信号端的第三控制信号的控制下，将所述第二电源信号端的第二电源信号写入所述第三节点；
[0010]所述移位寄存器模块分别与所述第一节点、所述第二节点、所述第三节点和第四节点连接，用于在来自所述第二节点的信号的控制下，将所述第一节点的信号写入所述第四节点或将所述第三节点的信号移位输出至所述第四节点；
[0011]所述输出模块分别与所述第四节点、第二时钟信号端、所述第一电源信号端、所述第二电源信号端、所述第三控制信号端和输出信号端连接，用于在来自所述第四节点的信号的控制下，将所述第二时钟信号端的第二时钟信号或所述第一电源信号端的第一电源信号从所述输出信号端输出，或者，在来自所述第三控制信号端的第三控制信号的控制下，将所述第二电源信号端的第二电源信号从所述输出信号端输出；
[0012]其中，所述移位寄存器模块包括:第一反相器、第二反相器、第三反相器、第四反相器、第一传输门和第二传输门，
[0013]所述第一反相器的输入端与所述第一节点连接，输出端与所述第二传输门的输入端连接；
[0014]所述第二反相器的输入端与所述第二节点连接，输出端分别与所述第一传输门的第一控制端和所述第二传输门的第二控制端连接；
[0015]所述第三反相器的输入端与所述第四节点连接，输出端与所述第一传输门的输入端连接；
[0016]所述第四反相器的输入端与所述第三节点连接，输出端与所述第四节点连接；
[0017]所述第一传输门的第二控制端与所述第二节点连接，输出端与所述第三节点连接;
[0018]所述第二传输门的第一控制端与所述第二节点连接，输出端与所述第三节点连接。
[0019]可选地，所述输入模块包括:第三传输门和第四传输门，
[0020]所述第三传输门的输入端与所述第一输入信号端连接，第一控制端与所述第一控制信号端连接，第二控制端与所述第二控制信号端连接，输出端与所述第一节点连接；
[0021]所述第四传输门的输入端与所述第二输入信号端连接，第一控制端与所述第一控制信号端连接，第二控制端与所述第二控制信号端连接，输出端与所述第一节点连接。
[0022]可选地，所述降低功耗模块包括:或非门、第五反相器、第五传输门和第一晶体管，
[0023]所述或非门的第一输入端与所述第一输入信号端连接，第二输入端与所述第二输入信号端连接，输出端与分别与所述第五反相器的输入端、所述第五传输门的第二控制端和所述第一晶体管的第三极连接；
[0024]所述第五反相器的输出端与所述第五传输门的第一控制端连接；
[0025]所述第五传输门的输入端与所述第一时钟信号端连接，输出端与所述第二节点连接;
[0026]所述第一晶体管的第一极与所述第一电源信号端连接，第二极与所述第二节点连接。
[0027]可选地，所述复位模块包括:第二晶体管，
[0028]所述第二晶体管的第一极与所述第二电源信号端、第二极与所述第三节点连接，第三极与所述第三控制信号端连接。
[0029]可选地，所述输出模块包括:第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
[0030]所述第六传输门的输入端与所述第二时钟信号端连接，第一控制端与所述第四节点连接，第二控制端分别与所述第六反相器的输出端和所述第五晶体管的第三极连接，输出端与所述第七反相器的输入端连接；
[0031]所述第六反相器的输入端与所述第四节点连接；
[0032]所述第七反相器的输出端与所述第八反相器的输入端连接；
[0033]所述第八反相器的输出端与所述输出信号端连接；
[0034]所述第三晶体管的第一极与所述第二电源信号端连接，第二极与所述第七反相器的输入端连接，第三极与所述第三控制信号端连接；
[0035]所述第四晶体管的第一极与所述第五晶体管的第二极连接，第二极与所述第七反相器的输入端连接，第三极与所述第三控制信号端连接；
[0036]所述第五晶体管的第一极与所述第一电源信号端连接。
[0037]可选地，所述第一电源信号端接地。
[0038]可选地，所述降低功耗模块包括:或非门、第五反相器、第五传输门和第一晶体管，
[0039]所述复位模块包括:第二晶体管，
[0040]所述输出模块包括:第六传输门、第六反相器、第七反相器、第八反相器、第三晶体管、第四晶体管和第五晶体管，
[0041]所述第一晶体管、所述第四晶体管和所述第五晶体管均为N型晶体管；
[0042]所述第二晶体管和所述第三晶体管均为P型晶体管。
[0043]可选地，第一至第五晶体管中的每个晶体管的第一极为源极，第二极为漏极，第三极为栅极。
[0044]第二方面，提供一种GOA单元的驱动方法，用于如第一方面或第一方面的任一可选方式所述的GOA单元，所述GOA单元包括:输入模块、降低功耗模块、复位模块、移位寄存器模块和输出模块，所述移位寄存器模块包括:第一反相器、第二反相器、第三反相器、第四反相器、第一传输门和第二传输门，所述GOA单元的驱动方法包括:
[0045]第一阶段:第一控制信号端输入的第一控制信号为第一电位，第四节点的电位为第二电位，第三控制信号端输入的第三控制信号为第一电位，第一电源信号端输入的第一电源信号为第二电位，第一输入信号端输入的第一输入信号为第一电位，第一时钟信号端输入的第一时钟信号为第二电位，第二时钟信号端输入的第二时钟信号为第一电位，所述输入模块在所述第一控制信号端输入的第一控制信号的控制下，将所述第一输入信号写入第一节点，所述降低功耗模块在所述第一输入信号的控制下，将所述第一时钟信号写入第二节点，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从输出信号端输出；
[0046]第二阶段:所述第一控制信号端输入的第一控制信号为第一电位，所述第一输入信号端输入的第一输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，所述第一节点的电位保持所述第一阶段的第一电位，所述降低功耗模块在所述第一输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第二反相器的输出为第二电位，所述第四节点的电位为第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
[0047]第三阶段:所述第一控制信号端输入的第一控制信号为第一电位，所述第一输入信号端输入的第一输入信号为第二电位，第二输入信号端输入的第二输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第二电位，所述第二时钟信号端输入的第二时钟信号为第一电位，所述输入模块在所述第一控制信号端输入的第一控制信号的控制下，将所述第一输入信号写入所述第一节点，所述降低功耗模块在所述第一输入信号和所述第二输入信号的控制下，将所述第一时钟信号写入第二节点，所述第二节点的电位为第二电位，所述第二反相器的输出为第一电位，所述第一传输门开启，所述第二传输门关闭，所述第四节点通过所述第三反相器、所述第一传输门和所述第四反相器组成的回路保持所述第二阶段的第一电位，所述输出模块在所述第四节点的信号的控制下，将所述第二时钟信号端输入的第二时钟信号从所述输出信号端输出；
[0048]第四阶段:所述第一控制信号端输入的第一控制信号为第一电位，所述第三控制信号端输入的第三控制信号为第一电位，所述第一电源信号端输入的第一电源信号为第二电位，所述第一输入信号端输入的第一输入信号为第二电位，所述第二输入信号端输入的第二输入信号为第一电位，所述第一时钟信号端输入的第一时钟信号为第一电位，所述第二时钟信号端输入的第二时钟信号为第二电位，所述第一节点的电位保持所述第三阶段的第二电位，所述降低功耗模块在所述第一输入信号和所述第二输入信号的控制下，将所述第一时钟信号写入所述第二节点，所述第二节点的电位为第一电位，所述第二反相器的输出为第二电位，所述第一传输门关闭，所述第二传输门开启，所述第一反相器的输出为第一电位，所述第四节点的电位为第二电位，所述输出模块在所述第三控制信号端输入的第三控制信号的控制下，将所述第一电源信号端输入的第一电源信号从所述输出信号端输出。
[0049]可选地，所述输入模块包括: