一种goa单元、goa电路、显示驱动电路和显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种GOA(英文：Gate driver On Array，中文 全称：集成栅极驱动电路）单元、GOA电路、显示驱动电路和显示装置。
【背景技术】
[0002] 有机发光二极管显示器（英文全称：0rganic Light-Emitting Diode，简称： 0LED)是当今平板显示器研究领域的热点之一，与传统液晶显示器（英文全称：Liquid Crystal Display，简称：IXD)相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应 速度快等优点。目前，在手机、PDA(英文全称：Personal Digital Assistant，中文全称：掌 上电脑）、数码相机等显示领域OLED已经开始取代传统的液晶显示器。
[0003] 对OLED的GOA电路设计一直以来都是本领域技术人员不断研究的一个核心问题。 通常OLED驱动过程中需要提供一个栅极驱动信号以及一个像素电极复位信号，现有技术 中通过分别设计提供栅极驱动信号的栅极驱动电路和提供像素电极复位信号的复位电路 来实现对OLED的驱动，然而现有技术中的这种通过两个电路分别产生栅极驱动信号和像 素电极复位信号的设计会增加驱动的路的制造难度。
【发明内容】
[0004] 本发明的实施例提供一种GOA单元、GOA电路、显示驱动电路和显示装置，用于通 过一个GOA单元输出栅极驱动信号和复位信号，进而简化驱动电路。
[0005] 为达到上述目的，本发明的实施例采用如下技术方案：
[0006] 第一方面，提供一种GOA单元，包括：第一节点控制模块、第二节点控制模块、第三 节点控制模块、第一输出模块和第二输出模块；
[0007] 所述第一节点控制模块连接第一信号输入端、第二信号输入端、第一节点、第二节 点以及第一电平端，用于在所述第一信号输入端输入的第一输入信号、所述第二信号输入 端输入的第二输入信号以及第二节点的电压的控制下将所述第一节点的电压与所述第一 信号输入端的电压拉齐，或者将所述第一节点的电压与所述第一电平端的电压拉齐；
[0008] 所述第二节点控制模块连接第一时钟信号端、所述第一节点、所述第二节点以及 所述第一电平端，用于在所述第一时钟信号端输入的第一时钟信号以及所述第一节点的电 压的控制下将所述第二节点的电压所述第一时钟信号端的电压拉齐，或者将所述第二节点 的电压与所述第一电平端的电压拉齐；
[0009] 所述第三节点控制模块连接所述第一信号输入端、第三信号输入端、第三节点以 及所述第一电平端，用于在所述第一信号输入端输入的第一输入信号以及所述第三信号输 入端输入的第三输入信号的控制下将所述第三节点的电压与所述第一信号输入端的电压 拉齐，或者将所述第三节点的电压与所述第一电平端的电压拉齐；
[0010] 第一输出模块连接第二时钟信号端、所述第一节点、所述第二节点、所述第二信号 输入端、所述第一电平端以及第一信号输出端，用于在所述第一节点的电压、所述第二节点 的电压以及所述第二信号输入端输入的第二输入信号的控制下将所述第二时钟信号端输 入的第二时钟信号在所述第一信号输出端输出，或者在将所述第一信号输出端的电压与所 述第一电平端的电压拉齐；
[0011] 所述第二输出模块连接所述第二时钟信号端、所述第二节点、所述第三节点、所述 第三信号输入端、所述第二信号输出端以及所述第一电平端，用于在所述第二节点的电压、 所述第三节点的电压以及所述第三信号输入端输入的第三输入信号的控制下将所述第二 时钟信号端输入的第二时钟信号在所述第二信号输出端输出，或者在将所述第二信号输出 端的电压与所述第一电平端的电压拉齐。
[0012] 可选的，所述第一节点控制模块包括：第一晶体管和第二晶体管、第三晶体管；
[0013] 所述第一晶体管的第一端连接所述第一信号输入端，所述第一晶体管的第二端连 接所述第一节点，所述第一晶体管的栅极连接所述第一晶体管的第一端；
[0014] 所述第二晶体管的第一端连接所述第一节点，所述第二晶体管的第二端连接所述 第一电平端，所述第二晶体管的栅极连接所述第二信号输入端；
[0015] 所述第三晶体管的第一端连接所述第一节点，所述第三晶体管的第二端连接所述 第一电平端，所述第三晶体管的栅极连接所述第二节点。
[0016] 可选的，所述第二节点控制模块包括：第四晶体管、第五晶体管和第六晶体管；
[0017] 所述第六晶体管的第一端连接所述第一时钟信号端，所述第六晶体管的第二端连 接所述第四晶体管的栅极，所述第六晶体管的栅极连接所述第一时钟信号端；
[0018] 所述第四晶体管的第一端连接所述第一时钟信号端，所述第四晶体管的第二端连 接所述第二节点；
[0019] 所述第五晶体管的第一端连接所述第一节点，所述第五晶体管的第二端连接所述 第一电平端，所述第五晶体管的栅极连接所述第一节点。
[0020] 可选的，所述第三节点控制模块包括：第七晶体管和第八晶体管；
[0021] 所述第七晶体管的第一端连接所述第一信号输入端，所述第七晶体管的第二端连 接所述第三节点，所述第七晶体管的栅极连接所述第一信号输入端；
[0022] 所述第八晶体管的第一端连接所述第三节点，所述第八晶体管的第二端连接所述 第一电平端，所述第八晶体管的栅极连接所述第三信号输入端。
[0023] 可选的，所述第一输出模块包括：第九晶体管、第十晶体管、第十一晶体管和第一 电容；
[0024] 所述第一电容的第一极连接所述第一节点，所述第一电容的第二极连接所述第一 信号输出端；
[0025] 所述第九晶体管的第一端连接所述第二时钟信号端，所述第九晶体管的第二端连 接所述第一信号输出端，所述第九晶体管的栅极连接所述第一节点；
[0026] 所述第十晶体管的第一端连接所述第一信号输出端，所述第十晶体管的第二端连 接所述第一电平端，所述第十晶体管的栅极连接所述第二节点；
[0027] 所述第十一晶体管的第一端连接所述第一信号输出端，所述第十一晶体管的第二 端连接所述第一电平端，所述第十一晶体管的栅极连接所述第二信号输入端。
[0028] 可选的，所述第二输出模块包括：第十二晶体管、第十三晶体管和第十四晶体管和 第二电容；
[0029] 所述第二电容的第一极连接所述第三节点，所述第二电容的第二极连接所述第二 信号输出端；
[0030] 所述第十二晶体管的第一端连接所述第二时钟信号端，所述第十二晶体管的第二 端连接所述第二信号输出端，所述第十二晶体管的栅极连接所述第三节点；
[0031] 所述第十三晶体管的第一端连接所述第二信号输出端，所述第十三晶体管的第二 端连接所述第一电平端，所述第十二晶体管的栅极连接所述第二节点；
[0032] 所述第十四晶体管的第一端连接所述第二时钟信号端，所述第十四晶体管的第二 端连接所述第二信号输出端，所述第十四晶体管的栅极连接所述第三信号输入端。
[0033] 可选的，所述晶体管均为N型晶体管；或者所述晶体管均为P型晶体管。
[0034] 可选的，所述第一时钟信号端的第一时钟信号与所述第二时钟信号端的第二时钟 信号相位相反，且所述第一时钟信号端的第一时钟信号与所述第二时钟信号端的第二时钟 信号的占空比均为50%。
[0035] 第二方面，提供一种GOA电路，包括：级联的至少六个第一方面任一项所述的GOA 单元；
[0036] 其中，第1级GOA单元的第一信号输入端输入第一帧起始信号，所述第1级GOA单 元的第二信号输入端连接第4级GOA单元的第一信号输出端，所述第1级GOA单元的第三 信号输入端连接第2级GOA单元的第一信号输出端，第1级GOA单元的第一信号输出端连 接所述第4级GOA单元的第一信号输入端；
[0037] 第2级GOA单元的第一信号输入端输入第二帧起始信号，所述第2级GOA单元的 第二信号输入端连接第5级GOA单元的第一信号输出端，所述第2级GOA单元的第三信号 输入端连接第3级GOA单元的第一信号输出端，第2级GOA单元的第一信号输出端连接所 述第5级GOA单元的第一信号输入端；
[0038] 第3级GOA单元的第一信号输入端输入第三帧起始信号，所述第3级GOA单元的 第二信号输入端连接第6级GOA单元的第一信号输出端，所述第3级GOA单元的第三信号 输入端连接第4级GOA单元的第一信号输出端，第3级GOA单元的第一信号输出端连接所 述第6级GOA单元的第一信号输入端；
[0039] 第η级GOA单元的第一信号输入端连接第n-3级GOA单元的第一信号输出端，所 述第η级GOA单元的第二信号输入端连接第n+3级GOA单元的第一信号输出端，所述第η 级GOA单元的第三信号输入端连接第η+1级GOA单元的第一信号输出端，所述第η级GOA 单元的第一信号输出端连接第n+3级GOA单元的第一信号输入端，其中，η为正整数。
[0040] 第三方面，提供一种显示驱动电路，包括栅极驱动电路和像素驱动电路；
[0041] 其中，所述栅极驱动电路包括第二方面所述的GOA电路。
[0042] 可选的，所述像素驱动电路包括：第十五晶体管、第十六晶体管、第十七晶体管、第 三电容、第四电容以及有机发光二极管；
[0043] 所述第十五晶体管连接数据信号端，所述第十五晶体管的第二端连接所述第三电 容的第一极，所述第十五晶体管的栅极连接栅极驱动信号端；
[0044] 所述第十六晶体管的第一端连接电源信号