，于本实施例中，各画素单元16包括四个子画素，四个子画素为一红色子画素R、一绿色子画素G、一蓝色子画素B以及一白色子画素W。要说明的是，红色子画素R、绿色子画素G、蓝色子画素B及白色子画素W的顺序不限于图中所示。
[0035]第一列画素单元16的四个子画素中(即对应至数据线D1-D4)，第一个子画素(红色子画素R)及第四个子画素(白色子画素W)分别电性耦接至第一条第一输出线01及第四条第一输出线04，第二个子画素(绿色子画素G)及第三个子画素(蓝色子画素B)分别电性耦接至第二条第二输出线06及第三条第二输出线07。
[0036]第二列画素单元16的四个子画素中(即对应至数据线D5-D8)，第一个子画素(红色子画素R)及第四个子画素(白色子画素W)分别电性耦接至第一条第二输出线05及第四条第二输出线08，第二个子画素(绿色子画素G)及第三个子画素(蓝色子画素B)分别电性耦接至第二条第一输出线02及第三条第一输出线03。
[0037]综上可知，第N列(奇数列)画素单元16的四个子画素中，第一个子画素(红色子画素R)及第四个子画素(白色子画素W)分别电性耦接至第一条第一输出线01及第四条第一输出线04，第二个子画素(绿色子画素G)及第三个子画素(蓝色子画素B)分别电性耦接至第二条第二输出线06及第三条第二输出线07，第N+1列(偶数列)画素单元16的四个子画素中，第一个子画素(红色子画素R)及第四个子画素(白色子画素W)分别电性耦接至第一条第二输出线05及第四条第二输出线08，第二个子画素(绿色子画素G)及第三个子画素(蓝色子画素B)分别电性耦接至第二条第一输出线02及第三条第一输出线03，N为大于或等于1的奇数。
[0038]扫描线G1-G4电性耦接至画素单元16，当扫描线G1-G4依序开启时，所述第一扇出线120输出的所述第一极性信号通过对应的第一输出线01-04及对应的数据线D1-D4写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过对应的第二输出线05-08及数据线D5-D8写入对应的画素单元16。
[0039]请同时参阅图1至图6，图2为所述第一扇出线输出的所述第一极性信号及所述第二扇出线输出的所述第二极性信号的波形图，图3为根据本发明一第一实施例之驱动时序图，图4为图框1时画素单元16的驱动极性，图5为图框2时画素单元16的驱动极性，图6为图4及图5迭加后的驱动极性。
[0040]如图2所示，图框1时，所述第一极性信号为正极性信号，所述第二极性信号为负极性信号。图框2时，所述第一极性信号为负极性信号，所述第二极性信号为正极性信号。图框3时，所述第一极性信号为负极性信号，所述第二极性信号为正极性信号。图框4时，所述第一极性信号为正极性信号，所述第二极性信号为负极性信号。从图2可知，以每四个图框为一组，所述第一极性信号在每组的第1个图框及第4个图框具有相同的极性，所述第一极性信号在每组的第2个图框及第3个图框具有相同的极性。以每四个图框为一组，所述第二极性信号在在每组的第1个图框及第4个图框具有相同的极性，所述第二极性信号在在每组的第2个图框及第3个具有相同的极性。
[0041]如图3所示，图框1时，依序扫描(导通)扫描线Gl-Gn。扫描线G1导通时，依序使能总线B1-B2，更明确地说，先使能总线B1，所述第一扇出线120输出的所述第一极性信号通过第一输出线01及数据线D1写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线05及数据线D5写入对应的画素单元16。
[0042]接着止能(disable)总线B1，然后使能总线B2，所述第一扇出线120输出的所述第一极性信号通过第一输出线02及数据线D6写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线06及数据线D2写入对应的画素单元16。
[0043]接着扫描线G2导通时，依序使能总线B3-B4，更明确地说，先使能总线B3，所述第一扇出线120输出的所述第一极性信号通过第一输出线03及数据线D7写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线07及数据线D3写入对应的画素单元16。
[0044]接着止能(disable)总线B3，然后使能总线B4，所述第一扇出线120输出的所述第一极性信号通过第一输出线04及数据线D4写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线08及数据线D8写入对应的画素单元16。
[0045]接着依序导通扫描线G3-Gn并根据上述控制方式使能及止能总线B1-B4，亦即导通奇数条扫描线Gl、G3等时，使能总线B1-B2，导通偶数条扫描线G2、G4等时，使能总线B3-B4。图框1中画素单元16的驱动极性如图4所示。
[0046]图框2时，依序扫描(导通)扫描线Gl-Gn。扫描线G1导通时，依序使能总线B3-B4，更明确地说，先使能总线B3，所述第一扇出线120输出的所述第一极性信号通过第一输出线03及数据线D7写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线07及数据线D3写入对应的画素单元16。
[0047]接着止能(disable)总线B3，然后使能总线B4，所述第一扇出线120输出的所述第一极性信号通过第一输出线04及数据线D4写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线08及数据线D8写入对应的画素单元16。
[0048]接着扫描线G2导通时，依序使能总线B1-B2，更明确地说，先使能总线B1，所述第一扇出线120输出的所述第一极性信号通过第一输出线01及数据线D1写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线05及数据线D5写入对应的画素单元16。
[0049]接着止能总线B1，然后使能总线B2，所述第一扇出线120输出的所述第一极性信号通过第一输出线02及数据线D6写入对应的画素单元16，所述第二扇出线122输出的所述第二极性信号通过第二输出线06及数据线D2写入对应的画素单元16。
[0050]接着依序导通扫描线G3-Gn并根据上述控制方式使能及止能总线B1-B4，亦即导通奇数条扫描线Gl、G3等时，使能总线B3-B4，导通偶数条扫描线G2、G4等时，使能总线B1-B2。图框2中画素单元16的驱动极性如图5所示。
[0051]综上可知，于奇数图框，导通奇数条扫描线时，依序使能第一条总线及第二条总线，导通偶数条扫描线时，依序使能第三条总线及第四条总线。于偶数图框，导通奇数条扫描线时，依序使能第三条总线及第四条总线，导通偶数条扫描线时，依序使能第一条总线及第二条总线。
[0052]如图6所示，将图框1画素单元16的驱动极性(图4)与图框2画素单元16的驱动极性(图5)迭加后可产生类似点反转(dot invers1n)的效果，有效改善现有技术中画面闪烁及互扰的问题。
[0053]请同时参阅图1至图2及图7至图10，图7为根据本发明一第二实施例之驱动时序图，图8为图框1时画素单元16的驱动极性，图9为图框2时画素单元16的驱动极性，图10为图8及图9迭加后的驱动极性。
[0054]如图7所示，图框1时，依序扫描(导通)扫描线Gl-Gn。扫描线G1导通时，依序使能总线B1及B3，更明确地说，先使能总线B1，所述第一扇出线120输出的所述第一极性信号通过第一输出线01及数据线D1写入对应的画素单元16，所述第二扇出线122输出的所述第