一种移位寄存器、其驱动方法及栅极驱动电路的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤指一种移位寄存器、其驱动方法及栅极驱动电路。
【背景技术】
[0002]在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视机、计算机、手机及个人数字助理装置等。液晶显示器包括数据驱动装置(SourceDriver)、栅极驱动装置(Gate Driver)及液晶显示面板等。其中，液晶显示面板中具有像素阵列，而栅极驱动装置用以依序开启像素阵列中对应的像素行，以将数据驱动器输出的像素数据传输至像素，进而显示待显图像。
[0003]目前，栅极驱动装置一般通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array, GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(1C，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提尚了广能和良率。
[0004]现有的栅极驱动装置通常由多个级联的移位寄存器构成，实现对显示面板上的栅线进行逐行扫描。但是现有的移位寄存器一般仅能实现单向扫描，虽然目前也有能实现双向扫描的移位寄存器，但是需要有专门的控制扫描方向的控制信号，这就需要增加走线来提供控制信号，因此不利于显示面板的窄边框设计。
【发明内容】
[0005]本发明实施例提供一种移位寄存器、其驱动方法及栅极驱动电路，不需要专门的控制扫描方向的控制信号，仅需要通过输入信号与时钟信号的匹配就可以实现双向扫描功能，从而有利于窄边框的设计。
[0006]本发明实施例提供的一种移位寄存器，包括:第一输入单元、第二输入单元、驱动控制单元、第一输出单元和第二输出单元；其中，
[0007]所述第一输入单元的第一端与第一输入信号端相连，第二端与第一时钟信号端相连，第三端与第一节点相连；所述第一输入单元用于在所述第一时钟信号端的控制下将所述第一输入信号端的信号提供给所述第一节点；
[0008]所述第二输入单元的第一端与第二输入信号端相连，第二端与第三时钟信号端相连，第三端与第一节点相连；所述第二输入单元用于在所述第三时钟信号端的控制下将所述第二输入信号端的信号提供给所述第一节点；
[0009]所述驱动控制单元的第一端与所述第一节点相连，第二端与第二节点相连，第三端与参考信号端相连，第四端与第二时钟信号端相连；所述驱动控制单元用于在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点，在所述第二节点的控制下将所述参考信号端的信号提供给所述第一节点，以及在所述第二节点处于浮接状态时保持所述第二时钟信号端与所述第二节点之间的电压差稳定；
[0010]所述第一输出单元的第一端与所述第一节点相连，第二端与所述第二时钟信号端相连，第三端与所述移位寄存器的扫描信号输出端相连；所述第一输出单元用于在所述第一节点处于浮接状态时保持所述第一节点与所述扫描信号输出端之间的电压差稳定，以及在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
[0011]所述第二输出单元的第一端与所述第二节点相连，第二端与所述第一时钟信号端相连，第三端与所述第三时钟信号端相连，第四端与所述参考信号端相连，第五端与所述扫描信号输出端相连；所述第二输出单元用于在所述第二节点、所述第一时钟信号端或所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
[0012]在具体实施时，在本发明实施例提供的上述移位寄存器中，第二输出单元具体包括:第一子单元、第二子单元和第三子单元；其中，
[0013]第一子单元的控制端与所述第二节点相连，输入端与所述参考信号端相连，输出端与所述扫描信号输出端相连；所述第一子单元用于在所述第二节点的控制下将所述参考信号端的信号提供给所述扫描信号输出端；
[0014]第二子单元的控制端与所述第一时钟信号端相连，输入端与所述参考信号端相连，输出端与所述扫描信号输出端相连；所述第二子单元用于在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端；
[0015]第三子单元的控制端与所述第三时钟信号端相连，输入端与所述参考信号端相连，输出端与所述扫描信号输出端相连；所述第三子单元用于在所述第三时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端。
[0016]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一子单元包括第一开关晶体管，其中所述第一开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述扫描信号输出端相连；和/或
[0017]所述第二子单元包括第二开关晶体管，其中所述第二开关晶体管的栅极与所述第一时钟信号端相连，源极与所述参考信号端相连，漏极与所述扫描信号输出端相连；和/或
[0018]所述第三子单元包括第三开关晶体管，其中所述第三开关晶体管的栅极与所述第三时钟信号端相连，源极与所述参考信号端相连，漏极与所述扫描信号输出端相连。
[0019]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出单元包括:第四开关晶体管；其中，
[0020]所述第四开关晶体管的栅极与所述第一节点相连，源极与所述第二时钟信号端相连，漏极与所述扫描信号输出端相连。
[0021]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出单元还包括连接于所述第四开关晶体管的栅极与漏极之间的第一电容。
[0022]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一开关晶体管、第二开关晶体管和第三开关晶体管的尺寸小于所述第四开关晶体管的尺寸。
[0023]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输入单元包括:第五开关晶体管；其中，
[0024]所述第五开关晶体管的栅极与所述第一时钟信号端相连，源极与所述第一输入信号端相连，漏极与所述第一节点相连。
[0025]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二输入单元包括:第六开关晶体管；其中，
[0026]所述第六开关晶体管的栅极与所述第三时钟信号端相连，源极与所述第二输入信号端相连，漏极与所述第一节点相连。
[0027]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述驱动控制单元包括:第七开关晶体管和第八开关晶体管；其中，
[0028]所述第七开关晶体管的栅极与所述第一节点相连，源极与所述参考信号端相连，漏极与所述第二节点相连；
[0029]所述第八开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述第一节点相连。
[0030]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述驱动控制单元还包括连接于所述所述第二节点与所述第二时钟信号端之间的第二电容。
[0031]相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述移位寄存器；其中，
[0032]除最后一级移位寄存器之外，其余各级移位寄存器的扫描信号输出端均和与其连接的下一级移位寄存器的第一输入信号端相连；
[0033]除第一级移位寄存器之外，其余各级移位寄存器的扫描信号输出端均和与其连接的上一级移位寄存器的第二输入信号端相连；
[0034]第一级移位寄存器的第一输入信号端和最后一级移位寄存器的第二输入信号端均与帧起始信号端相连。
[0035]较佳地，在本发明实施例提供的上述栅极驱动电路中，第3m+l级移位寄存器的第一时钟信号端、第3m+2级移位寄存器的第二时钟信号端、第3m+3级移位寄存器的第三时钟信号端均与第一时钟端相连用于接收第一时钟信号；第3m+l级移位寄存器的第二时钟信号端、第3m+2级移位寄存器的第三时钟信号端、第3m+3级移位寄存器的第一时钟信号端均与第二时钟端相连用于接收第二时钟信号；第3m+l级移位寄存器的第三时钟信号端、第3m+2级移位寄存器的第一时钟信号端、第3m+3级移位寄存器的第二时钟信号端均与第三时钟端相连用于接收第三时钟信号；其中m为0?(N/3-1)的整数，N为所述栅极驱动电路中移位寄存器的总数量；
[0036]所述第一时钟信号、第二时钟信号和第三时钟信号的时钟周期宽度相同且有效占空比均为1/3，且当正向扫描时所述第一时钟信号、所述第二时钟信号和所述第三时钟信号依次延迟1/3个时钟周期宽度；当反相扫描时，所述第三时钟信号、所述第二时钟信号和所述第一时钟信号依次延迟1/3个时钟周期宽度。
[0037]相应地，本发明实施例还提供了一种上述任一种移位寄存器的驱动方法，包括:输入阶段、输出阶段、复位阶段和保持阶段；其中，
[0038]输入阶段，所述第一输入单元在所述第一时钟信号端的控制下将所述第一输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点，所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
[0039]输出阶段，所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一节点处于浮接状态，所述第一输出单元保持所述第一节点与所述扫描信号输出端之间的电压差稳定，并在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
[0040]复位阶段，所述第二输入单元在所述第三时钟信号端的控制下将所述第二输入信号端的信号提供给所述第一节点；所述驱动控制单元在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点；所述第一输出单元在所述第一节点的控制下将所述第二时钟信号端的信号提供给所述扫描信号输出端；
[0041]保持阶段，所述第二输出单元在所述第一时钟信号端的控制下将所述参考信号端的信号提供给所述扫描信号输出端；或所述第二节点处于浮接状态，所述驱